Tài liệu Bài giảng kỹ thuật số P4 pptx

Bài Giảng Kỹ Thuật Số Chương 3
GV: Nguyễn Trọng Hải Trang
53
3.5. MẠCH GIẢI MÃ (Decoder)
Là mạch logic giải mã N-bit nhò phân ngõ vào thành M đường ngõ ra, chỉ duy nhất
một đường ngõ ra ở mức tích cực ứng với một tổ hợp N-bit ngõ vào. Gọi bộ giải
mã là bộ phát hiện mã




Một số mạch giải mã không sử dụng hết tất cả các khả năng của ngõ vào, vì vậy
ứng với tổ hợp ngõ vào không sử dụng thì khi thiết kế không có ngõ ra nào tích cực
3.5.1. Mạch giải mã 3 sang 8
Mạch có 3 ngõ vào và 8 ngõ ra, còn được gọi là mạch giải mã nhò phân sang octal
(binary to octal decoder), với ngõ ra tích cực mức 1, có bảng sự thật như sau
Bảng sự thật
C B A Q
0
Q
1
Q
2
Q
3
Q
4
Q
5
Q
6

Q
7
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
1
0
0
0

0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0

0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1

Q
0
= A.B.C
Q
1
= A.B.C
Q
2
= AB.C
Q
3
= BA.C

Q
4
= A.BC
Q
5
= A.BC

Q
6
= A.CB
Q
7
= CBA
Trường hợp ngõ ra
tích cực mức 0 làm
tương tự
A

N-1
A
2
A
1
A
0

O
M-1

O
2

O
1
O
0
Decoder
N
input
M
output
Q
0
= C.B.A
Q
1
= C.B.A
Q

2
= C.BA
Q
3
= C.BA
Q
4
=
CB.A
Q
5
= CB.A
Q
6
= CB.A
Q
7
=
CBA
A
B
C
(LSB)
(MSB)
Bài Giảng Kỹ Thuật Số Chương 3
GV: Nguyễn Trọng Hải Trang
54
3.5.2. Ngõ vào cho phép
Đa số các bộ giải mã đều có một hoặc nhiều ngõ vào cho phép để điều khiển hoạt
động của bộ giải mã.

Ví dụ, xét bộ giải mã ở trên, kết nối mỗi cổng AND ngõ ra với chân điều khiển cho
phép chung ENABLE. Khi ENABLE=1, cho phép cổng AND hoạt động bình thường
ở chế độ giải mã, khi ENABLE ở mức thấp ngõ ra của các cổng AND được đặt ở
mức 0, nghóa là mạch cho phép giải mã ứng với ngõ ENABLE=1 và không cho
phép ứng với ENABLE=0
3.5.3. Giải mã 3 sang 8 dùng IC74LS138
G
2A
G
2B
G
1
Output
0
1
x
x
0
x
1
x
1
x
x
0
Ngõ ra tích cực theo mã của A
2
A
1
A

0
Không giải mã, ngõ ra ở mức cao
Không giải mã, ngõ ra ở mức cao
Không giải mã, ngõ ra ở mức cao














Ví dụ
Xác đònh ngõ ra nào của 74LS138 tích cực ứng với các ngõ vào như sau:
G
2A
= 0; G
2B
= G
1
=1 ; A
2
= A
1

= 1 ; A
0
= 0
G
2A
= G
2B
= 0 ; G
1
=1 ; A
2
= 0 ; A
1
= A
0
= 1
74LS138
A
B
C
G1
G2A
G2B
Y0
Y1
Y2
Y3
Y4
Y5
Y6

Y7
74LS11
2A
G
2B
G
G
1
(MSB) A
2
A
0
(LSB) A
1

0
Y
1
Y
2
Y
3
Y
4
Y
5
Y
Y
6

7
Y