Tài liệu ĐỒ ÁN VI XỬ LÝ VÀ MÁY TÍNH ppt

ĐẠI HỌC ĐÀ NẴNG
TRƯỜNG ĐẠI HỌC BÁCH KHOA
KHOA ĐIỆN TỬ-VIỄN THÔNG

ĐỒ ÁN
VI XỬ LÝ VÀ MÁY TÍNH
LAB 3 : MIPS Single-cycle CPU
SINH VIÊN THỰC HIỆN: PHAN QUỐC THẮNG 08DT3
HOÀNG THANH TÚ 08DT3
NGUYỄN THỊ TÙNG 08DT4
1. MỤC ĐÍCH:
Thiết kế một chip MIPS single-cycle đơn giản để thực thi các lệnh LW, SW, J , JR, BNE,
XORI, SLT, ADD, SUB trong một chu kỳ lệnh.
Page 1
2. TỐNG QUAN:
2.1. Các bước thực thi lệnh: Gồm có 3 bước chính
- Dùng bộ đếm chương trình PC lấy địa chỉ lệnh trong bộ nhớ lệnh ( Instruction
Memory), và cập nhật PC đến giá trị tiếp theo.
- Giải mã lệnh bằng cách gửi cái OPCODE vào khối CONTROL.(Đọc giá trị các thanh
ghi từ REGISTER FILE)
- Thực thi lệnh.
2.2. Giới thiệu các lệnh:
Trong MIPS có 3 khuôn dạng lệnh R-Format, I-Format và J-Format
•R-Format:
op rs rt rd shamt funct
6 bits 5 bits 5 bits 5 bits 5 bits 6 bits
•I-Format:
op rs rt immediate
6 bits 5 bits 5 bits 16 bits
•J-Format:
op immediate

6 bits 26 bits
Với op : 6 bits OPCODE
rs : 5 bits chứa mã địa chỉ của thanh ghi nguồn
rt : 5 bits chứa mã địa chỉ của thanh ghi nguồn
rd : 5 bits chứa mã địa chỉ của thanh ghi đích
shamt : 5 bits dùng trong các lệnh dịch
funct: 6 bits dùng để phân loại trong các lệnh R-Format
immediate : 16 bits chứa toán hạng và địa chỉ ofset
immediate : 26 bits chứa địa chỉ đích trong lệnh JUMP
-Khuôn dạng cụ thể của mỗi lệnh:
Instruction Meaning Format
add rd, rs, rt Cộng 0 rs rt rd 0x20
sub rd, rs, rt Trừ 0 rs rt rd 0x22
slt rd, rs, rt So sánh 0 rs rt rd 0x2a
jr rs Nhảy đến [rs] 0 rs rt 0 0x08
xori rt, im Xor immediate 0x0e rs rt im
lw rt, im Load word 0x23 rs rt im
sw rt, im Store word 0x2b rs rt im
bne rs, rt, im Nhảy nếu không bằng 0x05 rs rt im
j im Jump 0x02 im
Page 2
2.3. Phân tích lệnh:
- Đối với các lênh xử lý dữ liệu khuôn dạng R-Format – ADD, SUB, SLT :
Fetch instruction: Instruction ← MEM[PC]
Fetch operands: data1 ← Reg(Rs), data2 ← Reg(Rt)
Execute operation: ALU_result ← funct(data1, data2)
Write ALU result: Reg(Rd) ← ALU_result
Next PC address: PC ← PC + 4

- Đối với các lênh xử lý dữ liệu (I_FORMAT – XORI) :

Fetch instruction: Instruction ← MEM[PC]
Fetch operands: data1 ← Reg(Rs), data2 ← extend-sign (imm16)
Execute operation: ALU_result ← XOR(data1, data2)
Write ALU result: Reg(Rt) ← ALU_result
Next PC address: PC ← PC + 4
- Đối với lênh load dữ liệu (I_FORMAT – LW) :
Fetch instruction: Instruction ← MEM[PC]
Fetch base register: base ← Reg(Rs)
Calculate address: address ← base + extend-sign (imm16)
Read memory: data ← MEM[address]
Write register Rt: Reg(Rt) ← data
Next PC address: PC ← PC + 4
- Đối với lênh lưu dữ liệu (I_FORMAT – SW) :
Fetch instruction: Instruction ← MEM[PC]
Fetch registers: base ← Reg(Rs), data ← Reg(Rt)
Calculate address: address ← base + extend-sign (imm16)
Write memory: MEM[address] ← data
Next PC address: PC ← PC + 4
- Đối với lênh rẻ nhánh (I_FORMAT – BNE) :
Fetch instruction: Instruction ← MEM[PC]
Fetch operands: data1 ← Reg(Rs), data2 ← Reg(Rt)
Execute operation: ALU_result ← SUB (data1, data2)
Branch: if (zero!=0) PC ← (PC + 4) + 4×extend-sign(imm16)
else PC ← PC + 4
- Đối với lênh nhảy (J_FORMAT – JUMP) :
Fetch instruction: Instruction ← MEM[PC]
Target PC address: target ← PC[31:28] , Imm26 , ‘00’
Jump: PC ← target
- Đối với lênh nhảy (R_FORMAT –JR) :
Fetch instruction: Instruction ← MEM[PC]

Fetch operands: address ← Reg(Rs)
Jump: PC ← address
Page 3
3. CÁC KHỐI CƠ SỞ CẦN THIẾT:
- Sau khi phân tích cách hoạt động mỗi lệnh, ta sẽ xây dựng các khối cơ bản để thực thi các
lệnh đó
3.1 Khối PC:
- Khối bộ đếm chương trình, có tác dụng như một bộ đệm để chỉ đến địa chỉ của câu
lệnh tiếp theo.
- Giá trị đầu vào được xác định tùy theo câu lệnh mới được thực hiện.

3.2 Khối Instruction Memory:

- Là khối lưu các lệnh cần thực thi, gồm 1 đầu vào 32 bits address và đầu ra là 32 bits
instruction
- Địa chỉ đầu vào được lấy từ PC và sẽ tham chiếu đến file lưu lệnh dưới tên instr.dat
( ở đây Instruction Memory được đánh địa chỉ theo word nên ta phải lấy địa chỉ trong
PC / 4 và làm tròn.)
- File instr.dat là file chứa mã máy của các câu lệnh cần thực hiện. Đầu ra sẽ là mã máy
ứng với địa chỉ của instruction memory được tham chiếu tới.
WE
DATAIN[31 0]
WADDR[9 0]
RADDR[9 0]
DATAOUT[31 0]
SYNC_RAM
BUF (SOFT)
0
buf[31 0]
instruction[31 0]

instrmem
32' h00000000
10' h000
address[31 0]
3.3 Khối ADD: Cộng 2 tín hiệu vào 32bit, khối này được xây dựng từ 32 khối add_bit đã
được làm rõ trong bài 2.
Page 4
5
5
32
32
5

3 khối dùng để Store/Fetch Instruction, và tăng thanh ghi PC lên.Từ 3 khối trên ta xây
dựng được datapath như sau:


3.4 Khối register file:
- Như đã làm ở lab1, khối này bao gồm 32 thanh ghi 32bits được xây dựng từ các D_FF.
- Có hai đầu vào 5 bits để chọn đọc 2 thanh ghi cùng 1 lúc. Dữ liệu ra là giá trị chứa
trong 2 thanh ghi 32bits. Ngoài ra có thể viết dữ liệu vào thanh ghi bằng đường Write Data
32bits.
- Bên cạnh đó còn có tín hiệu điều khiển Regwrite để cho phép ghi dữ liệu.

Page 5
3.5 Khối ALU:
- Như đã làm ở lab2, phục vụ cho quá trình tính toán các phép tính số học ADD, SUB,
XOR 32bits để thực thi các lệnh ADD, SUB, XOR, SLT, BNE.
- Ngoài ra còn có các cờ báo hiệu như overflow, Zero, …
32 bit ALU

32
32
32
Zero
Overflow
CarryOut
ALU
Control
Bus A
Bus B
Output

Ta sử dụng 2 khối Register file và ALU để thực hiện các lệnh dạng R-Format.Ta xây dựng
được datapath như sau:

3.6 Khối Data Memory:
- Khối này có chức năng đọc dữ liệu từ bộ nhớ hay ghi dữ liệu vào bộ nhớ tùy theo tín
hiệu điều khiển.
- Cũng giống như trên khối Data Memory này tham chiếu tới file data.dat lưu các giá trị
dữ liệu tương ứng.
Page 6
- Bộ nhớ dữ liệu có 128 thanh ghi 8bit, do đó khi ghi dữ liệu ghi lần lượt từng 8bit, như
vậy sau 4 lần sẽ được dữ liệu hoàn thiện 32bit.

3.7 Khối Sign Extend: Khối này chuyển từ 16bits sang 32bits
+ Mở rộng zero: thêm 16 số 0 vào trước nó.
+ Mở rộng dấu :
- Đối với MSB của 16 bit là “0” thì ta thêm 16 số “0” trước nó.
- Đối với MSB của 16 bit là “1” thì ta thêm 16 số “1” trước nó.
+ Với tín hiệu điều khiển (ex_control = 0) là mở rộng zero và (ex_control = 1) là mở

rộng dấu.

Từ datapath của R-Format ta thêm vào đó 2 bộ DATA MEMORY và SIGN EXTEND để
thực hiên các lệnh STORE/LOAD
Page 7
3.8 Khối Shift_Left 2: dịch 32 bits sang trái 2 bits
Ta chỉ lấy 30 phần tử đầu tiên sau đó thêm 2 số 0 ở cuối cùng

Đối với Branch Instruction:
Page 8

3.9 Khối mux2x5to5:
- Đối với lệnh R, thanh ghi ghi dữ liệu là rd còn đối với nhóm lệnh I là rt nên cần sử
dụng một bộ mux2x5to5 lựa chọn tín hiệu vào với tín hiệu điều khiển là RegDst (Sel).
3.10 Khối mux2x32to32: lựa chọn 1 trong 2 đầu vào 32 bit
- Đối với nhóm lệnh R tín hiệu thứ 2 vào ALU là Read data 2 còn đối với lệnh I là
instruction[15-0] đã mở rộng dấu, do đó cần 1 bộ mux2x32to32 để lựa chọn tín hiệu đầu
vào thứ 2 cho ALU.
- Dùng khi cập nhật giá trị cho PC.
- Dùng khi chọn data để đưa về ghi vào thanh ghi trong khối regfile.
- Khối này được xây dựng từ 32 khối mux2to1
4. XÂY DỰNG KHỐI CONTROL:
- Từ 6bits đầu tiên của mã lệnh, ta sẽ tạo ra các bit tính hiệu đơn để điều khiển các quá trình
hoạt động của các khối cơ sở như cho phép đọc dữ liệu, cho phép ghi, rẽ nhánh, nhảy đến
một nhãn
- Riêng đối với khối ALU muốn thực hiện các phép toán đúng, ta còn phải kết hợp với 6bits
cuối cùng của mã lệnh để điều khiển các phép toán trong ALU
opcode 000000 000101 000010 000000 100011 000000 000000 101011 001110
add bne j Jr Lw slt sub sw Xori
RegDst 1 X X 1 0 1 1 0 0

ALUSrc 0 0 X X 1 0 0 1 1
Memtoreg 0 X X X 1 0 0 X 0
RegWrite 1 0 0 1 1 1 1 0 1
MemRead X X X X 1 X X X X
MemWrite 0 0 0 0 0 0 0 1 0
Branch 0 1 X 0 0 0 0 0 0
ALUop1 1 0 X 1 0 1 1 0 1
ALUop0 0 1 X 0 0 0 0 0 1
Jump 0 0 1 X 0 0 0 0 0
extend X 1 X X 1 X X 1 0
Ta tiếp tục tạo khối ALU_Control để điều khiển hoạt động ở bộ ALU và tín hiệu nhảy cho
lệnh JR. Các tín hiệu ra sẽ căn cứ vào 2 bits ALUOp ở khối CONTROL và 6bits cuối cùng
ở mã lệnh.
opcode 10 01 10 00 00 10 10 11
Func'on 100000 001000 101010 100010
add bne jr lw sw slt sub xori
Op0 0 0 0 0 0 1 0 1
Op1 0 1 0 0 0 1 1 0
Op2 0 1 0 0 0 1 1 0
Page 9
Op3 0 0 1 0 0 0 0 0
Op0=A(CE) +AB
0p1=B + A(CE) + A(E)
Op2==OP1
OP3= A(CE)
5. XÂY DỰNG DATAPATH:
- Từ việc phân tích lệnh và xây dựng các khối cơ sở ở trên, ta hình thành nên datapath đối
với mỗi lệnh như sau.
Page
10

6. XÁC ĐỊNH XUNG CLOCK :
Page
11
Như ta đã biết thì bộ MIPS single cycle có nghĩa là trong 1 chu kỳ xung, MIPS sẽ thực hiện
1 một lệnh. Nhưng ở đây các lệnh có thời gian thực hiện không giống nhau do việc truy cập
vào các khối cơ sở ở mỗi lệnh là khác nhau đồng thời thời gian để truy cập mỗi khối cũng
không giống.
Dựa vào bảng sau để chọn clock cycle:
7. Mô phỏng trên ModelSim
Page
12
Clock cycle = 880 ps (bởi câu lệnh dài nhất lw)
Đoạn lệnh được sử dụng trong mô phỏng:
##code kiem tra khoi vi xu MIPs 32bits
## thuc hien kiem tra cac lenh LW,SW,ADD,J,BNE,SlT,JR,XORI
##student: Phan Quoc Thang 08dt3
## Hoang Thanh Tu 08dt3
## Nguyen Thi Tung 08dt4
##===========================================================
.text
main:
lw $1, 0($2) #0x8c410000
lw $2, 4($3) #0x8c620004
add $4,$2,$1 # 0x00412020
sw $4,20($0) # 0xac040014
xori $3,$1,10 #0x3823000a
j T1 #0x08100011
add $6,$2,$3 #0x00433020
sw $6,10($0) # 0xac06000a
T1:

lw $6,12($7) #0x8ce6000c
add $3,$2,$3 # 0x00431820
T2:
slt $4,$2,$1 # 0x0041202a
sub $2,$2,$2 # 0x00421022
bne $2,$1,T2 # 0x1441fffd
jr $6 # 0x00c00008
sub $2,$3,$4 # 0x00641022
#end
Page
13
Dạng sóng :
Page
14