Tài liệu Kỹ thuật số - Chương 4 Mạch tổ hợp (Combinational Circuits) potx

1
Kỹ Thuật Số
Kỹ Thuật Số
2
Chương 4
Mạch tổ hợp
(Combinational Circuits)
3

Khái niệm về mạch tổ hợp.

Phương pháp phân tích một mạch tổ hợp có sẵn.

Phương pháp thiết kế mạch tổ hợp dùng các cổng logic cơ
bản.

Tìm hiểu một số mạch tổ hợp thông dụng.

Phương pháp thiết kế mạch tổ hợp sử dụng các mạch tổ
hợp có sẵn
4
4.1
4.1
Giới thiệu
Giới thiệu

Mạch số thường được chia làm hai loại: mạch tổ hợp
(combinational circuit) và mạch tuần tự (sequential circuit).

Mạch tổ hợp là mạch mà các ngõ ra chỉ phụ thuộc vào các mức
logic của các ngõ vào tại thời điểm đó. Mạch tổ hợp không có

thuộc tính nhớ. Trong mạch tổ hợp không có bất kỳ vòng hồi tiếp
nào.

Sơ đồ tổng quát:
5
4.2
4.2
Phân tích mạch tổ hợp
Phân tích mạch tổ hợp

Phân tích mạch logic cho ở hình sau:
Ví dụ minh họa:
Ví dụ minh họa:

Cho trước một mạch logic và các tín hiệu vào, hãy xác định hàm
logic ngõ ra theo các tín hiệu vào đó. Hàm logic ngõ ra có thể được
biểu diễn bởi bảng sự thật hoặc các biểu thức logic.
Đặt vấn đề:
Đặt vấn đề:
6
4.2
4.2
Phân tích mạch tổ hợp
Phân tích mạch tổ hợp

Dùng bảng sự thật: thế tổ hợp giá trị của các biến vào, từ đó tính
giá trị của hàm.
Ví dụ minh họa:
Ví dụ minh họa:
7

4.2
4.2
Phân tích mạch tổ hợp
Phân tích mạch tổ hợp

Dùng hàm logic:
Ví dụ minh họa:
Ví dụ minh họa:
8

Đây là bài toán ngược với bài toán phân tích, từ mục đích yêu
cầu và các biến vào xác định của bài toán, xây dựng một mạch thỏa
mãn các yêu cầu đó.

Có hai hướng thiết kế mạch tổ hợp: dựa vào các mạch logic cơ
bản hoặc dựa vào các mạch tổ hợp đã có.
Đặt vấn đề:
Đặt vấn đề:
4.3
4.3
Thiết kế mạch tổ hợp
Thiết kế mạch tổ hợp
9

Phát biểu bài toán.

Xác định các ngõ vào và các ngõ ra.

Lập bảng sự thật nêu lên mối quan hệ giữa các ngõ vào và các
ngõ ra theo yêu cầu của bài toán.


Xác định hàm logic được đơn giản hóa cho các hàm ngõ ra.

Vẽ sơ đồ logic
Phương pháp thiết kế mạch tổ hợp:
Phương pháp thiết kế mạch tổ hợp:
4.3
4.3
Thiết kế mạch tổ hợp
Thiết kế mạch tổ hợp
10

Cấu trúc AND-OR: sử dụng khi hàm được biểu diễn dưới dạng
tổng các tích. Ví dụ: F = AB + BC + CA

Cấu trúc OR-AND: sử dụng khi hàm được biểu diễn dưới dạng
tích các tổng. Ví dụ: F = (A+B) (B+C) (C+A)

Cấu trúc NAND-AND: sử dụng khi hàm được biểu diễn dưới
dạng tích các tổng và áp dụng DeMorgan cho từng tích.
Ví dụ: F = (A+B) (B+C) (C+A) = (A+B)’’ (B+C)’’ (C+A)’’
= (A’B’)’ (B’C’)’ (C’A’)’
Thực hiện hàm logic bằng các mạch logic cơ bản:
Thực hiện hàm logic bằng các mạch logic cơ bản:
4.3
4.3
Thiết kế mạch tổ hợp
Thiết kế mạch tổ hợp
11


Cấu trúc NOR-OR: sử dụng khi hàm được biểu diễn dưới
dạng tổng các tích và áp dụng DeMorgan cho từng tổng.
Ví dụ: F = AB+BC+CA = (AB)’’+ (BC)’’+ (CA)’’
= (A’+B’)’ + (B’+C’)’ + (C’+A’)’

Cấu trúc OR-NAND: sử dụng khi hàm được biểu diễn dưới
dạng tổng các tích và áp dụng DeMorgan cho cả hàm.
Ví dụ: F = AB + BC + CA = (AB + BC + CA)’’
= {(A’+B’) (B’+C’) (C’+A’)}’
Thực hiện hàm logic bằng các mạch logic cơ bản:
Thực hiện hàm logic bằng các mạch logic cơ bản:
4.3
4.3
Thiết kế mạch tổ hợp
Thiết kế mạch tổ hợp
12

Cấu trúc NAND-NAND: sử dụng khi hàm được biểu diễn dưới
dạng tổng các tích , áp dụng DeMorgan cho cả hàm và không biến
đổi.
Ví dụ: F = AB + BC + CA = (AB + BC + CA)’’
= {(AB)’ (BC)’ (CA)’}’

Cấu trúc AND-NOR: sử dụng khi hàm được biểu diễn dưới
dạng tích các tổng và áp dụng DeMorgan cho cả hàm.
Ví dụ: F = (A+B) (B+C) (C+A) = {(A+B) (B+C) (C+A)}’’
= {(A’B’)+(B’C’)+(C’A’)}’
Thực hiện hàm logic bằng các mạch logic cơ bản:
Thực hiện hàm logic bằng các mạch logic cơ bản:
4.3

4.3
Thiết kế mạch tổ hợp
Thiết kế mạch tổ hợp
13

Cấu trúc NOR-NOR: sử dụng khi hàm được biểu diễn dưới
dạng tích các tổng và áp dụng DeMorgan cho cả hàm không biến
đổi.
Ví dụ: F = (A+B).(B+C).(C+A)= {(A+B).(B+C).(C+A)}’’
= {(A+B)’+(B+C)’+(C+A)’}’
Thực hiện hàm logic bằng các mạch logic cơ bản:
Thực hiện hàm logic bằng các mạch logic cơ bản:
4.3
4.3
Thiết kế mạch tổ hợp
Thiết kế mạch tổ hợp
14

Ví dụ: Thiết kế mạch thực hiện
chức năng của 3 hàm F
1
, F
2
, F
3

cho ở bảng sự thật sau:
Thiết kế mạch nhiều đầu ra:
Thiết kế mạch nhiều đầu ra:
4.3

4.3
Thiết kế mạch tổ hợp
Thiết kế mạch tổ hợp
X
3
X
2
X
1
X
0
F
1
F
2
F
3
0000 0 0 0
0001 0 0 0
0010 0 1
*
1
*
0011 1
*
1
*
1
*
0100 1

*
0 1
*
0101 0 1
*
1
*
0110 0 0 0
0111 0 0 0
1000 0 0 0
1001 1 0 0
1010 0 1 0
1011 1
*
1
*
1
*
1100 1 0 0
1101 1
*
0 1
*
1110 0 1 0
1111 0 0 0
15

Các ngõ vào và ra của mạch logic thường được đặt tên sao cho
gợi lên chức năng của từng tín hiệu.
Tên tín hiệu:

Tên tín hiệu:
4.4
4.4
Các mạch tổ hợp thông dụng
Các mạch tổ hợp thông dụng

Tích cực mức cao (active high): khi tín hiệu ở mức cao nó thực
hiện đúng hoạt động của tên tín hiệu

Tích cực mức thấp (active low): khi tín hiệu ở mức thấp nó thực
hiện đúng hoạt động của tên tín hiệu
Tích cực: (Active)
Tích cực: (Active)
16

Khái niệm:
-
Mạch giải mã là mạch có nhiều ngõ vào và nhiều ngõ ra, chuyển
đổi các ngõ vào được mã hóa thành các ngõ ra được mã hóa, với
mã ngõ vào và mã ngõ ra là khác nhau. Từ mã ngõ vào thường có
số bit ít hơn từ mã ngõ ra.
-
Mạch giải mã là mạch chuyển n bit nhị phân mã vào thành m tín
hiệu ra (m<2
n
) sao cho mỗi tín hiệu ra sẽ chỉ được kích thích/tích
cực bởi duy nhất một tổ hợp có thể có của tín hiệu vào.
Mạch giải mã (Decoder):
Mạch giải mã (Decoder):
4.4

4.4
Các mạch tổ hợp thông dụng
Các mạch tổ hợp thông dụng

Sơ đồ tổng quát:
I0
I1
In-1
O0
O1
Om-1
E1
E2
Er
17
Mạch giải mã nhị phân:
Mạch giải mã nhị phân:
4.4
4.4
Các mạch tổ hợp thông dụng
Các mạch tổ hợp thông dụng

Mạch giải mã thông dụng nhất là mạch giải mã từ n sang 2
n
hay
còn gọi là mạch giải mã nhị phân (Binary Decoder)

Mạch có n ngõ vào, 2
n
ngõ ra và có thể có một số ngõ vào cho

phép. Khi tất cả các ngõ vào cho phép đồng thời tích cực thì mạch
giải mã được phép hoạt động. Khi đó chỉ tồn tại 1 trong số 2
n
ngõ
ra là tích cực. Ngõ ra tích cực là ngõ ra có chỉ số được xác định bởi
tổ hợp nhị phân của các ngõ vào.
18
Mạch giải mã nhị phân:
Mạch giải mã nhị phân:
4.4
4.4
Các mạch tổ hợp thông dụng
Các mạch tổ hợp thông dụng

Ví dụ: Mạch giải mã 2→4, ngõ ra tích cực mức cao
Sơ đồ khối: Bảng sự thật:
Các hàm ngõ ra: Sơ đồ mạch:
B A Y3 Y2 Y1 Y0
0 0 0 0 0 1
0 1 0 0 1 0
1 0 0 1 0 0
1 1 1 0 0 0
BAY
ABY
ABY
ABY
=
=
=
=

3
2
1
0
Y0
B
Y1
A
Y2
Y3
A
B
Y0
Y1
Y2
Y3
19
4.4
4.4
Các mạch tổ hợp thông dụng
Các mạch tổ hợp thông dụng

Ví dụ: Mạch giải mã 2→4, ngõ ra tích cực mức thấp, có một ngõ
vào cho phép tích cực mức thấp.
Sơ đồ khối:
Bảng sự thật:
A
B
G
Y0

Y1
Y2
Y3
A
B
G
Y0
Y1
Y2
Y3
Mạch giải mã nhị phân:
Mạch giải mã nhị phân:
20
4.4
4.4
Các mạch tổ hợp thông dụng
Các mạch tổ hợp thông dụng

Giới thiệu vi mạch:
Mạch giải mã nhị phân:
Mạch giải mã nhị phân:
74LS139
14
13
15
12
11
10
9
A

B
G
Y0
Y1
Y2
Y3
74LS139
2
3
1
4
5
6
7
A
B
G
Y0
Y1
Y2
Y3
74LS138
1
2
3
15
14
13
12
11

10
9
7
6
4
5
A
B
C
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
G1
G2A
G2B
74LS154
1
2
3
4
5
6
7
8
9

10
11
13
14
15
16
17
23
22
21
20
18
19
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
Y8
Y9
Y10
Y11
Y12
Y13
Y14
Y15
A

B
C
D
G1
G2
21
4.4
4.4
Các mạch tổ hợp thông dụng
Các mạch tổ hợp thông dụng

Giới thiệu vi mạch:
Bảng sự thật: (74LS138)
Mạch giải mã nhị phân:
Mạch giải mã nhị phân:
22
4.4
4.4
Các mạch tổ hợp thông dụng
Các mạch tổ hợp thông dụng

Mở rộng đầu vào/ra cho mạch giải mã: Nguyên tắc chung là
sử dụng một vài bit có trong số lớn nhất để điều khiển đầu vào cho
phép. Một mạch giải mã n bit được xây dựng từ 2 mạch giải mã
(n-1) bit, từ 4 mạch giải mã (n-2) bit, từ 2
k
mạch giải mã (n-k) bit.
Số bit cao nhất được sử dụng để điều khiển các chân cho phép
tương ứng là 1,2, , k
Ví dụ: Thực hiện mạch giải mã 3→8 sử dụng 74LS139

Mạch giải mã nhị phân:
Mạch giải mã nhị phân:
74LS139
U1A
2
3
1
4
5
6
7
A
B
G
Y0
Y1
Y2
Y3
U2A
740 4
1 2
O1
O0
O7
O4
74LS139
U1B
14
13
15

12
11
10
9
A
B
G
Y0
Y1
Y2
Y3
B
C
A
O5
O3
O2
O6
23
4.4
4.4
Các mạch tổ hợp thông dụng
Các mạch tổ hợp thông dụng

Ứng dụng mạch giải mã để thực hiện hàm Boole: Mỗi ngõ ra
của một mạch giải mã n→2
n
(ngõ ra tích cực mức cao) là một
minterm n biến. Nếu ngõ ra tích cực mức thấp thì mỗi ngõ ra là một
maxterm. Do đó một mạch giải mã n→2

n
kết hợp với các cổng
logic có thể được dùng để thực hiện một hoặc nhiều hàm Boole n
biến.
Mạch giải mã nhị phân:
Mạch giải mã nhị phân:
24
4.4
4.4
Các mạch tổ hợp thông dụng
Các mạch tổ hợp thông dụng

Ứng dụng mạch giải mã để thực hiện hàm Boole:
Ví dụ: Dùng 74LS138 và các cổng logic thực hiện các hàm sau:
F1(x,y,z) = ∑(0, 1, 3)
F2(x,y,z) = Π(0, 4, 5)
F3(x,y,z) = ∑(1, 2, 4, 5, 6)
Mạch giải mã nhị phân:
Mạch giải mã nhị phân:
F3
U3A
74LS11
1
2
13
12
F1
U3B
74LS11
3

4
5
6
R1
z
x
74LS138
U1
1
2
3
15
14
13
12
11
10
9
7
6
4
5
A
B
C
Y0
Y1
Y2
Y3
Y4

Y5
Y6
Y7
G1
G2A
G2B
U2A
74LS10
1
2
13
12
VCC
F2
y
25
4.4
4.4
Các mạch tổ hợp thông dụng
Các mạch tổ hợp thông dụng

74x42: Ứng với một tổ hợp BCD của 4 ngõ vào chỉ có một ngõ
ra được tích cực (mức thấp). Nếu tín hiệu vào không thuộc mã
BCD thì không ngõ ra nào được tích cực.

74x45: Đây là IC có ngõ ra cực thu hở, có thể lái dòng tới 80mA
ở trạng thái thấp và kéo điện áp lên đến 30V ở trạng thái cao. Có
thể dùng để lái trực tiếp đèn, relay…
Mạch giải mã/lái BCD-sang-Decimal:
Mạch giải mã/lái BCD-sang-Decimal:

7442
1
2
3
4
5
6
7
9
10
11
15
14
13
12
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
Y8
Y9
A
B
C
D
7445

1
2
3
4
5
6
7
9
10
11
15
14
13
12
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
Q8
Q9
A
B
C
D