Tải bản đầy đủ (.ppt) (49 trang)

Tài liệu Chương 4: HỆ TỔ HỢP ppt

Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (687.39 KB, 49 trang )

Trường Đại Học Giao Thông Vận Tải - Khoa Điện Điện Tử - Bộ môn: Kỹ Thuật Máy Tính
Bài Giảng: Kỹ Thuật Số
1
Chương 4: HỆ TỔ HỢP

Giới thiệu

Cách thiết kế

Các loại mạch thông dụng đã tích hợp thành IC:

Bộ dồn kênh (Multiplexer/Selecter – MUX)

Bộ phân kênh ( Demuxtiplexer)

Bộ mã hóa (encoder)

Bộ giải mã (decoder)

Bộ so sánh

Bộ kiểm tra chẵn lẻ (parity checker)

Các IC thường gặp
Trường Đại Học Giao Thông Vận Tải - Khoa Điện Điện Tử - Bộ môn: Kỹ Thuật Máy Tính
Bài Giảng: Kỹ Thuật Số
2
4.1 Giới thiệu

Định nghĩa: Là tổ hợp các cổng logic, ngõ
ra phụ thuộc ngõ vào, mọi sự thay đổi ngõ


vào làm ngõ ra thay đổi
Coång
logic
Ngoõ vaøo
(Input)
Ngoõ ra
(Output)
Chương 4: Hệ tổ hợp
Trường Đại Học Giao Thông Vận Tải - Khoa Điện Điện Tử - Bộ môn: Kỹ Thuật Máy Tính
Bài Giảng: Kỹ Thuật Số
3
4.2 Các bước thiết kế

Phân tích yêu cầu bài toán

Xác định bao nhiêu biến vào và ra?

Thành lập bảng sự thật

Tìm biểu thức rút gọn từng ngõ ra theo
ngõ vào

Thực hiện sơ đồ logic
Chương 4: Hệ tổ hợp
Trường Đại Học Giao Thông Vận Tải - Khoa Điện Điện Tử - Bộ môn: Kỹ Thuật Máy Tính
Bài Giảng: Kỹ Thuật Số
4
4.2 Cách thiết kế

Ví dụ: Hãy thiết kế một hệ tổ hợp theo yêu

cầu sau:

Ba ngõ vào

Một ngõ ra

Ngõ ra ở mức cao chỉ khi đa số ngõ vào ở
mức cao (số bits 1 nhiều hơn số bits 0)
Chương 4: Hệ tổ hợp
Trường Đại Học Giao Thông Vận Tải - Khoa Điện Điện Tử - Bộ môn: Kỹ Thuật Máy Tính
Bài Giảng: Kỹ Thuật Số
5
4.2 Các bước thiết kế

Các bước thực hiện:
Chương 4: Hệ tổ hợp
Bước 1: Xác định số ngõ vào, số ngõ ra
Trường Đại Học Giao Thông Vận Tải - Khoa Điện Điện Tử - Bộ môn: Kỹ Thuật Máy Tính
Bài Giảng: Kỹ Thuật Số
6
4.2 Cách thiết kế
Bước 2: Thành lập bảng sự thật
MSB
Trường Đại Học Giao Thông Vận Tải - Khoa Điện Điện Tử - Bộ môn: Kỹ Thuật Máy Tính
Bài Giảng: Kỹ Thuật Số
7
4.2 Các bước thiết kế

Bước 3: Viết biểu thức ngõ ra theo ngõ vào
Chương 4: Hệ tổ hợp

MSB
Trường Đại Học Giao Thông Vận Tải - Khoa Điện Điện Tử - Bộ môn: Kỹ Thuật Máy Tính
Bài Giảng: Kỹ Thuật Số
8
4.2 Các bước thiết kế

Bước 4: Rút gọn biểu thức ngõ ra x(A,B,C) (dùng
phương pháp đại số hoặc dùng bìa karnaugh):

Dùng biến đổi đại số
Chương 4: Hệ tổ hợp
Trường Đại Học Giao Thông Vận Tải - Khoa Điện Điện Tử - Bộ môn: Kỹ Thuật Máy Tính
Bài Giảng: Kỹ Thuật Số
9
4.2 Các bước thiết kế

Bước 5: (cuối cùng) Vẽ mạch
Chương 4: Hệ tổ hợp
X(A,B,C) = BC+AC+AB
Trường Đại Học Giao Thơng Vận Tải - Khoa Điện Điện Tử - Bộ mơn: Kỹ Thuật Máy Tính
Bài Giảng: Kỹ Thuật Số
10
4.3.1 Bộ dồn kênh/ chọn kênh
(Multiplexer/selector)

Định nghĩa: 2
n
ngõ vào, 1 ngõ ra và n ngõ điều
khiển/chọn. Tại mỗi thời điểm chỉ có 1 ngõ vào được
kết nối với ngõ ra, đó là ngõ vào có chỉ số được xác

định bởi tổ hợp nhị phân của n bit điều khiển
Y
D
0
D
1
D
m-1
S
0
S
n-1
Ngõ vào dữ liệu
(Data Input)
Ngõ vào lựa
chọn
(Select Input)
Chương 4: Hệ tổ hợp
Trường Đại Học Giao Thông Vận Tải - Khoa Điện Điện Tử - Bộ môn: Kỹ Thuật Máy Tính
Bài Giảng: Kỹ Thuật Số
11
4.3.1 Bộ dồn kênh/ chọn kênh
Bộ MUX: 4->1

Ngõ vào

data: 4

chọn lựa: 2


Ngõ ra: 1
Y
D
0
D
1
D
3
S
0
(LSB)
S
1
D
2
Chương 4: Hệ tổ hợp
Bảng hoạt động
Sơ đồ khối
Y = S
1
S
0
D
0
+ S
1
S
0
D
1

+ S
1
S
0
D
2
+ S
1
S
0
D
3

LSB
Trường Đại Học Giao Thông Vận Tải - Khoa Điện Điện Tử - Bộ môn: Kỹ Thuật Máy Tính
Bài Giảng: Kỹ Thuật Số
12
4.3.1 Bộ dồn kênh/chọn kênh
MUX: 4->1

Sơ đồ mạch
Y = S
1
S
0
D
0
+ S
1
S

0
D
1
+ S
1
S
0
D
2
+ S
1
S
0
D
3

S
1
S
0
D
1
D
0
D
2
D
3
.
.

.
.
.
.
Y
Chương 4: Hệ tổ hợp
Trường Đại Học Giao Thông Vận Tải - Khoa Điện Điện Tử - Bộ môn: Kỹ Thuật Máy Tính
Bài Giảng: Kỹ Thuật Số
13
IC dồn kênh 74LS151
Trường Đại Học Giao Thông Vận Tải - Khoa Điện Điện Tử - Bộ môn: Kỹ Thuật Máy Tính
Bài Giảng: Kỹ Thuật Số
14
4.3.1 Bộ dồn kênh/chọn kênh
IC dồn kênh: 74LS153: gồm 2 bộ MUX 4 →1
1Y
7
2Y
A(LSB)
B
1G
1C0
1C1
1C2
1C3
2G
2C0
15
10
5

4
3
6
1
2
14
9
2C1
2C2
2C3
13
11
12
Chương 4: Hệ tổ hợp
Trường Đại Học Giao Thông Vận Tải - Khoa Điện Điện Tử - Bộ môn: Kỹ Thuật Máy Tính
Bài Giảng: Kỹ Thuật Số
15
4.3.1 Bộ dồn kênh/chọn kênh

Mở rộng ngõ vào:

Ghép nối 2
k
MUX 2
n-k
1 để tạo thành 1 MUX 2
n

 1.


Nguyên tắc: sử dụng các đầu chọn có trọng
số cao để điều khiển cho phép các IC lần lượt
hoạt động.

Ví dụ:

Sử dụng 2 IC 74LS151 để xây dựng mạch
dồn kênh 16  1.
Chương 4: Hệ tổ hợp
Trường Đại Học Giao Thông Vận Tải - Khoa Điện Điện Tử - Bộ môn: Kỹ Thuật Máy Tính
Bài Giảng: Kỹ Thuật Số
16
4.3.1 Bộ dồn kênh/chọn kênh
Dùng bộ MUX thực hiện biểu thức logic

Dùng IC 74LS151 để thực hiện hàm:
Chương 4: Hệ tổ hợp
f(x,y,z) =
Σ
(0,1, 4, 7)
Trường Đại Học Giao Thông Vận Tải - Khoa Điện Điện Tử - Bộ môn: Kỹ Thuật Máy Tính
Bài Giảng: Kỹ Thuật Số
17
4.3.1 Bộ dồn kênh/chọn kênh
Dùng bộ MUX thực hiện biểu thức logic

Dùng IC 74LS153 để thực hiện hàm:
Chương 4: Hệ tổ hợp
f(x,y,z) =
Σ

(0,1, 5, 6)
Trường Đại Học Giao Thông Vận Tải - Khoa Điện Điện Tử - Bộ môn: Kỹ Thuật Máy Tính
Bài Giảng: Kỹ Thuật Số
18
4.3.2 Bộ phân kênh (Demultiplexer)
12
n

Định nghĩa: 1 ngõ vào, n ngõ điều khiển/chọn, 2
n
ngõ
ra. Tại mỗi thời điểm ngõ vào được kết nối với 1 ngõ ra,
đó là ngõ ra có chỉ số được xác định bởi tổ hợp nhị phân
của n bit điều khiển.
D
Y
0
Y
1
Y
3
S
0
(LSB)
S
1
Y
2
Sơ đồ khối
Trường Đại Học Giao Thông Vận Tải - Khoa Điện Điện Tử - Bộ môn: Kỹ Thuật Máy Tính

Bài Giảng: Kỹ Thuật Số
19
4.3.2 Bộ phân kênh (Demultiplexer)
D
Y
0
Y
1
Y
3
S
0
(LSB)
S
1
Y
2
Chương 4: Hệ tổ hợp
Bảng sự thật
Sơ đồ khối
LSB
Biểu thức ngõ ra
Trường Đại Học Giao Thông Vận Tải - Khoa Điện Điện Tử - Bộ môn: Kỹ Thuật Máy Tính
Bài Giảng: Kỹ Thuật Số
20
4.3.2 Bộ phân kênh
Demux: 1->4
S
1
S

0
D
.
.
.
.
.
.
Y
0
Y
1
Y
2
Y
3
.
.
.
Chương 4: Hệ tổ hợp
Trường Đại Học Giao Thông Vận Tải - Khoa Điện Điện Tử - Bộ môn: Kỹ Thuật Máy Tính
Bài Giảng: Kỹ Thuật Số
21
4.3.2 Bộ phân kênh
IC phân kênh 74LS155: gồm 2 bộ phân kênh 1 → 4
A
1G
1Y0
1Y1
1Y2

1Y3
2Y0
11
2Y1
12
2Y2
9
2Y3
2
1
13
2C
2G
B
3
14
15
6
5
4
7
1C
10
Chương 4: Hệ tổ hợp
Trường Đại Học Giao Thông Vận Tải - Khoa Điện Điện Tử - Bộ môn: Kỹ Thuật Máy Tính
Bài Giảng: Kỹ Thuật Số
22
4.3.3. Mạch mã hóa (encoder)

Mã hóa m


đường tín hiệu vào (mã nhị phân 1
trong m = 2
n
) thành n đường tín hiệu ra. Tại một
thời điểm chỉ có duy nhất một ngõ vào tích cực.
Chỉ số của ngõ vào tích cực sẽ tạo tổ hợp nhị
phân ngõ ra.
Z
0
Z
1
I
1
I
0
Z
n

-1
I
m-1
Maõ nhò phaân
1 trong m
Maõ nhò phaân
n bit
Chương 4: Hệ tổ hợp
Sơ đồ khối
Trường Đại Học Giao Thông Vận Tải - Khoa Điện Điện Tử - Bộ môn: Kỹ Thuật Máy Tính
Bài Giảng: Kỹ Thuật Số

23
4.3.3. Mạch mã hóa (encoder)

Encoder 4 sang 2
(LSB) Z
0
Z
1
I
1
I
0
I
2
I
3
I
0
I
1
I
2
I
3
Z
1
Z
0
1 0 0 0 0 0
0 1 0 0 0 1

0 0 1 0 1 0
0 0 0 1 1 1
Chương 4: Hệ tổ hợp
Ngõ vào Ngõ ra
Trường Đại Học Giao Thông Vận Tải - Khoa Điện Điện Tử - Bộ môn: Kỹ Thuật Máy Tính
Bài Giảng: Kỹ Thuật Số
24
4.3.3. Mạch mã hóa (encoder)
Rút gọn và sơ đồ
SV tìm hiểu mạch mã hóa ưu tiên
Z
1
= I
2
+ I
3
Z
0
= I
1
+ I
3
.
I
3
Z
1
Z
0
I

2
I
1
Chương 4: Hệ tổ hợp
Trường Đại Học Giao Thông Vận Tải - Khoa Điện Điện Tử - Bộ môn: Kỹ Thuật Máy Tính
Bài Giảng: Kỹ Thuật Số
25
4.3.4 Mạch giải mã (decoder)

Chức năng: ngược lại bộ mã hóa

Ví dụ bộ mã hóa: chuyển mã nhị phân n bits thành mã nhị
phân 1 trong m, m=2
n
Y
0
Y
1
X
1
X
0
Y
2
n
-1
X
n-1
Maõ nhò phaân n
bit

Maõ nhò phaân 1
trong m
Chương 4: Hệ tổ hợp

×