Giáo trình vi điều khiển 8051

KỸ THUẬT VI XỬ LÝ

NỘI DUNG CHƯƠNG TRÌNH
• Chương 1:Tổng quan về bộ vi xử lý và hệ vi xử lý.
• Chương 2: Vi điều khiển 8051
• Chương 3: Bộ đếm/ định thời và truyền thơng nối tiếp
trong 8051
• Chương 4: Lập trình ngắt trong 8051
• Chương 5: Bộ vi xử lý ARM

Chương 1.
TỔNG QUAN VỀ BỘ VXL VÀ HỆ VXL
1.1. Bộ vi xử lý
1.1.1. Khái niệm và quá trình phát triển VXL
1.1.2. Phân loại bộ VXL


1.1.3. Cấu trúc chung của bộ VXL
1.2. Hệ vi xử lý
1.2.1. Cấu trúc phần cứng
1.2.2. Phần mềm
1.2.3. Hoạt động chung

1.1. BỘ VI XỬ LÝ
1.1.1. Khái niệm và quá trình phát triển.
❖ Khái niệm
– Là một vi mạch logic chế tạo theo công nghệ LSI (Large scale
integrated) cho đến VLSI (very large scale integrated) – Hoạt động
dưới sự điều khiển của chương trình đặt trong bộ nhớ.
– Bộ VXL là hạt nhân của hệ VXL, nắm quyền kiểm sốt tồn bộ
các thành phần có trong hệ thống.

– Thực hiện các phép tốn số học, logic, đưa ra các quyết định và
thơng tin với thế giới bên ngoài qua các cổng vào/ra dưới sự điều
khiển của chương trình cài đặt trong bộ nhớ.

❖ Lịch sử và quá trình phát triển

1.1. BỘ VI XỬ LÝ
1.1.2. Phân loại bộ vi xử lý
– VXLđanăng: bao gồm tất cả các phần tử tính tốn trên một chip
(trừ bộ nhớ và các cổng vào ra – 8086/8088, 6800)


– Vi điều khiển: bao gồm cả bộ nhớ và các cổng vào ra

1.1. BỘ VI XỬ LÝ
1.1.3. Cấu trúc chung của bộ vi xử lý

Giaỉ mã lệnh

Khối điều khiển

Mạch phối với Bus

1.2. HỆ VI XỬ LÝ
1.2.1. Cấu trúc phần cứng


1.2. HỆ VI XỬ LÝ
1.2.2. Phần mềm

❖ Phần mềm là chương trình do người lập trình tạo ra để giải quyết
nhiệm vụ bài toán đặt ra khi thiết kế hệ thống. Các chương trình này
được đặt trong bộ nhớ ROM và RAM khi hệ thống hoạt động.
❖ Trong máy tính, phần mềm được phân lớp.
▪ Các lớp trong là các chương trình quản lý, điều khiển, các dữ liệu cố định...

làm nhiệm vụ trung gian giữ người và máy được gọi là hệ điều hành (HĐH).
Các chương trình của HĐH thường khá lớn và được nạp một phần trong
ROM, phần cịn lại được chứa trong bộ nhớ ngồi và được nạp vào RAM mỗi
khi khởi động máy.
▪ Các chương trình do người lập trình viết ở lớp ngồi để giải quyết một bài tốn
nào đó, khi thực hiện sẽ được HĐH nạp vào trong RAM ở vị trí theo sự phân
bố của HĐH. Khi phần cứng thực hiện xong chương trình đó thì bài tốn
được giải.

1.2. HỆ VI XỬ LÝ
1.2.3. Hoạt động của hệ vi xử lý

❖ Quá trình nhận lệnh: CPU nhận lệnh từ bộ nhớ trung tâm. Để nhận 1 byte lệnh,
từ giá trị của thanh ghi địa chỉ lệnh, CPU tạo ra các bit địa chỉ đưa ra Bus địa


chỉ xác định byte lệnh cần lấy vào. Sau đó CPU đưa các tín hiệu điều khiển đọc
byte lệnh về CPU. Khi đó nội dung của các thanh ghi địa chỉ lệnh tự động tăng
1 đơn vị để chuẩn bị cho việc nhận byte lệnh tiếp theo.
❖ Quá trình giải mã lệnh: Byte đầu tiên của lệnh là byte mã lệnh. CPU giải mã
byte mã lệnh này để xác định chức năng của lệnh. Nếu lệnh khơng cần tốn hạng
chuyển sang chu kỳ thực hiện lệnh. Nếu lệnh cần toán hạng, CPU xác định tốn
hạng cho lệnh.
❖ Q trình thực hiện lệnh.

– Nếu là lệnh dừng, thì CPU dừng quá trình làm việc cho tới khi Reset
– Nếu khơng phải thì CPU thực hiện lệnh và gửi kết quả. Trong quá trình thực hiện lệnh,
nếu là lệnh thao tác ngay trong bộ VXL thì CPU sẽ thực hiện lệnh, cịn nếu là lệnh cần
thao tác với bên ngồi thì CPU gửi tín hiệu địa chỉ và điều khiển để thực hiện.
– Sau đó q trình lại quay lại lệnh tiếp theo. Các quá trình nhận lệnh, giải mã lệnh và thực
hiện lệnh có thể tiến hành tuần tự hay song song tuỳ theo cấu trúc từng bộ VXL

1.2. HỆ VI XỬ LÝ
1.2.4. Các bước thiết kế một hệ vi xử lý
• Phân tích chức năng nhiệm vụ của hệ vi xử lý cần thiết
kế.
• Tổ chức phần cứng cho hệ vi xử lý cần thiết kế.
• Xây dựng phần mềm cho hệ vi xử lý cần thiết kế.
• Nạp chương trình cho hệ vi xử lý là hiệu chỉnh hệ
thống.

Chương 2.
VI ĐIỀUKHIỂN 8051


2.1. Tổng quan về 8051
2.2. Sơ đồ chân tín hiệu của 8051
2.3. Tổchứcbộnhớcủa 8051
2.4. Tập lệnh của 8051
2.5. Khung chương trình hợp ngữ cho 8051

2.1. Tổng quan về 8051
▪ Đóng trong hộp 40 chân
▪ 4KB ROM
▪ 128 byte RAM

▪ 4 cổng xuất nhập dữ liệu 8 bit
▪ 1 cổng nối tiếp
▪ 2 bộ Timer 16 bit
▪ 6 nguồn ngắt (2 ngắt ngồi)
▪ Khơng gian nhớ chương trình ngồi 64KB
▪ Khơng gian nhớ dữ liệu ngồi 64KB
▪ 210 vị trí được định địa chỉ bit
▪ Tần số xung nhịp (11.0592 MHz, 12 MHz, 24 MHz)


2.2. Sơ đồ, chức năng chân tín hiệu 8051

Hình 2.1. Sơ đồ chân của 8051

2.2. Sơ đồ, chức năng chân tín hiệu 8051
• Port 0 (từ chân 32 đến 39), có 02 chức năng:
–

Trong các thiết kế tối thiểu, các chân này có chức năng xuất/nhập dữ liệu;

–

Là byte địa chỉ thấp cho các thiết kế có bộ nhớ ngồi.

Các chân của cổng P0 có dạng cực máng hở, nên phải được nối với một điện trở
kéo 10KΩ bên ngoài, Hình 2.2


Hình 2.2. Mắc điện trở kéo cổng P0

2.2. Sơ đồ, chức năng chân tín hiệu 8051
• Port 1 (từ chân 1 đến 8), có 01 chức năng duy
nhất là trao đổi dữ liệu với thiết bị bên ngồi khi có
u cầu

• Port 2 (từ chân 21 đến 28), có 02 chức năng:
– Trao đổi dữ liệu với thiết bị bên ngoài
– Là byte cao địa chỉ cho các thiết kế có bộ nhớ ngồi

• Port 3 (từ chân 10 đến 17), có 02 chức năng:
– Trao đổi dữ liệu với thiết bị bên ngồi
– Khi khơng hoạt động trao đổi dữ liệu, mỗi chân của
Port 3 thực hiện chức năng riêng (Bảng 2.1)


2.2. Sơ đồ, chức năng chân tín hiệu 8051
• Bảng 2.1 Chức năng của các chân Port 3

Địa chỉ bit

Chức năng

P3.0 RxD

B0H

Chân nhận dl nối tiếp

P3.1 TxD

B1H

Chân phát dl nối tiếp

P3.2 INT0

B2H

Ngõ vào ngắt ngoài 0

P3.3 INT1

B3H

Ngõ vào ngắt ngoài 1

P3.4 T0

B4H

Ngõ vào của bộ định thời/đếm 0

P3.5 T1

B5H

Ngõ vào của bộ định thời/đếm 1

P3.6 WR

B6H

Điều khiển ghi bộ nhớ dl ngoài

P3.7

B7H

Điều khiển đọc bộ nhớ dữ liệu ngoài

Bit

Tên

RD

2.2. Sơ đồ, chức năng chân tín hiệu 8051
• PSEN (program store enable)- chân 29: tín hiệu điềuOEkhiển cho phép truy
xuất bộ nhớ chương trình ngồi. Thường nối với chân của ROM để cho
phép đọc các byte lệnh. Trong suốt thời gian tìm – nạp lệnh chân này ở mức
logic 0. Khi thực thi chương trình trong ROM nội, chân này khơng tích cực
(logic 1)
• EA-chân 31: nếu ở mức logic 1, 8051 thực thi chương trình trong ROM •
ALE (address latch enable): khi Port 0 được sử dụng làm bus địa chỉ.
nội. Nếu ở mức logic 0, thực thi chương trình từ bộ nhớ ngồi.
• RST (Reset): bình thương ở mức logic thấp. Khi có mức logic cao vi điều
khiển khởi động lại, khi đó mọi giá trị trên các thanh ghi bị xóa, bộ đếm
chương trình PC=0 (tức là CPU nhận lệnh đầu tiên tại địa chỉ 0000h – địa
chỉ khởi động của 8051)
• Chân XTAL1, XTAL2: mạch tạo dao động ngồi cho 8051. Hình 2.3

2.2. Sơ đồ, chức năng chân tín hiệu 8051

Hình 2.3. Mạch tạo dao đông, Reset cho 8051

2.3. Tổ chức bộ nhớ 8051
2.3.1. Tổ chức bộ nhớ trong
Hình 2.8. trình bày vùng nhớ RAM trong có 128
byte được gán địa chỉ từ 00H đến 7FH.
-Từ 00H đến 1FH (32 byte) là các băng thanh ghi
và ngăn xếp.
-Từ 20H đến 2FH (16 byte) được định địa chỉ bit.
Vùng nhớ này có thể truy nhập theo byte, hoặt bit
tùy theo lệnh. Ví dụ:
MOV A, 2Ch ; đọccả byte ORLA,
#10000000B; set bit cao nhất
MOV 2CH, A; ghi lại cả byte Ba lệnh trên
tương đương lệnh “SETB 67H”
-Từ 30H đến 7FH (80 byte) được sử dụng để lưu
thông tin khi đọc và ghi, hay được gọi là bảng nháp. 80 byte này thường được sử dụng để
lưu
dữ liệu

và tham

số.

Hình 2.8. Tổ chức bộ nhớ RAM trong

2.3. Tổ chức bộ nhớ 8051
• Băng thanh ghi
- Băng 0 được mặc định khi sử dụng, để chuyển sang các băng thanh ghi khác bằng
cách sử dụng bit D3, D4 (PSW.3, PSW.4) của thanh ghi PSW, Bảng 2.2. Các bit này
có thể được lập, xóa theo lệnh SETB, CLR. Ví dụ, “SETB PSW.3” - Lưu ý: mặc
định các bit này = 0.
Bảng 2.2. Chọnbăng thanh ghi

PSW.4

PSW.3

Băng 0

0

0

Băng 1

0

1

Băng 2

1

0

Băng 3

1

1

Ví dụ 2.1:
SETB PSW.3 ; PSW.3=1
;SETB PSW.4 ; PSW.4=1
MOV

R0, #99 ; nạp giá trị 99H vào R0

2.3. Tổ chức bộ nhớ 8051
•

Ngăn xếp (stack)
Ngăng xếp là một vùng nhớ RAM được sử dụng để lưu thơng tin (có thể là dữ liệu hoặc
địa chỉ) tạm thời. SP (stack pointer) độ dài 8 bit, được sử dụng để trỏ tới đỉnh ngăn xếp. Khi cất
dữ liệu vào stack SP được tăng thêm 1.
➢ Khi bật nguồn, hoặc reset SP=07H, nghĩa là ngăn nhớ có địa chỉ 07H là ngăn nhớ đầu tiên
được dụng làm ngăn xếp. Khi đó dung lượng tối đa của ngăng xếp là 24 byte (từ 08H đến
1FH). Nếu chương trình cần nhiều hơn 24 byte cho vùng ngăn xếp thì có thể đổi SP trỏ tới
vùng từ 30H đến 7Fh bằng lệnh “MOV SP, #XX”.
➢ Cần lưu ý rằng các vùng nhớ được định địa chỉ bit không được sử dụng cho vùng ngăn xếp.


2.3. Tổchứcbộnhớ 8051
2.3.2. Tổ chức bộ nhớ ngồi

8051 có khơng gian bộ nhớ riêng cho chương trình và dữ liệu. Bộ nhớ
chương trình và dữ liệu đặt bên trong chip, tuy nhiên có thể mở rộng bộ nhớ
chương trình và dữ liệu bằng các chip nhớ bên ngoài với dung lượng tối đa 64K
cho mỗi bộ nhớ.

•

Khơng gian bộ nhớ ROM, Hình 2.4

Hình 2.4. Khơng gian bộ nhớ ROM

2.3. Tổ chức bộ nhớ 8051
•

Truy xuất bộ nhớ ROM ngồi, Hình 2.5

Hình 2.5. Truy xuất bộ nhớ ROM ngồi


2.3. Tổ chức bộ nhớ 8051
•

Khơng gian bộ nhớ RAM, Hình 2.6

Hình 2.6. Khơng gian bộ nhớ RAM

2.3. Tổ chức bộ nhớ 8051
•

Truy xuất bộ nhớ RAM ngồi, Hình 2.7

Hình 2.7. Truy xuất bộ nhớ RAM ngoài


2.3. Tổchứcbộnhớ 8051
•

Cấu trúc chung của IC nhớ

Address

Hình 2.8. Cấu trúc chung của 1 IC nhớ

2.3. Tổchứcbộnhớ 8051
• Một số IC nhớ ROM
Bảng 2.3. Họ EPROM 27x

Số hiệu Chip
2708
2716
2732
2764
27128
27256
27512

Dung lượng
1K*8
2K*8
4K*8

8K*8
16K*8
32K*8
64K*8

- Tac = 450ns

Hình 2.9. Sơ đồ EPROM 2716
- A0-A10: Address Inputs

- Vpp : Read 5V, Program 25V

- D0-D7: Data Outputs

- Vcc: Power 5V

- CS: Chip enable

- GND: Ground

- OE: Output enable

2.3. Tổchứcbộnhớ 8051
• Một số IC nhớ RAM

Bảng 2.4.Một số IC nhớ
RAM


Số hiệu Chip

Dung lượng

HT 6116

2K*8

CY 6264

8K*8

CY 62256

32K*8

HM 62864

64K*8

- CS: Chip Selet Input
- WR: Output Enabe Input
- I/O1-I/O8: DataInputs/Outputs
- A0-A14: Address Inputs
- OE: Output enable

Hình 2.10. Sơ đồ SRAM 62256
- Tac từ 55-70ns
- VCC: Power (5V)
- VSS: Grond

2.3. Tổchứcbộnhớ 8051
Ví dụ 2.2: ghép nối 8051 với ROM ngoài dung lượng 2KB bắt đầu từ
địa chỉ 1000h - Bản đồ địa chỉ:

-

Sơ đồ mạch:

2.3. Tổchứcbộnhớ 8051
Ví dụ 2.3: ghép nối 8051 với RAM ngoài dung lượng 8KB bắt đầu từ
địa chỉ 0000h - Bản đồ địa chỉ:
A15

A14

A13

A12

A11

A10

A9

A8

A7

A6

A5

A4

A3

A2

A1

A0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

1

1

1

1

1

1

….
0

-

0

Sơ đồ mạch:

0

….
1

1

1

1

….
1

1

1

1


2.4. Tập lệnh của 8051

2.4.1. Các thanh ghi chức năng đặt biệt của
8051
2.4.2. Các chế độ địa chỉ
2.4.3. Tập lệnh

2.4.1. Các thanh ghi chức năng đặc biệt của
8051


a. Thanh ghi trạng thái chương trình PSW
PSW (Program status word), hay còn gọi là
thanh ghi cờ 8 bit, nhưng chỉ có 6 bit được sử dụng.
Hai bit cờ chưa dung là các cờ mà người dùng có thể
định nghĩa được. Bốn trong số các cờ là cờ điều kiện,
được thiết lập do kết quả thực hiện một lệnh, đó là
CY, AC, P và OV, các bit có chức năng được tóm
tắt trong Bảng 2.5.

2.4.1. Các thanh ghi chức năng
đặc biệt của 8051
a. Thanh ghi trạng thái chương trình PSW
Bảng 2.5 Thanh ghi từ trạng thái PSW

Bit

Ký hiệu

Địa chỉ

Mô tả bit

PSW.7

CY

D7H

Cờ nhớ chính

PSW.6

AC

D6H

Cờ nhớ phụ

PSW.5

--

D5H

Dành cho người dung sử dụng mục đích
chung

PSW.4

RS1

D4H

Chọn các băng thanh ghi

PSW.3

RS0

D3H
00 – Băng 0
01 – băng 1
10 – Băng 2
11 – Băng 3

PSW.2

OV

D2H

Cờ tràn

PSW.1

--

D1H

Dành cho người dung định ngĩa

PSW.0

P

D0H

Cờ kiểm tra chẵn lẻ


2.4.1. Các thanh ghi chức năng đặc biệt của
8051
b) Thanh chứa A
Có địa chỉ E0, được sử dụng nhiều nhất, dùng để chứa toán
hạng, và lưu kết quả trong các phép toán số học và logic. c)

Thanh ghi B
Thanh ghi B có địa chỉ F0h được dùng chung với thành ghi A
trong các phép tốn nhân, chia.
Ví dụ 2.4:
MUL AB

; thực hiện nhân không dấu nội dung của A và B,
; kết quả 16 bit đặt vào BA (B chứa byte cao,
; A chứa byte thấp)

DIV AB

; Chia A cho B, A chứa thương số, B chứa số dư

2.4.1. Các thanh ghi chức năng đặc biệt của

8051
d) Con trỏ ngăn xếp Thanh ghi con trỏ ngăn xếp (SP) là thanh
ghi 8 bit, chứa địa chỉ của đỉnh ngăn xếp. SP=SP+1 khi cất
dữ liệu vào ngăn xếp; SP=SP-1 khi lấy dữ liệu ra từ ngăn
xếp.
e) Con trỏ dữ liệu DPTR
DPTR (data pointer) được sử dụng để truy xuất bộ nhớ
chương trình, hoặc dữ liệu ngoài. DPTR là thanh ghi 16 bit, thanh
ghi này được chia là 02 phần: DPL (byte thấp - địa chỉ 82H),
DPH (byte cao – địa chỉ 83H) Ví dụ 2.5:


MOV

A, #55H

MOV

DPTR, #1000H

MOV

@DPTR, A

Đoạn chương trình nạp giá trị 55H vào ơ nhớ ngồi có địa chỉ
1000H

2.4.1. Các thanh ghi chức năng đặc biệt của
8051
f) Các thanh ghi định thời/bộ đếm 8051 có 02 định

thời/bộ đếm (timer/counter) 16 bit để định khoảng
thời gian hoặc đếm các sự kiện.
- Bộ định thời 0: TL0 – byte thấp, địa chỉ 8AH; TH0 –
byte cao, địa chỉ 8CH
- Bộ định thời 1: TL1 – byte thấp, địa chỉ 8BH; TH1 –
byte cao, địa chỉ 8DH
Hoạt động của bộ định thời được thiết lập bởi thanh
ghi chế độ định thời TMOD (time mode register) và
thanh ghi điều khiển định thời TCON (timer control
register). Các thanh ghi này sẽ thảo luận ở phần sau.

2.4.1. Các thanh ghi chức năng đặc biệt của
8051


g) Các thanh ghi cổng nối tiếp: 8051 có một cổng nối tiếp
để truyền thông với các thiết bị nối tiếp.
- Thanh ghi cấu hình cổng nối tiếp SCON
- Thanh ghi SBUF (serial data buffer) được sử dụng để
lưu dữ liệu truyền đi, hoặc nhận về
(hoạt động chi tiết được thảo luận ở phần sau)
h) Thanh ghi ngắt
8051 có một cấu trúc ngắt với 2 mức ưu tiên và 5
nguyên nhân ngắt (5 source, 2 priority level interrupt
structure). Các ngắt bị vơ hiệu hóa sau khi reset hệ
thống, sau đó được cho phép bằng cách ghi vào thanh
ghi cho phép ngắt IE (interrupt enable register). Chi tiết
được thảo luận ở phần sau
i) Thanh ghi điều khiển nguồn PCON (power control
register) cho phép tăng tốc độ của cổng nối tiếp

2.4.2. Các chế độ địa chỉ
• Chế độ địa chỉ tức thời
– Toán hạng nguồn là hằng số – Trước dữ liệu tức thời
cần có dấu #
Ví dụ 2.6:
MOV

A, #25 ; Nạp giá trị 25 và thanh ghi A

• Chế độ định địa chỉ thanh ghi
– Sử dụng thanh ghi để lưu trữ dữ liệu cần thao tác


– Thanh ghi nguồn và đích phải phù hợp về kích thước
– Khơng được chuyển dữ liệu giữa các thanh ghi Rn
vào Rm
Ví dụ 2.7:
MOV A, R0 ; Chuyển dữ liệu trong R0 vào A
MOV DPTR, A; không thực hiện được, vì khơng cùng
kích thước
MOV R1, R2 ; khơng hợp lệ

2.4.2. Các chế độ địa chỉ (tiếp)
• Chế độ địa chỉ trực tiếp
– Tốn hạng (nguồn hoặc đích) là địa chỉ của ô nhớ –
Trước địa chỉ ô nhớ không có dấu #
Ví dụ 2.8:
MOV A, 35h
thanh ghi A

; DL trong ơ nhớ có đ/c 35h được chuyển vào

MOV 56h, A

; chuyển nd thanh ghi A vào ơ nhớ có địa 56h

• Chế độ định địa chỉ gián tiếp thanh ghi
– Địa chỉ ô nhớ chứa dữ liệu được chứa trong thanh
ghi R0 hoặc R1
– Trước thanh ghi R0 hoặc R1 phải chèn thêm ký tự
“@” để biểu thị cho chế độ địa chỉ này
Ví dụ 2.9:
MOV A, @R0 ;chuyển dl trong ơ nhớ có đ/c trong R0 vào
A
MOV @R1, A

; chuyển nd A vào ơ nhớ có đ/c trong R1


2.4.3. Tập lệnh

a) Cấu trúc chung một lệnh
b) Lệnh chuyển dữ liệu
c) Lệnh số học
d) Lệnh logic
e) Xử lý bit
f) Lệnh rẽ nhánh

a) Cấu trúc chung một lệnh

[label:] <mã lệnh> [toán hạng 1][,toán hạng 2 ],[toán hạng 3]
[;chú giải]

- <mã lệnh> bắt buộc phải có
- Các trường khác có thể có hoặc khơng (tùy từng lệnh)
- Các trường cách nhau bởi dấu “cách” hoặc “tab”
- Label phải kết thúc bởi dấu “:”, có độ dài tối đa 31 ký tự
gồm các chữ cái, số, dấu ”?”, “_”, không được trùng với
mã lệnh, bắt đầu bằng các chữ cái. - Chú giải bắt đầu bằng
“;”


b) Lệnh chuyển dữ liệu
• MOV
Cú pháp: MOV đích, nguồn ; thực hiện chuyển nguồn vào đích
- Các giá trị có thể nạp trực tiếp vào bất kỳ thanh ghi nào A, B,
R0-R7, giá trị phải có dấu “#” ở trước
- Giá trị bắt đầu là chữ cái phải thêm số 0 đằng trước.
- Đích, nguồn phải có cùng độ dài.
Ví dụ 2.10:
MOV

A, #12H

MOV

R1, #15H

MOV

B, #0BH

MOV

R2, #123H ; khơng hợp lệ

MOV A, 35h

; chuyển nội dung ơ nhớ có đ/c 35h vào thanh ghi A

MOV
@R1, A
trong R1

; chuyển nội dung thanh ghi A vào ơ nhớ có đ/c

b) Lệnh chuyển dữ liệu (tiếp)
• MOVC
Cú pháp:
MOVC

A, @A + DPTR

MOVC

A, @A + PC

• MOVX
Cú pháp:
MOVX

MOVX
A,
@DPT
R
MOVX
@R
i, A

A, @Ri

; chuyển vào A một byte từ bộ nhớ chương trình tại vị trí
; cách con trỏ gốc DPTR một khoảng là nội dung của A
; chuyển vào A một byte từ bộ nhớ chương trình tại vị trí
; cách vị trí lệnh hiện hành một khoảng là nội dung của A


MOVX
@D
PTR, A

• PUSH
Cú pháp: PUSH

trực tiếp

PUSH
AC
C
PUSH
R1

• POP
Cú pháp: POP
POP
POP

trực tiếp

R1
ACC

b) Lệnh chuyển dữ liệu (tiếp)
• XCH
Cú pháp: XCH A, nguồn ; đổi nội dung thanh ghi A với nguồn
- Nguồn là thanh ghi (Ri)
hay ơ nhớ Ví dụ 2.11:
XCH A, R7
XC
H
A,
60H
XC
H
A,
@R
0

• XCHD