Điều khiển tối ưu hóa công suất tiêu thụ và thời gian hoạt động sử dụng kỹ thuật dynamic frequency scaling cho các ứng dụng dùng pin trên FPGA

MỤC LỤC
LỜI CẢM ƠN .............................................................................................................v
DANH TỪ CÁC TỪ VIẾT TẮT .............................................................................. ix
DANH MỤC BẢNG ...................................................................................................x
DANH MỤC HÌNH ....................................................................................................x
DANH MỤC CƠNG THỨC .................................................................................... xii
CHƢƠNG 1
TỔNG QUAN .............................................................................................................1
1.1

Tình hình nguyên cứu hiện nay .....................................................................1

1.2

Tính cấp thiết của đề tài.................................................................................1

1.3

Mục tiêu nghiên cứu ......................................................................................1

1.4

Nhiệm vụ nghiên cứu ....................................................................................2

1.5

Đối tƣợng và phạm vi nghiên cứu .................................................................2

1.6

Phƣơng pháp nghiên cứu ...............................................................................2

CHƢƠNG 2
CÔNG SUẤT TIÊU THỤ ...........................................................................................3
2.1

Giới thiệu .......................................................................................................3

2.1.1

Các định nghĩa ........................................................................................4

2.1.2

Các ví dụ .................................................................................................4

2.1.3

Những nguồn của sự tiêu tán công suất: .................................................7

2.2

Công suất động: .............................................................................................9

2.2.1

Hệ số hoạt động ....................................................................................10

2.2.2

Điện dung ..............................................................................................13

2.2.3

Điện áp ..................................................................................................17

2.2.4

Tần số ....................................................................................................22

2.2.5

Dòng ngắn mạch ...................................................................................22

2.2.6

Các mạch cộng hƣởng ..........................................................................23

CHƢƠNG 3
KIT FPGA SPARTAN-3E VÀ NGÔN NGỮ VERILOG ........................................25

vi


3.1

Tổng quan về FPGA ....................................................................................25

3.1.1

Khái niệm cơ bản và cấu trúc FPGA ....................................................26

3.1.2

Vi mạch FPGA đƣợc cấu thành từ các bộ phận....................................27

3.2

Kit Spartan-3E và mơi trƣờng lập trình ISE 14.2 ........................................28

3.2.1

Kit Spartan-3E ......................................................................................28

3.2.2

Mơi trƣờng lập trình ISE 14.2...............................................................32

3.3

Ngơn Ngữ Verilog .......................................................................................37

3.3.1

Q trình phát triển Verilog ..................................................................37

3.3.2

Những đặc tính Verilog ........................................................................38

3.3.3

Quy ƣớc về từ khóa ...............................................................................39

3.3.4

Loại dữ liệu trong Verilog ....................................................................44

3.3.5

Khai báo dữ liệu ....................................................................................45

3.3.6

Khai báo net ..........................................................................................47

3.3.7

Khai báo Reg ........................................................................................49

3.3.8

Khai báo Port ........................................................................................50

3.3.9

Khai báo mảng và phần tử nhớ một và hai chiều .................................51

3.3.10 Khai báo số nguyên, thời gian, số thực, và thời gian thực ...................52
3.3.11 Khai báo tham số ..................................................................................54
CHƢƠNG 4

THIẾT KẾ HỆ THỐNG............................................................................................55
4.1

Sơ đồ khối hệ thống .....................................................................................55

4.1.1

Yêu cầu hệ thống ..................................................................................55

4.1.2

Sơ đồ khối và chức năng của hệ thống .................................................56

4.1.3

Hoạt động của hệ thống ........................................................................57

4.2

Thiết kế và tính tốn hệ thống .....................................................................57

4.2.1

Khối nguồn ...........................................................................................57

4.2.2

Khối measurement ................................................................................58

4.2.3

Khối ADC .............................................................................................61

4.2.4

Computer ..............................................................................................62

vii


4.2.5

FPGA ....................................................................................................66

4.2.6

Chƣơng trình ứng dụng .........................................................................69

CHƢƠNG 5
KẾT QUẢ VÀ NHẬN XÉT .....................................................................................73
5.1

Kết quả .........................................................................................................73

5.1.1

Phần cứng..............................................................................................73

5.1.2

Phần mềm .............................................................................................74

5.2

Kết quả thực nghiệm....................................................................................74

CHƢƠNG 6
KẾT LUẬN VÀ HƢỚNG PHÁT TRIỂN ................................................................76
6.1

Kết luận........................................................................................................76

6.2

Đánh giá .......................................................................................................76

6.2.1

Ƣu điểm ................................................................................................76

6.2.2

Khuyết điểm ..........................................................................................76

6.3

Hƣớng ứng dụng và phát triển .....................................................................77

TÀI LIỆU THAM KHẢO .........................................................................................78

viii


DANH TỪ CÁC TỪ VIẾT TẮT
Chữ cái viết tắt

Cụm từ giải thích

ADC

Analog Digital Convert

PIC

Programmable Intelligent Computer

FPGA

Field programmable Gate Array

UART

Universal Asynchronous Receiver Transmitter

GND

Ground

VDD

Positive Supply Voltage

W

Walts

RS232

Standard for serial communication

VGA

Video Graphics Array

CMOS

Complementary metal-oxide Semiconductor

DVS

Dynamic Voltage Scaling

E

Enegy

P

Power

IC

Integrated circuit

Ec

Enegy of Capacitor

EL

Enegy of Load

CAD

Computer Aided Design

AC

Alternating Current

I/O

Input/Output

ASIC

Aplication-Specific integrated circuit

MSB

Most Significant bit

LSB

Least Significant bit

ix


DANH MỤC BẢNG
Bảng 2.1 : Tần suất chuyển mạch .............................................................................12
Bảng 3.1: Mô tả chức năng từng ký tự trong lập trình ..............................................44
Bảng 3.2: Mơ tả ký tự và chức năng lệnh .................................................................53
Bảng 4.1: Thời gian của kiểu VGA 640x480 ...........................................................71
Bảng 5.1: Thời gian sử dụng của mạch phụ thuộc vào tần số ..................................74
Bảng 5.2: Bảng thông số năng lƣợng mất đi trong những giờ khác nhau ................75

DANH MỤC HÌNH
Hình 2.1: Điện trở .......................................................................................................4
Hình 2.2: Nguồn áp .....................................................................................................5
Hình 2.3: Tụ Điện .......................................................................................................5
Hình 2.4: Bộ chuyển đổi CMOS .................................................................................6
Hình 2.5: Năng lƣợng, cơng suất, dịng và áp của một bộ chuyển đổi .......................7
Hình 2.6: Cơng suất trong Niagra2 .............................................................................9
Hình 2.7: Clock gating ..............................................................................................11
Hình 2.8: Các mạch AND 4 ngõ vào ........................................................................12
Hình 2.9: Các tần suất tín hiệu và các hệ số hoạt động.............................................13
Hình 2.10: Glitching in a chain of gates ...................................................................13
Hình 2.11: Kích thƣớc transistor trong một ..............................................................15
Hình 2.12: Activity Factors .......................................................................................16

Hình 2.13: Energy – delay trade – off .......................................................................17
Hình 2.14: Vùng điện áp đi qua ................................................................................18
Hình 2.15: Cấp chuyển đổi........................................................................................19
Hình 2.16: Clustered voltage scaling ........................................................................20
Hình 2.17: Hệ thống DVS .........................................................................................21
Hình 2.18: Năng lƣợng giảm từ DVS .......................................................................21
Hình 2.19: Cộng hƣởng xung clock ..........................................................................23
Hình 3.1: Cấu trúc .....................................................................................................27
Hình 3.2: Kit FPGA Spartan 3E ................................................................................29
Hình 3.3: Cấu trúc các thành phần Spartan-3E .........................................................30
Hình 3.4: Chip Spartan-3E và các thơng số ..............................................................31
Hình 3.5: Mở chƣơng trình .......................................................................................32
Hình 3.6: Tạo Project mới .........................................................................................32
Hình 3.7: Lựa chọn thiết bị chƣơng trình..................................................................33
Hình 3.8: Lựa chọn Module ......................................................................................33
Hình 3.9: Lựa chọn ngõ vào ngõ ra...........................................................................34
Hình 3.10: Khung viết chƣơng trình .........................................................................34
x


Hình 3.11: Viết chƣơng trình ....................................................................................35
Hình 3.12: Kiểm tra mã nguồn ..................................................................................35
Hình 3.13: Gán chân .................................................................................................35
Hình 3.14: File gán chân ...........................................................................................36
Hình 3.15: Kết nối FPGA..........................................................................................36
Hình 3.16: Bƣớc 1: Configure Target Device ...........................................................36
Hình 3.17: Bƣớc 2: Boundary Scan ..........................................................................36
Hình 3.18: Bƣớc 3: Initialize Chain ..........................................................................37
Hình 4.1: Sơ đồ hệ thống ..........................................................................................56
Hình 4.2: Nguồn 12v .................................................................................................57

Hình 4.3: Nguồn 5v ...................................................................................................58
Hình 4.4: Sơ đồ khối measurement ...........................................................................58
Hình 4.5: Độ lợi bằng 1 .............................................................................................59
Hình 4.6: Opamp Differential Aplifier .....................................................................59
Hình 4.7: Sơ đồ nguyên lý ........................................................................................60
Hình 4.8: Hình ảnh thực tế ........................................................................................60
Hình 4.9: Chuyển đổi Analog to Digital ...................................................................61
Hình 4.10: Đồ thị thể hiện độ phân giải, ...................................................................61
Hình 4.11: Hình ảnh thực tế đo điện áp ....................................................................62
Hình 4.12: Frame truyền UART ...............................................................................63
Hình 4.13: Giao tiếp cổng COM máy tính với..........................................................64
Hình 4.14: Lƣu đồ giải thuật trên máy tính ...............................................................65
Hình 4.15: Giao diện trên máy tính ...........................................................................65
Hình 4.16: Hình ảnh giao tiếp giữa máy tính và .......................................................66
Hình 4.17: Kết nối giữa FPGA và 2 cổng DB9 ........................................................67
Hình 4.18: Sơ đồ khối nhận dữ liệu từ máy tính thơng qua RS232 ..........................67
Hình 4.19: Cách phát hiện Start bit ...........................................................................68
Hình 4.20: Dùng trạng thái máy để đi qua từng bit dữ liệu nhận đƣợc. ...................68
Hình 4.21: Sơ đồ hệ thống game ...............................................................................69
Hình 4.22: Thời gian lấy mẫu hiển thị CRT .............................................................70
Hình 4.23: Kết quả mơ phỏng hiển thị ......................................................................71
Hình 4.24: Kết quả thực tế ........................................................................................72
Hình 5.1: Kết quả thời gian sử dụng của một mạch..................................................74
Hình 5.1.a: Sử dụng tần số khác nhau để tăng thời gian hoạt động.........................74
Hình 5.2: Biểu đồ thể hiện năng lƣợng mất ..............................................................75

xi


DANH MỤC CƠNG THỨC

Cơng thức 2.1 ..............................................................................................................4
Cơng thức 2.2 ..............................................................................................................4
Cơng thức 2.3 ..............................................................................................................4
Công thức 2.4 ..............................................................................................................5
Công thức 2.5 ..............................................................................................................5
Công thức 2.6 ..............................................................................................................5
Công thức 2.7 ..............................................................................................................6
Công thức 2.8 ..............................................................................................................6
Công thức 2.9 ..............................................................................................................8
Công thức 2.10 ............................................................................................................8
Công thức 2.11 ............................................................................................................8
Công thức 2.12 ..........................................................................................................12
Công thức 2.13 ..........................................................................................................16
Công thức 2.14 ..........................................................................................................16
Công thức 2.15 ..........................................................................................................16
Công thức 2.16 ..........................................................................................................24
Công thức 4.1 ............................................................................................................61
Công thức 4.2 ............................................................................................................62
Công thức 4.3 ............................................................................................................62

xii


TĨM TẮT
Trong thời kì cơng nghệ ln phát triển khơng ngừng, nền khoa học kĩ thuật
của nƣớc ta cũng cần phải bắt kịp xu hƣớng chung của thế giới nếu không muốn bị
tụt hậu, các nƣớc phát triển trên thế giới đã phát triển các board ứng dụng công suất
thấp trong dạy học, các trƣờng dạy học. Việt Nam chúng ta phát triển khoa học
công nghệ cũng khá nhanh,công nghệ của nƣớc ta ngày càng phát triển đặt biệt là
quá trình hội nhập phát triển kinh tế tồn cầu,các thiết bị điện ngày càng cải tiến và

hiện đại, nhƣng nƣớc ta vẫn chƣa phát triển các ứng dụng,các nghiên cứu về giảm
công suất tiêu thụ trong lĩnh vực điện- điện tử, đặt biệt là nguồn năng lƣợng ngày
càng mất dần đi.Chính vì vậy ngƣời thực hiện mong muốn thực hiện đề tài “Điều
khiển tối ƣu hóa cơng suất tiêu thụ và thời gian hoạt động sử dụng kỹ thuật
Dynamic Frequency Scaling cho các ứng dụng dùng Pin trên FPGA”. Tuy đề
tài cũng không phải là đề tài mới, nhiều ngƣời đã thực hiện, nhƣng ngƣời thực hiện
mong muốn các thiết bị ngày càng hoạt động với một công suất thấp, sau khi đề tài
này đƣợc hoàn thành, ngƣời thực hiện chỉ mong muốn các nhà nghiên cứu phát triển
ứng dụng cơng suất thấp vào thiết bị, các board mạch góp phần đất nƣớc Việt Nam
ngày càng phát triển.
Đề tài đƣợc thực hiện trên kit FPGA, đƣợc xây dựng trên công nghệ
CMOS,một trong những công nghệ phát triển nhất hiện nay.
Đề tài này đƣợc thực hiện dƣới sự hƣớng dẫn tận tình của thầy Võ Minh
Huân, cũng nhƣ hỗ trợ thiết bị từ nhà trƣờng, của hãng xilinx. Qua sự giúp đỡ của
thầy Võ Minh Huân, tìm hiểu trên mạng, các datasheet từ các thiết bị điện tử song
kiến thức có hạn, kinh nghiệm cịn hạn chế nên trong q trình thực hiện đề tài cịn
nhiều thiếu xót. Ngƣời thực hiện mong muốn đƣợc sự góp ý từ hội đồng bảo vệ, các
thầy cô, các bạn sinh viên trong trƣờng để nâng cao đƣợc chất lƣợng đồ án.

xiii


CHƢƠNG 1
TỔNG QUAN
1.1 Tình hình nguyên cứu hiện nay
Trong vài thập niên gần đây nền kinh tế thế giới đã có những dấu hiệu
chuyển mình rõ rệt, các ngành kĩ thuật của các nƣớc có những đột phá vơ cùng
mạnh mẽ, chuyển dần từ lao động máy móc sang trí tuệ nhân tạo. Để bắt kịp xu
hƣớng chung của thế giới, cùng với sự đi lên của nên kinh tế mở, năng động mang
tính thị trƣờng của thế giới, nền khoa học kỹ thuật của nƣớc ta cũng có những bƣớc

phát triển nhất định. Một trong những xu hƣớng phát triển của khoa học kỹ thuật mà
nƣớc ta đang hƣớng tới là tự động hóa, hiện đại hóa. Hiện nay, đa phần các nhà máy
đã thay thế việc dùng sức lao động của con ngƣời, thay vào đó là các dây chuyền
sản xuất tự động, giảm thiểu sức lao động của con ngƣời, đem lại sự hiệu quả, chính
xác, năng suất cao. Có thể kể tên một số đề tài ứng dụng các công nghệ kỹ thuật xử
lý thông minh, hiện đại nhƣ là smart home, smart car, smart phone,...Nhƣng đi theo
những công nghệ phát triển những ứng dụng nhanh đến chóng mặt thì cơng nghệ
phát triển nguồn năng lƣợng để cung cấp những thiết bị cơng nghệ cao thì còn rất
chậm,để giảm thiểu đƣợc năng lƣợng,các nhà khoa học đã nghiên cứu và tạo ra
những thiết bị có thể điều hịa đƣợc cơng suất làm tăng thời gian sử dụng của một
thiết bị.Chính vì thế mà ngƣời thực hiện đồ án mong muốn đƣợc tìm hiểu về cơng
suất và cách ổn định công suất với đề tài “Điều khiển tối ƣu hóa cơng suất tiêu
thụ và thời gian hoạt động sử dụng kỹ thuật Dynamic Frequency Scaling cho
các ứng dụng dùng Pin trên FPGA”
1.2 Tính cấp thiết của đề tài
Công suất và năng lƣơng là một trong những lĩnh vực cấp thiết nhất hiện
nay,với những thiết bị công nghệ ngày càng có nhiều ứng dụng,có nhiều chức năng
thì cần có rất nhiều năng lƣợng để cung cấp.Đề tài về cơng suất thì nhiều ngƣời đã
thực hiện trên thế giới trong những ứng dụng khác nhau nhƣng ở Việt Nam thì chƣa
đƣợc phổ biến rộng rãi.
1.3 Mục tiêu nghiên cứu
Với đề tài “Điều khiển tối ƣu hóa cơng suất tiêu thụ và thời gian hoạt
động sử dụng kỹ thuật Dynamic Frequency Scaling cho các ứng dụng dùng Pin
trên FPGA”đây là đề tài bƣớc đầu tạo cơ sở nền tảng kiến thức cơ bản để từ đó tìm
tịi phát triển ứng dụng khác trong đời sống hằng ngày. Sau khi thực hiện xong đồ
án ngƣời ngƣời thực hiện phải thực hiện các mục tiêu:
1










Phân tích mạch điện
Lập trình trên kit FPGA bằng ngơn ngữ Verilog
Tính tốn đƣợc cơng suất tiêu thụ trong một mạch
Biết cách giảm công suất tiêu thụ trong một mạch
Cách truyền dữ liệu từ máy tính xuống kit FPGA thơng qua RS232
Rèn luyện khả năng đọc và phân tích số liệu

1.4 Nhiệm vụ nghiên cứu






Nguyên cứu và tìm hiểu cấu tạo kit FPGA Spartan-3E
Tìm hiểu về phần mềm Xilinx và cách lập trình bằng ngơn ngữ Verilog
Tìm hiểu cơng suất tiêu thụ động
Các module đi kèm theo là khối đo điện áp,khối ADC,RS232
Xây dựng một hệ thống và tính tốn theo yêu cầu đƣa ra.

1.5 Đối tƣợng và phạm vi nghiên cứu
 Đối tƣợng nghiên cứu
Kit FPGA Spartan-3E,mạch RS2332,mạch shunt resistor,ADC,VGA.
 Phạm vi nghiên cứu

Với đề tài mà ngƣời thực hiện, phạm vi nghiên cứu đề tài ngoài những kiến
thức đã học trên trƣờng,ngồi ra ngƣời thực hiện cịn phải nghiên cứu thêm về ngôn
ngữ verilog và khối shunt resistor,cách chuyển đổi tốc độ baud trên kit FPGA, cách
xử lý tín hiệu.
1.6 Phƣơng pháp nghiên cứu
Phƣơng pháp tự thu thập thơng tin,kết hợp với những kiến thức có sẵn,học
hỏi bạn bè,thầy cô và quan trọng nhất là sự giúp đỡ của thầy hƣớng dẫn để giúp
ngƣời thực hiện đồ án thực hiện đề tài.
 Ý tƣởng: Dùng mạch shunt resistor để đo điện áp rơi trên điện trở shunt sau
đó đƣa qua bộ ADC của PIC để chuyển đổi sau đó đƣa máy tính,sau đó máy
tính điều khiển và ổn định,nếu điện áp lớn chứng tỏ dòng qua điện trở shunt
tăng lên khi đó ngƣời thực hiên cho ứng dụng chạy tần số lớn nhất, nếu dòng
đi qua điện trở shunt nhỏ thì ngƣời thực hiện sẽ giảm bớt tần số.Nhƣ vậy có
thể điều hịa đƣợc cơng suất cũng nhƣ giảm hao năng lƣợng khi năng lƣợng
không đủ
2


CHƢƠNG 2
CƠNG SUẤT TIÊU THỤ
2.1 Giới thiệu
Trên Trái Đất, ngồi các nguồn năng lƣợng hạt nhân, tất cả các nguồn năng
lƣợng đang hoặc đã đƣợc lƣu trữ đều là các nguồn năng lƣợng từ Mặt Trời. Về bản
chất, Trái Đất là một nguồn pin khổng lồ mà nó đã đƣợc nạp hàng tỉ năm thông qua
năng lƣợng của ánh sáng mặt trời trong các dạng của sự phát triển thực vật, nó lần
lƣợt đƣợc biến thành cacbon và sau đó là dầu, gas, than đá hoặc là các loại nhiên
liệu khác từ cacbon. Thêm vào đó, trong các khoảng thời gian đó, chúng ta đã có thể
thu đƣợc năng lƣợng trực tiếp từ mặt trời(năng lƣợng mặt trời), hoặc là trực tiếp từ
gió, các dịng nƣớc, sự ngƣng tụ(hydro) hoặc địa nhiệt. Năng lƣợng dƣới các sự
biến đổi. Ánh sáng mặt trời thành sự phát triển thực vật. Các loại thực vật thành

cacbon.Cacbon thành nhiệt.Nhiệt thành điện.Điện thành hoá học (sự nạp pin).Hoá
học thành điện (sự xả pin).Điện thành âm thanh (sử dụng một MP3).Trong sự
chuyển đổi cuối cùng, đôi khi năng lƣợng đƣợc chuyển thành âm thanh và nó tiêu
tán trong vũ trụ. Phần còn lại đƣợc chuyển thành nhiệt nhƣ là các âm điệu đƣợc thu
và chơi. Nó cũng là sự tiêu tán vào trong vũ trụ. Vì vậy phổ biến vẫn là các sự biến
đổi năng lƣợng trong cuộc sống mỗi ngày mà chũng ta thƣờng không biết tất cả về
chúng. Hầu hết chúng ta làm việc đó một cách lặng lẽ và khơng đƣợc chú ý đến.
Ngày nay, chúng ta quan tâm đến công suất là một trong số những điểm mà
chúng ta thấy.Trong cá ứng dụng di động, các sản phẩm thƣờng đều sử dụng các
nguồn pin. Trong khi đó cơng nghệ pin đã đƣợc cải thiện rõ rệt hàng năm, tuy
nhiên, mỗi pin có một trọng lƣợng và một kích thƣớc nhất định thì nó có một dung
lƣợng nhất định. Ví dụ, một cặp pin AA có thể sạc lại có dung lƣợng khoảng 7 Whr và một pin laptop lithium-ion tốt thì có dung lƣợng khoảng 80 W-hr/lb. Chắc
chắn là khi pin đƣợc sử dụng thì nó sẽ bị giảm và cần phải đƣợc nạp lại hoặc là thay
thế. Các nhà thiết kế sản phẩm quan tâm đến việc kéo dài tuổi thọ pin và đồng thời
thêm vào các tính năng khác và làm giảm kích thƣớc, vì vậy việc thiết kế ra các IC
có cơng suất thấp chính là chìa khố quan trọng. Trong các ứng dụng có sự kết nối
vĩnh viễn với một dây điện thì ln tồn tại vấn đề về việc làm giảm sự phụ thuộc
vào các nguồn nhiên liệu hoá thạch và làm giảm hiện tƣợng hiệu ứng nhà kín, do đó
địi hỏi chúng ta phải tìm kiếm các giải pháp công suất thấp cho tất cả các vấn đề
liên quan đến thiết bị điện tử. Các chip công suất thấp đƣợc giới hạn khoảng 150W
trƣớc khi làm lạnh chất lỏng hoặc là tản nhiệt thì trở nên cần thiết. Trong năm 2006,
các trung tâm dữ liệu và các nhà cung cấp dịch vụ ở Mỹ đã tiêu thụ 61 tỉ kWh điện
3


.Điều này tiêu tốn khoảng 4.5 tỉ đôla và chiếm 1.5% trong tổng sự tiêu thụ năng
lƣợng của nƣớc Mỹ.Sự tiêu tốn năng lƣợng nhiều hơn là trong lĩnh vực truyền hình
trong nƣớc. Trong khi đó, chức năng chip đã đƣợc giới hạn trong một khu vực, nó
thƣờng bị bắt buộc bởi công suất.Thiết kế với công suất thấp và thiết kế với hiệu
quả năng lƣợng đã trở nên tƣơng đồng nhau.

2.1.1 Các định nghĩa
Công suất tức thời P(t) đƣợc tiêu thụ hoặc cung cấp bởi một phần tử mạch là
tích của dịng điện đi qua phần tử đó với điện áp đặt lên phần tử đó:
Cơng thức0.1

P t = I t . V(t)
Năng lƣợng đƣợc tiêu thụ hoặc cung cấp trong một khoảng thời gian T là tích
phân của cơng suất tức thời:
Cơng thức0.2

E=

𝑇
𝑃(𝑡) dt
0

Cơng suất trung bình trên khoảng thời gian này là:
Công thức0.3

𝑃𝑎𝑣𝑔 =

𝐸
𝑇

=

𝑇
𝑃(𝑡) dt
𝑇 0
1

Công suất đƣợc tính theo đơn vị Watts (W). Năng lƣợng trong các mạch
thƣờng đƣợc tính theo đơn vị Joules (J) và 1W = 1J/s. Năng lƣợng trong các nguồn
acqui thƣờng đƣợc tính theo đơn vị W-hr và 1W-hr = (1J/s).(3600s/hr).(1hr) =
3600J.
2.1.2 Các ví dụ

Hình 0.1: Điện trở

4


Hình 2.1 biểu diễn một điện trở. Điện áp và dòng điện đƣợc quan hệ với
nhau theo định luật Ohm, V = IR, vì vậy cơng suất tức thời đƣợc tiêu thụ trong điện
trở là:
Công thức0.4

𝑃𝑅 t =

𝑉𝑅2 (𝑡)
𝑅

= 𝐼𝑅2 t ∗ R

Công suất đƣợc chuyển đổi từ điện thành nhiệt

Hình 0.2: Nguồn áp
Hình 2.2 biểu diễn một nguồn áp VDD. Nó cung cấp một cơng suất tƣơng ứng
với dịng điện của nó:
Cơng thức0.5

𝑃𝑉𝐷𝐷 t = 𝐼𝐷𝐷 t . V𝐷𝐷

Hình 0.3: Tụ Điện
Hình 2.3 biểu diễn một tụ điện. Khi tụ điện đƣợc nạp một điện áp từ 0 đến
VC thì nó sẽ tích trữ một nguồn năng lƣợng EC:
Cơng thức0.6
∞

𝐸𝐶 =

∞

𝐼 𝑡 𝑉 𝑡 dt =
0

𝐶
0

𝑑𝑉
𝑉(𝑡) dt = C
𝑑𝑡

𝑉𝐶

𝑉(𝑡) dV =
0

Tụ điện sẽ giải phóng năng lƣợng này khi điện áp của tụ bị xả về 0.

5

1 2
𝐶𝑉
2 𝐶


Hình 0.4: Bộ chuyển đổi CMOS
Hình 2.4 biểu diễn một bộ chuyển đổi CMOS điều khiển một tải điện dung.
Khi những switch ngõ vào chuyển từ 1 thành 0, transistor pMOS trở nên ON và
điện áp VDD đƣợc nạp cho tải. Theo nhƣ cơng thức 2.6, năng lƣợng đƣợc tích trữ
trong tụ điện:
Công thức0.7

𝐸𝐶 =

1
2

2
𝐶𝐿 𝑉𝐷𝐷

Năng lƣợng đƣợc nạp vào từ nguồn cung cấp là:
Công thức0.8
∞

𝐸𝐶 =

∞

𝐼(𝑡)𝑉𝐷𝐷 dt =
0

𝐶
0

𝑑𝑉
𝑉 dt = C𝑉𝐷𝐷
𝑑𝑡 𝐷𝐷

𝑉 𝐷𝐷
2
𝑑𝑉 = 𝐶𝑉𝐷𝐷
0

Ta thấy rằng chỉ có một nửa năng lƣợng từ nguồn cung cấp đƣợc tích trữ
trong tụ điện. Một nửa năng lƣợng còn lại bị tiêu tốn (bị chuyển thành nhiệt) trong
transistor pMOS bởi vì transistor có dịng điện đi qua nó và điện áp đặt lên nó cùng
một lúc. Cơng suất tiêu tán chỉ phụ thuộc vào tải điện dung, khơng phụ thuộc vào
kích thƣớc transistor cũng nhƣ là tốc độ chuyển mạch của cổng.Hình 2.5 biểu diễn
năng lƣợng và cơng suất của nguồn cung cấp, tụ điện cũng nhƣ là các cổng chuyển
mạch.

6


Hình 0.5: Năng lƣợng, cơng suất, dịng và áp của một bộ chuyển đổi
Khi những switch ngõ vào chuyển từ 0 thành 1, transistor pMOS trở nên
OFF và transistor nMOS trở nên ON, tụ điện xả. Năng lƣợng đã tích luỹ trong tụ
điện bị suy giảm trong transistor nMOS.Nguồn cung cấp khơng cung cấp năng

lƣợng trong suốt q trình chuyển đổi này.Những phân tích tƣơng tự đƣợc áp dụng
cho bất kỳ CMOS tĩnh nào điều khiển một tải điện dung.
Hình 2.5 biểu diễn các dạng sóng của một bộ chuyển đổi điều khiển một tụ
điện 150pF ở tần số 1GHz. Khi Vin bắt đầu giảm, transistor pMOS bắt đầu trở nên
ON. Nó bắt đầu bị bão hồ, dịng Ip dốc lên và các mức độ cuối cùng ra ở Idsat nhƣ là
Vin giảm. Cuối cùng, Vout tăng đến điểm mà pMOS chuyển sang chế độ tuyến tính.
Ip
2.1.3 Những nguồn của sự tiêu tán công suất:
Sự tiêu tán công suất trong các mạch CMOS bắt nguồn từ hai yếu tố:
 Sự tiêu tán động do vì:
 Sự nạp, xả của những tải điện dung nhƣ là những cổng chuyển
mạch.
 Dòng ngắn mạch trong

7


 Sự tiêu tán tĩnh do vì:
 Sự rị rỉ dƣới ngƣỡng thơng qua các transistor OFF.
 Sự rị rỉ cực cổng thơng qua lớp điện mơi cổng.
 Sự rị từ sự khuếch tán của cực nguồn/ cực máng.
 Sự xung đột dòng bên trong các mạch tỷ lệ.
Kết hợp các vấn đề này lại với nhau ta có cơng suất tổng của một mạch:
Công thức0.9

𝑷𝒅𝒚𝒏𝒂𝒎𝒊𝒄 = 𝑷𝒔𝒘𝒊𝒕𝒄𝒉𝒊𝒏𝒈 + 𝑷𝒔𝒉𝒐𝒓𝒕𝒄𝒊𝒓𝒄𝒖𝒊𝒕
Công thức0.10

𝑃𝑠𝑡𝑎𝑡𝑖𝑐 = (𝑃𝑠𝑢𝑏 + 𝑃𝑔𝑎𝑡𝑒 + 𝑃𝑗𝑢𝑛𝑐𝑡 + 𝑃𝑐𝑜𝑛𝑡𝑒𝑛𝑡𝑖𝑜𝑛 )𝑉𝐷𝐷
Công thức0.11

𝑃𝑡𝑜𝑡𝑎𝑙 = 𝑃𝑑𝑦𝑛𝑎𝑚𝑖𝑐 + 𝑃𝑠𝑡𝑎𝑡𝑖𝑐
Cơng suất có thể đƣợc xem xét ở các chế độ tích cực, chế độ chờ sẵn và chế
độ ngủ. Cơng suất tích cực là cơng suất tiêu thụ trong khi chip làm việc hữu ích. Nó
thƣờng bị chi phối bởi Pswitching. Cơng suất ở chế độ chờ là công suất tiêu thụ trong
khi chip không làm việc. Nếu xung clock ngƣng tác động và các mạch tỷ lệ bị tắt thì
khi đó cơng suất ở chế độ chờ đƣợc hình thành do sự rị rỉ. Trong chế độ ngủ, các
nguồn cung cấp cho các mạch không cần thiết đƣợc tắt đi để loại bỏ sự rị rỉ. Điều
này làm giảm đáng kể cơng suất ở chế độ ngủ, tuy nhiên chip vẫn yêu cầu về thời
gian và năng lƣợng để có thể hoạt động trở lại vì vậy chế độ ngủ chỉ có thể tồn tại
khi chip không hoạt động trong một thời gian đủ dài.
Nhận thấy rằng có khoảng 1/3 cơng suất của vi xử lí đƣợc tiêu tốn cho xung
clock, 1/3 cho các bộ nhớ và 1/3 còn lại là cho các dây và các cổng logic. Trong các
công nghệ nano, gần 1/3 cơng suất bị rị rỉ.I/O tốc độ cao cũng đóng góp một phần
phát triển.Ví dụ, hình 2.6 thể hiện sự tiêu thụ cơng suất tích cực của bộ xử lí Sun‟s
8-core 84W .Các core và thành phần khác là cách giải thích chung cho xung clock,
cổng logic và các dây.

8


Hình 0.6: Cơng suất trong Niagra2
2.2 Cơng suất động:
Cơng suất động gồm chủ yếu là công suất chuyển mạch, đƣợc cho bởi công
thức 2.9.Điện áp cung cấp VDD và tần số f thì dễ dàng đƣợc biết đến bởi ngƣời thực
hiện.Việc ƣớc lƣợng cơng suất động có thể đƣợc xem xét tại mỗi nút của mạch.
Điện dung của nút là tổng hợp điện dung của gate, điện dung của sự khuếch tán và
điện dung của dây tại nút. Điện dung hiệu dụng của nút là giá trị điện dung của
chính nó nhân với hệ số hoạt động. Cơng suất chuyển mạch phụ thuộc vào tổng các
điện dung hiệu dụng của tất cả các nút.

Các hệ số hoạt động có thể phụ thuộc nhiều vào từng nhiệm vụ cụ thể đƣợc
thực hiện.Ví dụ, một bộ xử lí trong một cell điện thoại sẽ sử dụng công suất lớn hơn
để chạy những trò chơi video so với việc hiển thị một lịch xem ngày tháng.Các công
cụ CAD là ác công cụ rất tốt cho việc ƣớc lƣợng cơng suất khi nó đƣa ra một khối
lƣợng các công việc thực tế.Việc thiết kế công suất thấp liên quan đến việc xem xét
và sự giảm của các điều kiện trong công suất chuyển mạch.
VDD là một số hạng bậc 2, nó thì tốt để lựa chọn giá trị VDD nhỏ nhất mà có
thể hỗ trợ tần số đƣợc yêu cầu của sự hoạt động.Tƣơng tự nhƣ vậy, chọn tần số thấp
nhất của hoạt động để đạt đƣợc chất lƣợng mong muốn cuối cùng.Hệ số hoạt động
chủ yếu đƣợc làm giảm bằng cách đặt các khối khơng sử dụng ở chế độ ngủ.Cuối
cùng, mạch có thể đƣợc tối ƣu để làm giảm điện dung tải tổng của mỗi phần.
Ví dụ 2.1:
Một hệ thống trên chip số trong công nghệ 1V 65nm (với chiều dài kênh 50
nm và 𝜆 = 25 𝑛𝑚) có 1 triệu transistor, trong đó có 50 triệu transistor trong các
cổng logic và phần còn lại là trong các mảng bộ nhớ. Độ rộng trung bình của
transistor trong các cổng logic là 12 𝜆 và độ rộng trung bình của transistor trong bộ
9


nhớ là 4𝜆.Các mảng bộ nhớ đƣợc chia thành các bank và chỉ có bank cần thiết mới
đƣợc kích hoạt để cho hệ số hoạt động bộ nhớ là 0.02.Các cổng logic CMOS tĩnh có
hệ số hoạt động trung bình là 0.1. Giả sử mỗi transistor góp 1fF/𝜇𝑚 của mỗi điện
dung cổng và 0.8fF/ 𝜇𝑚 của điện dung khuếch tán. Bỏ qua điện dung dây (mặc dù
nó có thể chiếm một phần lớn trong tổng công suất).Ƣớc lƣợng công suất chuyển
mạch khi hoạt động ở 1GHz.
Cách giải quyết: Ta có, (50 x 106 transistor logic)(12 𝜆)(0.025 𝜇𝑚/ 𝜆)((1 +
0.8)fF/ 𝜇𝑚) = 27nF của các transistor logic và (590 x 106 transistor bộ
nhớ)(4 𝜆)(0.025 𝜇𝑚/ 𝜆)((1 + 0.8)fF/ 𝜇𝑚) = 171nF của các transistor bộ nhớ. Sự tiêu
hao công suất chuyển mạch là [(0.1)(27 x 10-9) + (0.02)(171 x 10-9)](1.0V)(109 Hz)
= 6.1W.

Công suất động cũng bao gồm một phần công suất ngắn mạch đƣợc gây ra
bởi công suất tăng vọt từ VDD đến GND khi cả mạch kéo lên và mạch kéo xuống có
một phần ON trong khi một transistor chuyển mạch. Điều này thƣờng ít hơn 10%
của tồn thể, vì vậy nó có thể ƣớc lƣợng tồn bộ nhờ thêm vào 10% công suất
chuyển mạch.
Công suất chuyển mạch đƣợc tiêu tốn bằng việc chuyển năng lƣợng để nạp
cho một tải điện dung, sau đó đổ năng lƣợng đến GND. Bằng trực giác, ta có thể
mong đợi rằng cơng suất có thể đƣợc lƣu lại bằng cách xáo trộn năng lƣợng xung
quanh đến nơi cần thiết hơn là việc đổ đó.
2.2.1 Hệ số hoạt động
Hệ số hoạt động là một đòn bẫy mạnh mẽ và dễ sử dụng cho việc làm giảm
năng lƣợng.Nếu một mạch có thể tắt hồn tồn thì hệ số hoạt động và công suất
động sẽ bằng 0.Các khối thƣờng đƣợc tắt bằng cách ngƣng xung clock, điều này
đƣợc gọi là sự chon xung clock.Khi một khối mở, hệ số hoạt động là 1 cho các xung
clock và giảm đáng kể cho các nút trong các mạch logic.Hệ số hoạt động của một
cổng logic có thể đƣợc ƣớc lƣợng bằng cách tính tốn tần suất chuyển mạch. Sự ổn
định có thể làm tăng hệ số hoạt động.
2.2.1.1 Sự chọn xung clock
Nó có ảnh hƣởng lớn vì xung clock có một hệ số hoạt động cao và việc lựa
chọn xung clock để đƣa vào ngõ vào các thanh ghi dịch của một khối ngăn chặn các
thanh ghi dịch chuyển mạch và do đó ngƣng tất cả các hoạt động trong dòng hƣớng
xuống của cổng logic kết hợp.
Sự lựa chọn xung clock có thể đƣợc hoạt động trên bất kỳ thanh ghi dịch nào
đƣợc cho phép.Đôi khi sự logic để tính tốn tín hiệu cho phép thì dễ dàng; ví dụ
10


nhƣ, một khối dấu phẩy động có thể bị tắt khi khơng có chƣơng trình dấu phẩy động
nào đang đƣợc đƣa ra.Thƣờng là các tín hiệu lựa chọn xung clock thƣờng là những
đƣờng có tính quyết định nhất trong chip.

Tín hiệu clock phải hoạt động ổn định (1 cho các hệ thống đang sử dụng các
flip-flop tác động cạnh lên).Hình 2.7 cho thấy làm thế nào để chốt một tín hiệu cho
phép để có thể đảm bảo chắc chắn là tín hiệu cho phép khơng thay đổi trƣớc khi có
cạnh xuống xung clock.
Clk

Clock
Gater

Enable Logic
Enable
Latch

Registers

Hình 0.7: Clock gating
Khi một khối logic lớn bị tắt, xung clock có thể đƣợc cho qua cổng sớm
trong mạng lƣới phân phối xung clock, không chỉ tắt các thanh ghi dịch mà còn tắt
một phần của mạng tồn cục.Hệ thống xung clock có hệ số hoạt động là 1 và một
điện dung cao, vì vậy nó tiết kiệm công suất đáng kể.
2.2.1.2 Tần suất chuyển mạch
Nhắc lại rằng hệ số hoạt động của một nút chính là tần suất chuyển mạch từ
0 lên 1.Tần suất này phụ thuộc vào hàm logic.Bằng việc phân tích tần suất xuất hiện
1 ở mỗi nút chúng ta có thể ƣớc lƣợng đƣợc các hệ số hoạt động. Mặc dù các nhà
thiết kế không ƣớc lƣợng thủ công các hệ số hoạt động rất thƣờng xuyên, việc thực
hiện này không đáng để làm tăng thêm một vài trực giác về hoạt động chuyển mạch
.
Định nghĩa: Pi là tần suất xuất hiện 1 tại nút thứ i. 𝑃𝑖 = 1 − 𝑃𝑖 là tần suất
xuất hiện 0 tại nút thứ i. 𝛼𝑖 là hệ số hoạt động tại nút i, đó là tần suất nút đó là 0
trong một chu kỳ và 1 trong chu kỳ tiếp theo. Nếu tần suất là không tƣơng quan từ

chu kỳ này đến chu kỳ kia thì

11


Cơng thức0.12
𝛼𝑖 = 𝑃𝑖 Pi
Với dữ liệu ngẫu nhiên hồn tồn thì có P = 0.5 và 𝛼 = 0.25. Dữ liệu có cấu
trúc có thể có các tần suất khác nhau. Ví dụ, các bit lên của một số nguyên không
dấu 64-bit đại diện cho một đại lƣợng vật lý nhƣ là cƣờng độ âm thanh hoặc số tiền
trong tài khoản ngân hàng của bạn là 0 trong hầu hết thời gian. Hệ số hoạt động thì
thấp hơn 0.25 cho loại dữ liệu này.
Bảng 2.2.1.2 liệt kê các tần suất ngõ ra của các cổng khác nhau nhƣ một hàm
của các tần suất ngõ vào của chúng, giả sử các ngõ vào là không tƣơng quan. Theo
nhƣ công thức (2.12), hệ số hoạt động của ngõ ra là 𝑃𝑌 PY

Bảng 0.1 : Tần suất chuyển mạch
Ví dụ 2.2:
Hình 2.8 là một cổng AND 4 ngõ vào, hình a các cổng mắc theo hình cây và
hình b các cổng mắc theo hình chuỗi. Xác định các hệ số hoạt động tại mỗi nút
trong mạch, giả sử rằng các tần suất ngõ vào là PA = PB = PC = PD = 0.5.

Hình 0.8: Các mạch AND 4 ngõ vào
Trong cách mắc theo hình chuỗi thì hệ số hoạt động thấp hơn tại các nút
trung gian.

12


Hình 0.9: Các tần suất tín hiệu và các hệ số hoạt động

Các tín hiệu trở nên tƣơng quan và các tần suất có điều kiện trở nên cần
thiết.Các cơng cụ phân tích cơng suất là cách thuận tiện nhất để giải quyết các mạch
phức tạp lớn.
Sự đánh giá sơ bộ công suất yêu cầu giả định một hệ số hoạt động trƣớc khi
mã RTL đƣợc viết và các workload đƣợc biết.𝛼 = 0.1 là sự lựa chọn hợp lý trong
trƣờng hợp khơng có dữ liệu tốt hơn.
2.2.1.3 Sự tăng vọt
Các sự tăng vọt gây ra sự tiêu hao công suất lớn. Các cổng mắc theo kiểu
chuỗi thì đặc biệt dễ bị vấn đề này. Sự tăng vọt có thể làm tăng hệ số hoạt động của
một cổng lên trên 1 và có thể giải thích cho phần lớn cơng suất trong các mạch đã
biết nhƣ các bộ cộng có nhớ và cách bộ nhân mảng .Công suất tăng vọt có thể đƣợc
đánh giá một cách chính xác thơng qua các mơ hình tính tốn thời gian.

Hình 0.10: Glitching in a chain of gates
2.2.2 Điện dung
Điện dung chuyển mạch bắt nguồn từ các dây và các transistor trong mạch.
Điện dung của dây đƣợc tối thiểu hố thơng qua sự bố trí và kế hoạch thiết kế tốt
13


(khía cạnh vùng của cấu trúc thiết kế). Các đơn vị đó biến đổi một lƣợng lớn dữ liệu
nên đƣợc đặt gần nhau để làm giảm chiều dài dây.
Điện dung của các thiết bị chuyển mạch đƣợc làm giảm bằng việc lựa chọn ít
hơn các chế độ của cổng logic và các transistor nhỏ hơn.Các cổng có kích thƣớc
nhỏ nhất có thể đƣợc dùng trên các đƣờng khơng có tính quyết định. Mặc dù
Logical Effort chỉ ra rằng nổ lực trạng thái tốt nhất là khoảng 4, sử dụng một nổ lực
trạng thái lớn làm tăng .Vì vậy, các cổng đó thì lớn hoặc là có một hệ số hoạt động
cao và nhƣ vậy đa phần cơng suất có thể đƣợc làm giảm chỉ với một tác động hiệu
suất nhỏ. Ví dụ, các bộ đệm lái các I/O đệm hoặc các dây dài có thể sử dụng một nổ
lực trạng thái từ 8 đến 12 để làm giảm kích thƣớc bộ đệm. Tƣơng tự, các thanh ghi

dịch nên sử dụng các transistor đƣợc đồng bộ nhỏ bởi vì hệ số hoạt động của chúng
là một hàm của biên độ và lớn hơn của các transistor trong mạch tổ hợp logic.Bằng
cách sử dụng các cổng đảo hoặc là các bộ đệm thì chúng ta sẽ có đƣợc hiệu quả
năng lƣợng tốt nhất để lái các sợi dây dài hơn là sử dụng nhiều cổng phức tạp mà có
các nổ lực logic cao hơn.
Hình 2.11 trình bày một ví dụ về kích thƣớc transistor trong một bộ cộng
Kogge-Stone 64-bit .Trong hình 2.11.(a), các cổng đƣợc điều chỉnh kích thƣớc lại
để có thể đạt đƣợc độ trễ nhỏ nhất có thể. Các đỉnh nhọn cao ở giữa tƣơng ứng với
các cổng lớn lái các dây dài. Trong hình 2.11.(b), các mạch đƣợc tối ƣu lại cho độ
trễ lớn hơn 10%. Năng lƣợng đƣợc làm giảm 55%.Trong tự nhiên, các cách tiết
kiệm năng lƣợng lớn có thể đƣợc thực hiện bằng cách nới lỏng một lƣợng nhỏ từ
điểm trễ nhỏ nhất của một mạch.

14


Hình 0.11: Kích thƣớc transistor trong một
bộ cộng Kogge-Stone 64-bit
Khơng phải có phƣơng thức nào dạng đóng để xác định các kích thƣớc của
cổng mà năng lƣợng là nhỏ nhất dƣới một ràng buộc về độ trễ, ngay cả với các
mạch đơn giản nhƣ là một chuỗi cổng đảo .Tuy nhiên, đó là cách đơn giản để giải
quyết vấn đề số học, điều này sẽ đƣợc đề cập đến trong phần tiếp theo.
Kích thƣớc cổng dƣới một ràng buộc về độ trễ:Xem xét một mơ hình để
tính tốn năng lƣợng của một mạch. Nếu một cổng đảo đơn vị có điện dung cổng là
3C, sau đó là mọt cổng với effort logic là g, độ trễ ký sinh p và kích thích x có gx
lần nhƣ nhiều điện dung cổng và px lần nhƣ là nhiều điện dung khuếch tán của
cổng, điện dung của dây là Cwire và điện dung cổng của tất cả các trạng thái nó lái.
Năng lƣợng của nguyên mạch là tổng hợp các năng lƣợng của mỗi mạch

15

Công thức0.13
2
Energy = 3C𝑉𝑑𝑑

𝑖∈𝑛𝑜𝑑𝑒𝑠

𝑎𝑖 (

𝐶𝑤𝑖𝑟𝑒
3𝐶

𝑖

)+𝑝𝑖 𝑥𝑖 +

𝑗 ∈𝑓𝑎𝑛𝑜𝑢𝑡 (𝑖) 𝑔𝑗 𝑥𝑗

Nếu điện dung của dây đƣợc thể hiện trong bội số điện dung của một cổng
đảo đơn vị nhƣ c = Cwire/3C và chuẩn hoá năng lƣợng cho diện dung và điện áp của
một q trình, cơng thức (2.13) trở thành tổng của các điện dung hiệu dụng của các
nút.
Công thức 0.14
E=

𝑖𝑒𝑛𝑜𝑑𝑒𝑠

𝑎𝑖 (𝑐𝑖 + 𝑝𝑖 𝑥𝑖 +

𝑗 ∈𝑓𝑎𝑛𝑜𝑢𝑡 𝑖

𝑔𝑗 𝑥𝑗 ) =

𝑖∈𝑛𝑜𝑑𝑒𝑠

𝑎𝑖 𝑥𝑖 𝑑𝑖

Bây giờ tìm cách tối thiểu hố E để mà với trƣờng hợp xấu về thời gian đến
thì ít hơn độ trễ D. Vấn đề là vẫn cịn một posynomial và có một giải pháp duy nhất
để có thể đƣợc tìm thấy một cách nhanh chóng là dùng một bộ tối ƣu tốt.
Ví dụ 2.3:
Giả sử rằng tần suất ngõ vào là 0.5.
Hình 2.12 trình bày các hệ số hoạt động tại mỗi nút. Do đó, năng lƣợng của
mạch là
Công thức0.15
𝐸=

1
4

1+

𝑥5 +

87
1024

4
3

4

3

3

16

𝑥2 + 𝑥2 +

7

3

3

16

2𝑥2 + 𝑥4 +

7

87

3

1024

2𝑥3 + 𝑥4 +

10 + 3𝑥4 +

(12 + 𝑥5 )

Hình 0.12: Activity Factors
Hình 2.13 thể hiện đồ thị energy – delay trade – off đạt đƣợc bằng cách lặp
lại việc giải quyết cho năng lƣợng nhỏ nhất dƣới một ràng buộc về độ trễ. Đồ thị có
độ dốc gần bằng Dmin, chứng tỏ rằng một lƣợng lớn năng lƣợng có thể đƣợc tiết
kiệm cho một sự tăng nhỏ về độ trễ. Độ trễ có thể khơng đƣợc làm giảm xuống dƣới
16


Dmin cho bất kỳ lƣợng năng lƣợng nào trừ khi kích thƣớc của ngõ vào cổng đảo
đƣợc tăng (nó sẽ làm tăng độ trễ của mạch trƣớc đó).

Hình 0.13: Energy – delay trade – off
2.2.3 Điện áp
Điện áp là một hiệu ứng bậc hai trên cơng suất động. Do đó, việc chọn nguồn
cung cấp công suất thấp hơn làm giảm đáng kể đến sự tiêu tán công suất. Nhƣ
nhiều transistor hoạt động trong chế độ bão hoà vận tốc, nguồn cung cấp cơng suất
thấp hơn có thể khơng làm giảm hiệu suất nhiều nhƣ là các mơ hình long-channel.
Chip có thể đƣợc chia thành nhiều miền điện áp, ở mỗi miền đƣợc tối ƣu về các sự
cần thiết cho chính xác các mạch. Ví dụ, một hệ thống trên một con chip có thể sử
dụng một điện áp cung cấp cao cho các bộ nhớ để đảm bảo sự ổn định của cell, một
điện áp trung bình cho một xử lí và một điện áp thấp cho các thiết bị ngoại vi I/O
chạy ở tốc độ thấp hơn.Đi xem xét làm thế nào các vùng điện áp có thể tắt hồn
tồn để tiết kiệm cơng suất rị trong suốt chế độ ngủ.
Điện áp có thể đƣợc điều chỉnh dựa trên chế độ hoạt động, ví dụ, một bộ xử
lí của laptop có thể hoạt động ở điện áp cao và tốc độ cao khi đƣợc cắm vào một bộ

chuyển đổi AC, nhƣng ở điện áp và tốc độ thấp hơn khi đƣợc cắm vào nguồn pin.
Nếu tỷ lệ giữa tần số và điện áp giảm theo một tỷ lệ nhất định thì cơng suất sẽ giảm
theo hàm bậc ba. Ví dụ, bộ xử lí của laptop có thể quay lại tỷ lệ 2/3 giữa tần số và
điện áp để tiết kiệm 70% công suất khi không đƣợc cắm.
2.2.3.1 Các miền điện áp
Một vài thách thức trong việc sử dụng các miền điện áp bao gồm các mức
chuyển đổi điện áp cho các tín hiệu qua các miền, việc chọn lựa các mạch trong
miền và việc định tuyến công suất cung cấp đến nhiều miền.
17