Báo cáo bài tập môn điện tử số
Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (355.82 KB, 16 trang )
BÁO CÁO
BÀI TẬP MÔN ĐIỆN TỬ SỐ
Mục lục
Câu 1: Sử dụng Flip flop J-K thiết kế và mơ phỏng trên phần mềm
Proteus mạch đếm có chu trình: .............................................................. 4
1.1 Lập bảng chân lý và xây dựng bảng Các-nô ................................... 4
1.2 Mô phỏng trên proteus: .................................................................. 8
Câu 2: Thiết kế mạch giải mã: từ mã nhị phân 4 bit đầu vào, hiển thị lên
2 led 7 đoạn K chung các số từ 0 đến 15 ............................................... 11
2.1 Nguyên lý thiết kế ........................................................................ 11
2.2 Mô phỏng trên proteus: ................................................................ 15
2
Đề bài
Câu 1: Sử dụng Flip flop J-K thiết kế và mơ phỏng trên phần mềm Proteus mạch
đếm có chu trình:
1->5->6->3->2->0
Câu 2: Thiết kế mạch giải mã: từ mã nhị phân 4 bit đầu vào, hiển thị lên 2 led 7 đoạn
K chung các số từ 0 đến 15
3
Câu 1: Sử dụng Flip flop J-K thiết kế và mơ phỏng trên phần mềm
Proteus mạch đếm có chu trình:
1->5->6->3->2->0
1.1 Lập bảng chân lý và xây dựng bảng Các-nơ
Vì giá trị lớn nhất cần hiển thị trong chu trình là 6 => cần n = 3 J-K flip flop
Chu
trình
đếm
Trạng thái Flip flop
Trước khi có
xung tới
Trạng thái J-K
Sau khi có xung
tới
Q2
Q1
Q0
Q2’
Q1’
Q0’
J2
K2
J1
K1
J0
K0
1
0
0
0
0
0
1
0
x
0
x
1
x
5
0
0
1
1
0
1
1
x
0
x
x
0
6
1
0
1
1
1
0
x
0
1
x
x
1
3
1
1
0
0
1
1
x
1
x
0
1
x
2
0
1
1
0
1
0
0
x
x
0
x
1
0
0
1
0
0
0
0
0
x
x
1
0
x
4
Ta xây dựng được các bảng Các-nô
Q2
Q1Q0
00
01
11
10
0
1
x
x
0
1
x
x
x
1
00
01
11
10
0
1
x
1
x
x
=> J0 = Q2 + ̅̅̅
𝑄1
Q2
Q1Q0
0
1
x
x
=> K0 = Q2 + Q1
5
Q2
Q1Q0
00
01
11
10
0
0
0
x
x
1
x
1
x
x
00
01
11
10
x
0
x
x
=> J1 = Q2
Q2
Q1Q0
0
1
x
x
1
0
=> K1 = ̅𝑄̅̅2̅. ̅𝑄̅̅0̅
6
Q2
Q1Q0
0
00
01
11
10
1
0
0
x
x
x
x
00
01
11
10
x
x
x
0
x
1
0
1
=> J2 = ̅̅̅
𝑄1 .Q0
Q2
Q1Q0
0
1
x
x
=> K2 = Q1
7
1.2 Mô phỏng trên proteus:
1. Khối J-K Flip flop
2. Led 7seg-bcd
8
3. Các cổng logic cơ bản
4. Logicstate
5. Xung clock để cấp cho J-K Flip flop
9
6. Mạch hoàn chỉnh trên proteus
10
Câu 2: Thiết kế mạch giải mã: từ mã nhị phân 4 bit đầu vào, hiển thị lên
2 led 7 đoạn K chung các số từ 0 đến 15
2.1 Nguyên lý thiết kế
Với mục đích hiển thị lên 2 led 7 đoạn K chung ta sẽ sử dụng 2 con IC 74LS248 có
đầu ra tích cực mức cao, mỗi con sẽ điều khiển 1 led 7 đoạn. 74LS248 là một bộ giải
mã BCD sang số thập phân có thể hiển thị trên led bảy đoạn. Trong IC 74LS248 đầu
ra phụ thuộc vào đầu vào. Các chân đầu vào chính là bốn chân giúp tạo ra các trạng
thái đầu ra cố định trên dữ liệu đầu vào cụ thể. Trong chữ số nhị phân 4 bit, số 0 thập
phân được biểu thị bằng 0000 và số thập phân 9 được biểu thị bằng 1001 và tất cả
các giá trị từ 1 đến 8 cũng có mã nhị phân số 4 cố định. Bất cứ khi nào có đầu vào
trên IC từ 0 đến 9 thì giá trị đầu ra sẽ theo 7 đoạn cathode chung. Đó là bởi vì vi
mạch được thiết kế để thực hiện chức năng đó.
Trong bài này ta cần hiển thị các số từ 0 đến 15, do đó ta sẽ sử dụng 2 led, trong đó
1 led hiển thị chữ số hàng đơn vị và led hiển thị hàng chục. Từ đó, ta sẽ lập bảng
chân lý để tìm mối quan hệ giữa 4 bit đầu vào (A, B, C, D) với 8 bit đầu vào của 2
IC 74LS248, gọi 4 bit đầu vào của IC thứ nhất là D0, D1, D2, D3 và 4 bit đầu vào
của IC thứ 2 là D4, D5, D6, D7.
4 bit đầu vào
Số
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
D
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
C
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
Đầu vào của IC thứ 2 Đầu vào của IC thứ 1
A
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
D7
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
D6
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
D5
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
D4
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
D3
0
0
0
0
0
0
0
0
1
1
0
0
0
0
0
0
D2
0
0
0
0
1
1
1
1
0
0
0
0
0
0
1
1
D1
0
0
1
1
0
0
1
1
0
0
0
0
1
1
0
0
D0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
11
Ta sẽ xây dựng bảng Các-nơ để tìm mối quan hệ giữa đầu vào A, B, C, D với các
đầu vào của IC 74ls248
DC
BA
00
00
0
01
0
01
11
10
1
1
0
1
1
0
11
0
1
1
0
10
0
1
1
0
00
01
11
10
=> D0 = A
DC
BA
00
01
0
0
0
0
1
1
1
1
12
11
1
1
0
0
10
0
0
0
0
00
01
11
10
00
0
0
0
0
01
1
1
1
1
11
0
0
1
1
10
0
0
0
0
̅ 𝐵 + 𝐷𝐶𝐵̅
=> D1 = 𝐷
DC
BA
̅ 𝐶 + 𝐶𝐵 = (𝐷
̅ + 𝐵)𝐶
=> D2 = 𝐷
13
DC
BA
00
01
11
10
00
0
0
0
0
01
0
0
0
0
11
0
0
0
0
10
1
1
0
0
00
01
11
10
00
0
0
0
0
01
0
0
0
0
11
1
1
1
1
10
0
0
1
1
=> D3 = 𝐷𝐶̅ 𝐵̅
DC
BA
=> D4 = DC + DB = D(B + C)
14
Và D5 = D6 = D7 = 0
2.2 Mô phỏng trên proteus:
1. Khối 74ls248
2. Led 7 thanh K chung
3. Các cổng logic cơ bản (AND, OR, NOT)
15
4. Logicstate
5. Mạch hoàn chỉnh trên proteus
16
