Báo Cáo vi xử lý pptx

BỘ CÔNG THƯƠNG
TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
KHOA ĐIỆN TỬ
***** o0o *****
BÀI TẬP LỚN
MÔN: VI XỬ LÝ VÀ CẤU TRÚC MÁY TÍNH
• Giáo viên hướng dẫn: Phạm Văn Chiến
• Nhóm sv thực hiện: Nhóm 19
Nguyễn Khắc Nghĩa
Vũ Văn Thanh
Nguyễn Văn Thực
Lớp : DH CNKT Điện Tử 3-K5
Hà Nội, 24/02/2013
Lời Nói Đầu
Ngày này, khoa học kĩ thuật đang trên đà phát triển mạnh mẽ với
những thành tựu to lớn, những phát minh mang tính lịch sử đã đưa
con người đến gần hơn với nền với công nghệ và khoa học hiện đại.
Trước đây, từ khi con người đã tìm ra được công nghệ lập trình
vi xử lý, tiểu biểu là hãng Intel đã chế tạo thành công chip vi xử lý
mang tên 8086 vào năm 1987, đã mở đầu cho họ vi xử lý x86, nó có
thể quản lý đươc 1MB bộ nhớ, với tốc đô xử lý lên tới 2,5 triệu lệnh
trên một giây. Để rồi cho tới bây giờ, hàng loạt các thế hệ vi xử lý ra
đời vơi công nghệ cao hơn, tốc độ xử lý cao hơn, xử lý đồng thới
được nhiều lệnh hơn và đặc biệt có thể xử lý dữ liệu lên tới 64 bit.
Với sự phát triển đó, hàng loạt các sản phẩm ứng dụng ra đời,
với những các công việc mà chúng làm được rất đa dạng, từ các ứng
dụng trong nên công nghiệp hiện đại, cho tới các ứng dụng trong nền
nông nghiệp và tới cả đời sống của mỗi con người. nó đã giúp con
người giải quyết được rất nhiều khó khăn mà con người không thể
làm được.
Để hiểu rõ hơn về vai trò của kĩ thuật vi xử lý, nhóm chúng em

xin trình bày một vài ví dụ đơn giản mà học Vi xử lý 8086 có thể làm
được. trong quá trình trình bày có gì sai sót mong các thầy (cô) bỏ qua
và đóng góp những ý kiến để chúng em rút kinh nghiệm và làm tốt
các bài báo cáo sau này.
Chúng em xin chân thành cảm ơn!
Bài Tập Lớn VI XỬ LÝ – Nhóm 19 Page 2
Mục Lục
Nhận xét và góp ý của giáo viên














Bài Tập Lớn VI XỬ LÝ – Nhóm 19 Page 3

Bài Tập Lớn VI XỬ LÝ – Nhóm 19 Page 4








PHẦN 1:
NỘI DUNG VÀ MỤC ĐÍCH
I) Nội Dung :
Với những ưu điểm mà bộ Vi xử lý 8086 đang sở hữu, để hiểu

được tầm quan trong của nó, nhóm em xin trình bày một số ví dụ
sau:
1. Viết chương trình thực hiện phép toán BX = 0+1+2+ +0FFH .
Sau đó hiển thị kết quả dưới dạng số nhị phân và dạng thập
phân .
2. Xây dựng bộ nhớ ROM dung lượng ( 64Kx16 ) từ các vi mạch
nhớ ROM(8Kx8), vi mạch nhớ ROM(16Kx8) và vi mạch nhớ
ROM (32Kx8).
3. Thiết kế mạch ghép nối giữa bộ vi xử lý 8086 và 8255 với các
địa chỉ của các cổng PA, PB, PC, thanh ghi điều kiển lần lượt là
F0h, F4h, F8h, FAh. Ghép 1 Led 7 đoạn Anodes chung (7SEG) với
cổng PB, một nút bấm (Button) với cổng PC7. Viết chương trình
điều kiển để bấm Button thì Led sáng số 1 ,bình thường Led
sáng số 0.
II) Mục Đích
Bài Tập Lớn VI XỬ LÝ – Nhóm 19 Page 5
1. Bài tập 1 phần lập trình hợp ngữ viết logic, dễ hiểu, hiển thị các
dòng thông báo khi chạy chương trình .
2. Bài tập 2 phần bộ nhớ - vẽ bằng phần mềm Proteus .
3. Bài tập 3 phần vào/ra dữ liệu – mô phỏng bằng Proteus,
chương trình viết bằng hợp ngữ, mạch trình bày gòn gàng,
hoạt động đúng yêu cầu đề bài .
PHẦN 2:
Cơ Sở Lý Thuyết
I) TỔNG QUAN CỦA VI XỬ LÝ
1. Các hệ đếm và việc mã hóa thông tin
a. Các hệ đếm
-Hệ thập phân (hệ đếm cơ số mười)
Trong hệ này ta sử dụng các số trong phạm vi từ 0 đến 9, để biểu
diễn các giá trị. Hệ thập phân là một hệ đếm phụ thuộc vị trí , có

nhĩa là mỗi chữ số gắn liền vở một lũy thừa 10 với số mũ phụ thuộc
vào vị trí của con số trong số được biểu diễn.
Ví dụ : 1234=1.10
3
+2.10
2
+3.10
1
+4.10
0
-Hệ nhị phân
Trong hệ nhị phân, cơ số đếm là 2 nên chỉ sử dụng hai số 0 và 1 để
biểu diễn các trị số.
Ví dụ : 101011=1.2
5
+0.2
4
+1.2
3
+0.2
2
+1.2
1
+1.2
5
+1.2
0
Bài Tập Lớn VI XỬ LÝ – Nhóm 19 Page 6
Mỗi số 0 và 1 được gọi là một bit (binary digit) ; một số nhị phân
gồm các bit được kết thúc bởi chữ B để phân biệt với các chữ khác.

Một cụm 4 bit gọi là một nibble, một cụm 8 bit gọi là một byte
-Hệ thập lục phân
Hệ thập lục phân là hệ đếm cơ số 16 nên ta thường sử dụng các số
từ 0 đến 9 và các chữ cái từ A đến F để biểu diễn các số.
Bảng sau chỉ mối quan hệ giữa số hệ thập phân và hệ thập lục phân.
Hệ thập
phân
Hệ thập lục
phân
Hệ thập
phân
Hệ thập lục
phân
0 0 9 9
1 1 10 A
2 2 11 B
3 3 12 C
4 4 13 D
5 5 14 E
6 6 15 F
7 7 16 10
8 8 17 11
b.Chuyển đổi giữa các hệ đếm
-Chuyển từ hệ nhị phân sang hệ thập phân
Ta sử dụng công thức sau :
(b
n
b
n-1
b

1
b
0
)B=b
n*
2
n
+ b
n-1
*2
n-1
+ +b
1
2
1
+b
0
*2
0
-Chuyển từ hệ thập phân sang hệ nhị phân
Bài Tập Lớn VI XỬ LÝ – Nhóm 19 Page 7
Ta sử dụng phương pháp sau :
Lấy số cần chuyển chia cho 2 và ghi nhớ phần dư, tiếp theo lấy
thương của phép chia trước đó chia cho 2 và ghi nhớ phần dư cứ
tiếp tục cho đến khi thương bằng 0. kết quả của phép chuyển đổi
chính là dãy các số dư lấy theo thứ tự đảo ngược.
Ví dụ : Đổi số 25 sang hệ nhị phân .
25 1 25 chia 2 được 12 dư 1
12 0 12 chia 2 được 6 dư 0
6 0 6chia 2 được 3 dư 0

3 1 3 chia 2 được 1 dư 1
1 1 1 chia 2 được 0 dư 1
0
c. Các phép toán số học
-Phép cộng
Phép cộng tương tự như với các số hệ thập phân theo quy tắc sau :
0+0=0
0+1=1
1+0=1
1+1=0 nhớ 1
-Phép trừ
Bài Tập Lớn VI XỬ LÝ – Nhóm 19 Page 8
Phép trừ được thực hiện tương tự như với các số hệ thập phân.
-Phép nhân
Phép nhân được thực hiện tương tự như nhân hai số với hệ thập
phân theo quy tắc sau :
0*0=0
0*1=0
1*0=0
1*1=1
2. Các mã thường dùng trong máy tính.
a. Mã BCD
- Dùng để mã hóa các chữ số từ 0 đến 9 trong vi xử lý, PLC
Ví dụ : mã BCD của 5 là 0101
- Ta chia mã BCD thành : mã BCD đóng gói và mã BCD không
đóng gói.
b. Mã ASCII
- Trong bảng mã ASCII tiêu chuẩn người ta sử dụng 7 bit để mã
hóa các ký tự thông dụng . như vậy bảng này sẽ có 128 ký tự
ứng với mã từ 0 đến 127.

Vi dụ : mã ASCII của ‘A’ là 65(01000001) ;của ‘a’ là (01100001)
II) Cấu trúc máy tính
Bài Tập Lớn VI XỬ LÝ – Nhóm 19 Page 9
1.Khái niệm
Vi xử lý là một thành phần không thể thiếu của máy tính, ngoài ra
để tạo ra một hệ hoàn chỉnh phải cần có các bộ phận khác như bôn
nhớ, thiết bị vào/ra như bàn phím, màn hình
2. Các bộ phận của cấu trúc máy tính :
a. Bộ vi xử lý (CPU- Central Processin Unit)
Đóng vai trò như một bộ não của máy tính. Đây là một vi mạch số
với mức độ tích hợp cực lớn, bên trong nó bao gồm nhiều khối chức
năng khác nhau như đơn vị số nguyên để thao tác tính toán với các
số nguyên,
Các thông số quan trọng của một bộ vi xử lý :
+ Tần số làm việc
+ Độ rộng bus dữ liệu m
+ Độ rộng bus địa chỉ n
Bài Tập Lớn VI XỬ LÝ – Nhóm 19 Page 10
b. Bộ nhớ
Chia được chia thành RAM và ROM
+ RAM (Random Access Memory): là bộ nhớ có thể ghi/đọc, có
nghĩa là ta có thể đọc thông tin từ bộ nhớ, xóa thông tin cũ trong bộ
nhớ hoặc ghi thông tin mới vào bộ nhớ; nội dung thông tin trong
RAM sẽ bị mất đi khi bị mất nguồn.
+ ROM (Read Only Memory) :dùng để chứa các chương trình
điều khiển hệ thống như chương trình để kiểm tra các thiết bị mỗi
khi bật nguồn, chương trình khởi động máy… Nội dung bên trong
ROM không bị mất đi khi bị mất nguồn.
c. Mạch ghép nối vào/ra
Mạch ghép nối vào/ra có nhiệm vụ tạo ra khả năng giao tiếp giữa

hệ vi xử lý với thế giới bên ngoài. Bao gồm các thiết bị như : thiết bị
vào (bàn phím, chuột, máy quét….).thiết bị ra(màn hình, máy in, … )
d.Bus hệ thống
Gồm có:
+ Bus điều khiển:là các đương dây mang các tín hiệu điều khiển
hoạt động hoặc phản ánh trạng thái của các khối như /RD,
/WR, /INT…
+ Bus dữ liệu là các đường dây mang số liệu mà vi xử lý đang
trao đổi với thiết bị nhớ hoặc thiết bị ra/vào.
+ Bus địa chỉ : mang thông tin về địa chỉ của ô nhớ hay một
thiết bị vào/ra.
3. Phần cứng và phần mềm
a. Phần cứng
Phần cứng (hardware) là thuật ngữ dùng để chỉ toàn bộ những
thiết bị cơ khí, điện tử tạo nên máy tính như các ổ đĩa, màn hình,…
Bài Tập Lớn VI XỬ LÝ – Nhóm 19 Page 11
b. Phần mềm
Phần mềm (software) là thuật ngữ dùng để chỉ các chương trình
máy tính, nó được thực thi trên phần cứng bằng cách điều khiển sự
hoạt động của phần cứng.
Các phần mền được chia thành các loại sau:
Hệ điều hành như DOS, Windows,….
Trình tiện ích như NC, NU, BKAV,…
Chương trình ứng dụng như MS Word, Protel,……
Ngôn ngữ lập trình pascal, C, C++, Java,….
III) Bộ vi xử lý 8086 của intel
1. Tổng quan về 8086
Như chúng ta đã biết, bộ vi xử lý 8086 được giới thiệu năm 1978, là
bộ vi xử lý 16 bit đầu tiên của Intel, mở đầu cho họ vi xử lý x86. Bên
trong 8086 gồm 29000 transistor, được sản xuất bằng công nghệ

NMOS hoặc CMOS với 3 phiên bản:
• 8086 hoạt động ở tần số 4,77MHZ;
• 8086-8 hoạt động ở tần số 8MHZ;
• 8086-10 hoạt động ở tần số 10MHZ.
Bài Tập Lớn VI XỬ LÝ – Nhóm 19 Page 12
2. Sơ đồ khối của 8086:
a. Khối thực hiện lệnh (EU)
Khối thực hiện (EU- Execution Unit) là nơi giả mã và thi hành các
lệnh. EU bao gồm:
Bài Tập Lớn VI XỬ LÝ – Nhóm 19 Page 13
-Bộ xử lý số học và logic(ALU - Arithmatic Logiccal Unit) là nơi
thưc hiện các lệnh số học và lệnh logic.
-Các thanh ghi 16 bit chứ toán hạng.
- Thanh ghi cờ F.
-Khối điều khiển (CU- Control unit). Có nhiệm vụ tạo ra các tín
hiệu điều khiển các bộ phận bên trong và bên ngoài CPU.

b.Khối giao tiếp bus (BIU)
Khối giao tiếp bus (BIU- Bus Interface Unit) có nhiệm vụ đẩm bảo
việc trao đổi thong tin giữa 8086 với các linh kiện bên ngoài). BIU
gồm :
- Một bộ cộng để tạo địa chỉ vật lý 20 bit từ các thanh ghi 16 bit.
- Bốn thanh ghi đoạn 16 bit gồm CS,DS,SS và ES để giúp 8086
truy cạp tới các đoạn trên bộ nhớ.
- Thanh ghi con trỏ lệnh IP.
- Mạch logic điều khiển có nhiệm vụ đảm bảo giao tiếp giữa 8086
với thiết bị bên ngoài.
- Hàng đợi lệnh có độ dài 6 byte là nơi chứa các mã lệnh đọc
được nằm sẵn để chờ EU xử lý.
3. Các thanh ghi

a. Các thanh ghi đa năng.
Bộ vi xử lý 8086 có 4 đoạn ghi đa năng 16 bit: AX, BX, CX, DX. Khi
cần chứa dữ liệu 8 bit thì mỗi đoạn nghi này có thể tách ra thành
hai đoạn ghi 8 bit cao và 8 bit thấp, đó là các cặp AH và AL, BH và
BL, CH và CL, DH và DL.
b. Các thanh ghi đoạn
Để quản lý các đoạn nhớ trên, bộ vi xử lý 8086 có 4 đoạn ghi đoạn
xác định địa chỉ bắt đầu của 4 đoạn nhớ 64 KB:
CS (Code Segment), DS (Data Segment), ES (Extra Segment), SS
(Stack Segment).
Bài Tập Lớn VI XỬ LÝ – Nhóm 19 Page 14
Địa chỉ vật lý = Nội dung thanh ghi đoạn * 16 + Nội dung thanh
ghi lệch.
c. Thanh ghi con trỏ và chỉ số.
Bộ vi xử lý 8086 có 3 đoạn ghi con trỏ (IP, BP, SP) và 2 đoạn ghi chỉ
số (SI, DI). Các đoạn ghi này ngầm định được sử dụng làm các đoạn
ghi lệch cho các đoạn tương ứng. IP (Instruction Pointer), BP (Base
Pointer ), SP (Stack Ponter), SI (Source Index): DI (Destinaton
Index).
e. Thanh ghi cờ (Flag registor).
Bên trong bộ vi xử lý 8086 có một đoạn ghi đặc biệt gọi là đoạn ghi
cờ hay đoạn ghi trạng thái. Mỗi bit của đoạn ghi này được dùng để
phản ánh một trạng thái nhất định của kết quả phép toán do ALU
thực hiện hoặc một trạng thái hoạt động của CPU. Đoạn ghi cờ có
16 bit nhưng chỉ dùng hết 9 bit làm bit cờ.
-Các bit cờ chia thành hai loại:
-Các cờ trạng thái: có 6 cờ trạng thái là C, P, A, Z, S và O. Các cờ
trạng thái này được
-thiết lập bằng 1 hoặc xóa bằng 0 sau hầu hết các lệnh toán
học và logic.

-C (Carry): cờ nhớ; P (Parity): cờ chẵn lẻ; A (Auxiliary): cờ nhớ
phụ; Z (Zero): cờ rỗng,; S (Sign): cờ dấu; O (Overflow): cờ tràn,
- Các cờ điều khiển: có 3 cờ T, I, D. Các cờ này được thiết lập
bằng 1 hoặc xóa bằng 0 thông qua các lệnh để điều khiển chế
độ làm việc của bộ vi xử lý.
Bài Tập Lớn VI XỬ LÝ – Nhóm 19 Page 15
-T (Trap): cờ bẫy, I (Interrupt): cờ ngắt; D (Direction): cờ
hướng.
4. Sơ đồ chân và chức năng các chân của 8086
a. Sơ đồ chân
b.Chức năng
Vi xử lý 8086 được thiết kế để hoạt động một trong hai chế độ, tùy
thuộc vào mức điện áp đặt ở chân số 33 (chân MN/MX):
-Chế độ tối thiểu (chế độ MIN) đươc thiết lập nếu điện áp ở
chân số 33 ở mức 5V. là chế độ tong hệ thống chỉ có 8086 và
các vi mạch nhớ , các vi mạch ghép nối vào ra.
Bài Tập Lớn VI XỬ LÝ – Nhóm 19 Page 16
-Chế độ tối đa (chế độ MAX) được thiết lập nếu điện áp ở chân
số 33 ở mức 0V, là chế độ áp dụng cho hệ thống đa xử lý, đồng
xử lý (8086 và bộ đồng xử lý toán học 8087).
• Các chân mang thông tin địa chỉ.
Vi xử lý 8086 có 20 đường địa chỉ từ A0 đến A19 trong đó 16 đường
dây địa chỉ thấp từ A0 đến A15 được ghép kênh dữ liệu từ D0 đến
D15 trên các chân từ AD0 đến AD15 ; còn 4 đường dây địa chỉ cao
nhất từ A16 đến A19 được ghép kênh với tín hiệu trạng thái từ S3
đến S6 trên các chân A16/S3 đến A19/S6.
• Các chân mang thông tin dữ liệu.
Vi xử ly 8086 có 16 đường dây dữ liệu từ

D

o
đến D
15
được ghép kênh
với 16 đường địa chỉ thấp từ A
0
đến A
15
. Khi hoạt động ở chu kỳ bus
dữ liệu thì các đường dây này mang thong tin về dữ liệu, là dữ liệu
đọc ra hay vào bộ nhớ.
• Các chân tín hiệu trang thái.
Bốn đường dây địa chỉ cao nhất từ A
16
đến A
19
của 8086 cũng được
ghép kênh , nhưng trong trường hợp này nó được ghép kênh với
các tín hiệu trạng thái từ S
3
đén S
6
. Các bít trang thái này được
đưa ra cùng thời điểm với các dữ liệu được truyền trên các chân
AD
0
đén AD
15.
Tín hiệu READY: Tín hiệu báo cho CPU biết tình trạng sẵn sàng của
thiết bị ngoại vi hay bộ nhớ. Khi READY = 1 thì CPU thực hiện

đọc/ghi dữ liệu mà không phải chèn thêm các chu kỳ đợi. Khi các
thiết bị ngoại vi hay bộ nhớ cótốc độ chậm, chúng có thể đưa tin
hiệu READY = 0 để báo cho CPU biết mà chờ chúng. Lúc này CPU tự
kéo dài thời gian thực hiện đọc/ghi bằng cách chèn thêm các chu kỳ
đợi.
• Các chân tín hiệu điều kiển.
Bài Tập Lớn VI XỬ LÝ – Nhóm 19 Page 17
-ALE: [I] Address Latch Enable. Xung cho phép chốt địa chỉ. Khi
ALE = 1 có nghĩa là trên các chân ghép kênh AD có địa chỉ của
thiết bị vào/ra hoặc ônhớ. Khi CPU chấp nhận treo chân này
không ở trạng thái trở kháng cao mà ALE = 0.
- : [O] Data bus Enable. Kích hoạt các bộ đệm bus dữ liệu.
- : Chọn bộ nhớ (= 0) hoặc thiếtbị vào/ra (= 1) làm việc với
CPU. Khi đó trên bus địa chỉ sẽ có địa chỉtương ứng của các
thiết bị đó. Chân này ở trạng thái trở kháng cao khi CPU chấp
nhận treo.
- :[O] Data Transmit/Receive. Tín hiệu này cho biết bus dữ
liệu đang vậnchuyển dữ liệu vào CPU hay ra khỏi CPU. Tín hiệu
này cũng dùng để điều khiển các bộ đệm 2 chiều của bus dữ
liệu.
- : Dùng để báo răng đang truy cập năng cao hay băng thấp
của bộ nhớ
- :[O] Read signal. Xung cho phép đọc. Khi RD = 0 thì bus dữ
liệu nhận dữ liệu từ bộ nhớ hoặc thiết bị ngoại vi. Chân này ở
trạng thái trở kháng caokhi CPU chấp nhận treo
+ Các chân tín hiệu ngắt:
-INTR: [I] Interrupt request. Tín hiệu yêu cầu ngắt che được. Khi có
yêu cầu ngắt (INTR = 1) mà cờ cho phép ngắt IF = 1 thì CPU kết
thúc lệnh đang làm dở, sau đó đi vào chu kỳ chấp nhận ngắt và đưa
ra bên ngoài tín hiệu INTA = 0.

- :[I] Tín hiệu tại chân này được kiểm tra bởi lệnh WAIT. Khi
CPU thực hiện lệnh WAIT mà lúc đó tín hiệu TEST = 1 thì nó sẽ chờ
cho đến khi tín hiệu TEST = 0 thì mới thực hiện lệnh tiếp theo.
-NMI: [I] None-Maskable Interrupt. Tín hiệu yêu cầu ngắt không che
được. Tín hiệu này không bị khống chế bởi cờ IF và nó sẽ được CPU
nhận biết bằng tác động của sườn lên của xung yêu cầu ngắt. Nhận
Bài Tập Lớn VI XỬ LÝ – Nhóm 19 Page 18
được yêu cầu ngắt này (NMI = 1) CPU kết thúc lệnh đạng làm
dở,sau đó chuyển sang thực hiện chương trình phục vụ ngắt kiểu
INT2.
-RESET: Dùng để thiết lập lại phần cứng cho CPU. Chuyển RESET
xuống mức logic 0 dùng để khởi tạo các thanh ghi nội của vi xử lý
và khởi tạo chương trình con phục vụ thiết lập hệ thống.
• Các chân mang tín hiệu phục vụ DMA :
Ở chế độ MIN của 8086 gồm hai tín hiệu HOLD và HLDA. Khi một
thiết bị ngoài muốn giành quyền điều khiển bus hệ thống thực hiện
truy cập bộ nhớ trực tiếp , nó báo yêu cầu này cho CPU bằng cách
chuyển HOLD lên mức logic 1.Sau đó CPU chuyển sang trạng thái cô
lập sau khi chu kỳ bus hiện tại thực hiện xong. Khi ở trạng thái cô
lập , các đường dây tín hiệu AD
0
- AD
15
, A
16
/S
3
- A
19
/S

6
, BHE/S7, ,
, , và INTR
IV) Cấu Tạo Phần Cứng
1.Cấu tạo và chế độ hoạt động của IC 8255A
8255 là 1 chíp DIP 40 chân , có 3 cổng truy cập đặc biệt , cổng A, B,
và C đều là các cổng 8 bít. Các cổng này có thể lập trình như các cổng
đầu vào hoặc đầu ra riêng rẽ và có thể thay đổi một cách năng động.
ngoài ra các cổng có thể bắt tay. Do vậy có thể giao diện với các thiết
bị khác cũng có tín hiệu bắt tay.
a. Cấu tạo
- Các chân 4, 3, 2, 1, 40, 39, 38, 37: tương
ứng với cổng PA từ PA
0
đến PA
7
. Đây là
cổng giao tiếp dữ liệu 8 bit vào/ ra PA.
Cổng này khác với cổng PC, nó không
thể tách làm 2 độc lập với nhau được
Bài Tập Lớn VI XỬ LÝ – Nhóm 19 Page 19
- Các chân từ 18 đến 25: tương ứng với cổng PB từ PB
0
đến PB
7
.
Tương tự như cổng PA, cổng PB cũng có thể đưa dữ liệu 8 bít ra hoặc
vào bằng cách thiết lập giá trị của thanh ghi điều khiển.
- Các chân từ 27 đến 34 : tương ứng theo thứ tự từ D7 đến D0 - Bus dữ
liêu(2 chiều). Bus dữ liệu 2 chiều này được nối tới các tín hiệu tương

ứng của vi xử lý để trao đổi dữ liệu vào/ra do chip 8086 xử lý
- Chân 35: là chân Reset - khởi tạo trạng thái ban đầu của IC 8255.
Nếu đặt mức này lên mức 1 thì IC bị RESET lại từ đầu. Để mạch có
thể chạy được, chúng ta phải đặt chân này về mức 0V – GND.
- Chân 6: chân /CS - Tín hiệu chọn vi mạch. Đây là tín hiệu tích cực ở
mức thấp 0v, vì vậy chúng ta phải đặt chân này ở mức thấp để chọn
IC 8255 hoạt động.
- Chân 5: chân /RD (Read)- là chân tín hiệu cho phép đọc.
- Chân 36: chân /WR(Write) – là chân tín hiệu cho phép ghi.
- Chân 9 và 8: tương ứng với chân tín hiệu địa chỉ A0 – A1, 2 chân
này được nối với 2 bít được tách ra từ bộ tách địa chỉ của 8086, 2
chân này dùng để giải mã cho các cổng của 8255 với quy luật sau:
+ A
1
A
0
là 00: mã hóa cho cổng PA
+ A
1
A
0
là 01: mã hóa cho cổng PB
+ A
1
A
0
là 10: mã hóa cho cổng PC
+ A
1
A

0
là 11: mã hóa cho thanh ghi điều khiển
Chính vì vậy, để chọn đúng vị trí cổng chúng ta phải đưa 2 bít bất kì
được tách ra từ bộ tách tín hiệu địa chỉ sao cho 2 chân này cũng được
mã hóa đúng như quy luật của A
1
, A
0
trên 8255
b.Chế độ hoạt động
Tùy thuộc vào đoạn ghi điều khiển khi khởi tạo mà vi mạch có thể
hoạt động ở các chế độ 0, 1, 2 khác nhau, chiều của các cổng A, B, C
có thể ra hoặc vào.
Bài Tập Lớn VI XỬ LÝ – Nhóm 19 Page 20
Thanh ghi điều khiển gồm có 8 bit, mỗi bít có các chức năng khác
nhau :
D7 D6 D5 D4 D3 D2 D1 D0
+ Bit D6 và D5 dùng để chọn chế độ nhóm A
• Nếu D6 D5 là 00 thì chọn chế độ 0
• Nếu D6 D5 là 01 thì chọn chế độ 1
• Nếu D6 D5 là 1X thì chọn chế độ 2
+ Bít D4: chọn chiều cho cổng D4,
• Nếu D4=0: cổng D4 sẽ xuất dữ liệu ra.
• Nếu D4=1: cổng D4 sẽ nhận dữ liệu bên ngoài vào
+ Bít D3: chọn chiều ra/vào cho 4 bit cao của cổng PC
• Nếu D3=0 thì cho phép cổng PC cao xuất dữ liệu ra
• Nếu D3=1 thì cho phép cổng PC cao nhận dữ liệu
+ Bít D2: chọn chế độ nhóm B
• Nếu D2=0 thì chọn chế độ 0
• Nếu D2=1 thì chọn chế độ 1

+ Bít A1: chọn chiều ra/vào cho cổng PB
• Nếu D1=0 thì cho phép cổng PB xuất dữ liệu ra
• Nếu D1=1 thì cho phép cổng PB nhận dữ liệu
+ Bít D0: chọn chiều ra/vào cho 4 bit thấp của cổng PC
• Nếu D0=0 thì cho phép cổng PC thấp xuất dữ liệu ra
• Nếu D0=1 thì cho phép cổng PC thấp nhận dữ liệu
- Chế độ 0:
Bài Tập Lớn VI XỬ LÝ – Nhóm 19 Page 21
+ các cổng A, B, C được sử dụng độc lập với nhau.
+ Cổng A, B, C có thể vào hoặc ra tùy vào đoạn ghi điều khiển
- Chế độ 1: chế độ này được gọi là chế độ vào/ra đột cửa hay đối thoại
với các bit của cổng C. Các cổng A, B, C được chia thành 2 nhóm:
+ Nhóm A gồm cổng A để trao đổi dữ liệu và cổng C cao để đối
thoại với vi xử lý và thiếu bị ngoài.
+ Nhóm B gồm cổng B để trao đổi dữ liệu và cổng C thấp để đối
thoại với vi xử lý và thiếu bị ngoài
- Chế độ 2 : chế độ này chỉ dùng cho công A với vào / ra thuận
nghịch và các bit PC
3
,PC
4
-PC
7
dùng làm các tín hiệu đối thoại
2. IC giải mã địa chỉ 74273

IC 74273 là IC số được tích hợp bởi 8 con flip-flop loại D lắp theo kiểu đồng bộ
xung đồng hồ và chân clear. IC gồm có 20 chân trong đó:
+ Chân 20 nối với Vcc nằm ở dải 4,75 đến 5,25 Volt
+ Chân 10 nối với Mass

+ Chân 1 là chân Clear (MR)
+ Chân 11 là chân xung đồng hồ (CP)
+ Các chân 3, 4, 7, 8, 13, 14, 17, 18 là chân tín hiệu vào nối với các dây
tín hiệu đa hợp của Vi Xử Lý
Bài Tập Lớn VI XỬ LÝ – Nhóm 19 Page 22
+ Các chân 2, 5, 6, 9, 12, 15, 16, 19 là các chân tín hiệu địa chỉ được tách
ra.
Do nó được tích hợp bởi 8 con FF_D nên mỗi IC chỉ có thể tách được 8 đường
địa chỉ đa hợp của 8086. Vì vậy mạch cần 2 con IC 74273 để tách hết 16 đường
địa chỉ của 8086.
- Tùy theo đề bài yêu cầu mà các đầu ra này được sử dụng với mục đích khác
nhau, các chân này được nối với mạch giải mã địa chỉ đưa vào chân CS của
8255 và dành ra 2 bit để mã hóa cho các cổng của 8255, 2 chân này được nối
vào chân A1, A0 của 8255
3. IC giải mã 74LS139
- IC 74LS1389 là IC giải mã 2 bít với các đầu ra tích cực ở mức
âm. IC này được đóng gói dạng DIP 16 chân. Bên trong IC này
được tích hợp 2 bộ giải mã 2 bit với chức năng các chân như sau:
Chân 1 (1G) và 15(2G): là 2 chân chọn chip của 2 bộ giải mã tích
cực ở mức thấp, nghĩa là, để cho phép bộ giải mã nào hoạt động
thì chân G tương ứng của bộ đó đặt ở mức 0V.
Chân 2, 3 và 14, 13: là 2 chân tín hiệu cần giải mã vào tương ứng
của 2 bộ giải mã.
Chân 4, 5, 6, 7: là các chân tín hiệu ra Y0, Y1, Y2, Y3 của bộ giải
mã thứ nhất
Bài Tập Lớn VI XỬ LÝ – Nhóm 19 Page 23
Chân 12, 11, 10, 9: là các chân tín hiệu ra của bộ giải mã thứ hai
Chân 8 (GND) và chân 16 (Vcc): là 2 chân nguồn nuôi chip.
- Cơ chế mã hóa như sau: nếu 2 chân tín hiệu đầu vào B,A được
đặt mức logic tương ứng là

IG A B Y0 Y1 Y2 Y3
1 x x 1 1 1 1
0 0 0 0 1 1 1
0 0 1 1 0 1 1
0 1 0 1 1 0 1
0 1 1 1 1 1 0
4. Led 7 đoạn
- Led 7 thanh có cấu tạo bao gồm 7 led
đơn có dạng thanh xếp theo Hình vẽ và
có thêm một led đơn hình tròn nhỏ thể
hiện dấu chấm tròn ở góc dưới, bên
phải của led 7 thanh. 8 led đơn trên led
7 đoạn có Anode (cực +) hoặc Cathode
(cực -) được nối chung với nhau vào một điểm, được đưa chân ra
ngoài để kết nối với mạch điện.
- 8 cực còn lại trên mỗi led đơn được đưa thành 8 chân riêng:
+Nếu led 7 đoạn có Anode(cực +) chung, đầu chung này được
nối với +Vcc, các chân còn lại dùng để điều khiển trạng thái
sáng tắt của các led đơn, led chỉ sáng khi tín hiệu đặt vào các
chân này ở mức 0.
+Nếu led 7 đoạn có Cathode (cực -) chung, đầu chung này được
nối xuống Ground (hay Mass), các chân còn lại dùng để điều
khiển trạng thái sáng tắt của các led đơn, led chỉ sáng khi tín
hiệu đặt vào các chân này ở mức 1 .
Bài Tập Lớn VI XỬ LÝ – Nhóm 19 Page 24
V) Lập Trình Hợp Ngữ
1.Cấu trúc chương trình
.model small ;khai bao kieu bo nho la small
.stack 100h ;khai bao kich thuoc ngan xep
la 100h

.data ;khai bao doan du lieu
;khai báo các biến, các hằng ở đây
.code ;khai bao doan ma
Main proc
;các lệnh chương trình chính
Main endp
;các hàm và thủ tục
End main
2.Tập lệnh thao tác với bộ vi xử lý 8086
Một số hàm ngắt 21h:
-Lệnh INT : dùng để gọi các hàm của DOS và BIOS ;
Cú pháp : int 21h
-Hàm 1 : là hàm chờ đọc vào 1 ký tự từ thiết bị vào ra chuẩn
(bàn phím). Kết quả được lưu vào trong AL.
Bài Tập Lớn VI XỬ LÝ – Nhóm 19 Page 25