xu ly tin hieu so fpga hoang trang dsp fpga ay1516 s1 quiz 01 solution cuuduongthancong com
Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (190.72 KB, 2 trang )
ĐHQG – ĐHBK Tp HCM
Khoa ĐĐT – BMĐT
Môn học: XLTHS với FPGA – AY1415-S2
GVPT: Hồ Trung Mỹ
.c
om
Đáp án của Kiểm tra 20’ tại lớp #01 (08/09/2015)
an
co
ng
Hình 1
Hình 2
1) (4 đ) Xét DFG ở hình 1, giả sử thời gian tính tốn (u.t.) được ghi kế bên mỗi nút. Hãy tìm đường tới hạn
Tcritical và giới hạn lặp T của hệ này.
2) (6 đ) Với DFG trong hình 2, thời gian tính tốn của nút được cho trong dấu ngoặc. Tính giới hạn lặp của
DFG này bằng: a) quan sát; và b) giải thuật LPM. Chú ý: Ta đánh thứ tự các phần tử delay từ trái qua
phải.
BG.
1) Đường tới hạn qua các nút A–E–C Tcritical = 12 + 8 + 4 = 24 u.t.
Tính các giới hạn vịng trong DFG
Các nút trong vòng
Giới hạn vòng (u.t.)
1
A-B-D
2
A-B-C-D
(12+2+6+4)/4 = 24/4 = 6
A-E-C-D
(12+8+4+6)/2 = 30/4 = 15/2
g
th
Vòng thứ
du
on
3
4
(12+2+6)/3 = 20/3
B-D
B-C-D
(2+4+6)/2 = 6
u
5
(2+6)/1 = 8
cu
Suy ra giới hạn lặp T = max{các giới hạn vịng} = 8 u.t.
2)
a) Bằng quan sát tính các giới hạn vòng và giới hạn lặp.
Bảng các giới hạn vòng trong DFG
Vòng thứ
Các nút trong vòng
Giới hạn vòng (u.t.)
1
1–2–3
(2 + 3 + 1)/3 = 2
2
1–2–4
(2 + 3 + 2)/1 = 7
Suy ra giới hạn lặp T = max{các giới hạn vịng} = 7 u.t
b) Tính lại giới hạn vịng bằng giải thuật LPM.
Đánh số các phần tử trễ (D) theo thứ tự từ trái qua phải là d1, d2, và d3.
CuuDuongThanCong.com
/>
Ta có ma trân ban đầu L(1):
L
(1)
=
7
–1
3
3
–1
–1
–1
0
–1
14
3
10
10
–1
6
3
–1
–1
21
10
17
17
6
13
10
–1
6
L(2) =
L
(3)
=
.c
om
Các ma trận L(2) và L(3)
cu
u
du
on
g
th
an
co
ng
Suy ra giới hạn lặp T = max{7/1, 14/2, 21/3, 6/3}= 7 u.t.
CuuDuongThanCong.com
/>
