Bài tập ôn cuối kỳ - kỹ thuật số phần 2 potx

KTS2–Bài tập–trang 1/24
Bài tập

Chương 1–PLD
1.1 Vẽ sơ đồ khối cho biết cách nối ROM và các D flipflop để cài đặt bảng E.1.1. Xác đònh bảng
chân trò cho ROM dùng phép gán trạng thái nhò phân trực tiếp.
Bảng E.1.1 Bảng trạng thái với nhiều ngõ ra và ngõ vào
Trạng thái hiện
tại
Trạng thái kế

Giá trò ra hiện tại (Z
1
Z
2
)


X
1
X
2
=



00

01

10

11

X
1
X
2
=

00

01

10

11

S
0


S
3

S
2

S
1

S
0


00

10

11

01

S
1


S
0

S
1

S
2

S
3

10

10

11

11

S
2


S
3

S
0

S
1

S
1


00

10

11

11

S
3


S
2

S
2

S
1

S
0


00

00

01

01

1.2 Bảng trạng thái E.1.2 sẽ được cài đặt dùng PLA và các D flipflop
Bảng E.1.2

ABC X = 0 1
Z

0

1

000

S
0


S
1

S
2

0

0

110

S
1


S

3

S
2

0

0

001

S
2


S
1

S
4

0

0

111

S
3

S
5

S
2

0

0

011

S
4


S
1

S
6

0

0

101

S

5


S
5

S
2

1

0

010

S
6


S
1

S
6

0

1

a) Vẽ sơ đồ khối.

b) Xác đònh nội dung của PLA theo dạng bảng dùng gán trạng thái ở bảng E.1.2.
c) Nếu thay PLA bằng ROM thì cần ROM kích thước bao nhiêu?
1.3 Cài đặt bảng trạng thái E.1.2 dùng PAL 16R4. Đánh dấu các X trên bảng sao của sơ đồ 16R4
để chỉ mẫu cầu chì.
1.4 Làm tương tự 1.2 với bảng trạng thái sau:
PS

NS

Z


X=

0

1

X=

0

1

A


A

E

0

0

B


C

B


0

1

C


A

F


0

0

D


C

B


0

1

E


F

E


0

0

F


A

F

0

0

Suy ra các phương trình D dùng phép gán trạng thái A = 000, B = 111, C = 110, D = 101, E = 100
và F = 010.
1.5 Thiết kế 1 hệ tuần tự để nhân 1 số BCD 8421 với 3 để cho một số nhò phân 5 bit. Thí dụ nếu
vào là 0111 thì ra sẽ là 10101. Nhập và xuất của hệ là nối tiếp với LSB đi trước. Giả sử là nhập
sẽ là 0 ở thời điểm clock thứ 5, và reset hệ sau bit ra thứ 5.
a) Suy ra bảng trạng thái với số trạng thái tối thiểu

KTS2–Bài tập–trang 2/24
b) Thiết kế hệ dùng JK flipflop và các cổng NAND và NOR.
c) Thiết kế hệ dùng PLA và các D flipflop. Lập bảng PLA.
d) Thiết kế hệ dùng PAL. Cho kiểu PAL và khuôn mẫu cầu chì.
1.6 Cài đặt bảng trạng thái sau dùng PAL 16R4
Trạng thái

hiện tại
Trạng thái kế

Output
Z
X =
0

1

S
0

S
1

S
3

0

S
1

S
2

S
5

0

S
2

S
1

S
6

1

S
3

S
1

S
4

0

S
4

S
4

S
4

0

S
5

S
2

S
4

0

S
6

S
1

S
4

1

1.7 Với bảng trạng thái E.1.7 sau:
a) Thực hiện gán trạng thái nhò phân và suy ra các phương trình trạng thái kế cho các D
flipflop và các biến ra.
b) Có thể cài đặt các phương trình ở a) bằng 1 PAL 16R4 được không? Nếu không, tìm 1
gán trạng thái mới mà có các phương trình trạng thái kế có ít số hạng hơn. Chỉ ra các
phương trình cần để cài đặt bảng trạng thái bằng PAL 16R4.
Bảng E.1.7

NS

Z
1
Z

2

PS

XY=
00

01

10

11

00

01

10

11

a

a

b

c

d

0

0

1

0

b

b

c

g

e

1

0

0

1

c

f

i

g

h

1

1

0

0

d

d

d

d

a

0

1

0

1

e

g

c

a

b

1

0

1

1

f

i

f

h

g

1

1

0

1

g

b

g

c

a

0

0

0

0

h

i

h

i

h

0

0

0

1

i

h

i

a

a

1

0

0

0


1.8 Một chiếc xe hơi có 3 đèn đuôi bên trái và 3 đèn đuôi bên phải mà nhấp nháy theo các mẫu
duy nhất để chỉ rẽ trái và rẽ phải.
Mẫu rẽ trái (LEFT) Mẫu rẽ phải (RIGHT)
LC

LB

LA

RA

RB

RC



LC

LB

LA

RA

RB

RC

ο ο ο

ο ο ο


ο ο ο ο ο ο
ο ο •

ο ο ο


ο ο ο • ο ο
ο

• • ο ο ο


ο ο ο • • ο

• • • ο ο ο


ο ο ο • • •

Thiết kế hệ tuần tự Moore để điều khiển các đèn này. Hệ có 3 ngõ vào: LEFT, RIGHT và
HAZ. LEFT và RIGHT có từ công tắc tín hiệu rẽ của tài xế và không thể đồng thời bằng 1. Như
đã chỉ ở trên, khi LEFT = 1 đèn nhấp nháy theo mẫu LA sáng; LA và LB sáng; LA, LB và LC

sáng; tất cả đều tắt và rồi quá trình này tuần tự lặp lại. Nếu công tắc từ LEFT sang RIGHT (hoặc

KTS2–Bài tập–trang 3/24
ngược lại) xảy ra ở giữa chuỗi nhấp nháy, hệ tức thời đi về trạng thái nghỉ IDLE (tất cả các đèn
tắt) và rồi bắt đầu chuỗi mới. HAZ có từ công tắc “hazard”, và khi HAZ = 1, tất cả 6 đèn nhấp
nháy tắt và mở đồng bộ. HAZ lấy ưu tiên nếu LEFT hoặc RIGHT cũng đang ON. Giả sử tín hiệu
clock khả dụng bằng tốc độ nhấy nháy mong muốn.
a) Vẽ giản đồ trạng thái (8 trạng thái)
b) Cài đặt hệ dùng 6 D flipflop, và thực hiện phép gán trạng thái sao cho mỗi ngõ ra
flipflop lái trực tiếp 1 trong 6 đèn.
c) Cài đặt hệ dùng 3 D flipflop , dùng cách rút gọn trạng thái.
d) Chú ý đến kinh tế giữa nhiều flipflop hơn và nhiều cổng hơn trong (b) và (c). Đề nghò 1
PLD thích hợp cho mỗi trường hợp.
1.9 Cài đặt bộ đếm lên/xuống BCD 4 bit (0,1,….,9) dùng ‘XOR PAL’ thích hợp. Bộ đếm có các
ngõ vào điều khiển U (=1 để đếm lên), và D (=1 để đếm xuống), nhưng không có các ngõ vào
nạp. Suy ra các phương trình PAL và chỉ khuôn mẫu cầu chì PAL.
1.10 Cài đặt bộ đếm lên nhò phân modulo 11 dùng XOR PAL. Chuỗi đếm là 0, 1, 2, 3, 4, 5, 6, 7, 8,
9, 10, 0,.v.v Viết các phương trình trạng thái kế với dạng thích hợp để sử dụng với XOR PAL.
1.11 Một thanh ghi dòch N-bit tương tự với 74178 sẽ được cài đặt bằng 22V10
a) Giá trò tối đa của N là bao nhiêu?
(Các) cầu chì nào nên cho cháy ở mỗi `output macrocell’ ?
b) Viết ra các phương trình cho ngõ vào D với các flipflop ban đầu (thứ nhất) và cuối
cùng.
1.12 Một hệ tuần tự có 1 ngõ vào và 1 ngõ ra. Ngõ ra sẽ là 1 nếu đã nhận được tối thiếu 2 số 0 và
tối thiểu 2 số 1 bất chấp thứ tự xảy ra. Hãy vẽ giản đồ trạng thái (kiểu Moore) của hệ (có 9 trạng
thái là đủ). Cài đặt hệ bằng: a) ROM; b) PLA.
1.13 Một hệ tuần tự có 1 ngõ vào và 1 ngõ ra. Ngõ ra là 1 nếu nhận được ít nhất một số 1 và ba
số 0, bất chấp thứ tự xảy ra. Vẽ giản đồ trạng thái (kiểu Moore) của hệ (có 8 trạng thái là đủ).
Cài đặt hệ bằng: a) ROM; b) PLA.
1.14 Một hệ tuần tự có 1 ngõ vào (X) và 2 ngõ ra (Z

1
và Z
2
). Ngõ ra Z
1
=1 khi nhận được chuỗi
vào 101, ngõ ra Z
2
=1 khi nhận được chuỗi vào 011. Hệ có đặc điểm là một khi đã xảy ra Z
2
=1 thì
Z
1
=1 có thể không bao giờ xảy ra và ngược lại. Hãy tìm giản đồ trạng thái Mealy và bảng trạng
thái (có số trạng thái tối thiểu là 8).
1.15 Tương tự 1.14 nhưng Z
1
=1 với chuỗi vào 010, Z
2
=1 với chuỗi vào 100. (Số trạng thái tối
thiểu là 8).
1.16 Một hệ tuần tự có 2 ngõ vào (X
1
, X
2
) và 1 ngõ ra (Z). Ngõ ra giữ giá trò không đổi trừ khi có
1 trong các chuỗi vào sau xảy ra:
a) Chuỗi vào X
1
X

2
=00, 01 làm cho Z=0.
b) Chuỗi vào X
1
X
2
=01, 11 làm cho Z =1
c) Chuỗi vào X
1
X
2
=10, 11 làm cho Z đảo giá trò cũ (nghóa là trước đó là 0 thì bây giờ là 1
và ngược lại).
Suy ra giản đồ trạng thái Moore và bảng trạng thái. Cài đặt hệ bằng: a) ROM; b) PLA.
1.17 Tương tự 1.16 nhưng với:
a) Chuỗi vào X
1
X
2
=01, 00 làm cho Z=0.
b) Chuỗi vào X
1
X
2
=11, 00 làm cho Z =1
c) Chuỗi vào X
1
X
2
=10, 00 làm cho Z đảo giá trò cũ.

KTS2–Bài tập–trang 4/24
1.18 Một hệ tuần tự có 1 ngõ vào (X) và 1 ngõ ra (Z). Vẽ giản đồ trạng thái Mealy cho các
trường hợp sau:
a) Ngõ ra Z =1 nếu tổng số bit 1 nhận được chia hết cho 3 ( ta xem 0, 3, 6, 9,…. chia hết cho 3)
b) Ngõ ra Z = 1 nếu tổng số bit 1 nhận được chia hết cho 3 và tổng số bit 0 nhận được là 1 số
chẵn > 0 (9 trạng thái).
1.19 Một hệ tuần tự có 1 ngõ vào (X) và 1 ngõ ra (Z). Vẽ giản đồ trạng thái Mealy cho các
trường hợp sau:
a) Ngõ ra Z =1 nếu tổng số bit 1 nhận được chia hết cho 4 ( ta xem 0, 4, 8, 12,…. chia hết cho 4)
b) Ngõ ra Z = 1 nếu tổng số bit 1 nhận được chia hetá cho 4 và tổng số bit 0 nhận được là 1 số lẽ
(có 9 trạng thái).
1.20 Một hệ tuần tự có 2 ngõ ra. Các ngõ vào (X
1
, X
2
)

biểu

diễn số nhò phân 2 bit N. Nếu giá trò
hiện tại của N lớn hơn giá trò trước đó thì Z
1
=1. Nếu giá trò hiện tại của N nhỏ hơn giá trò trước đó
thì Z
2
=1. Các trường hợp khác thì Z
1
=Z
2

=0. Khi cặp giá trò vào đầu tiên nhận được thì không có
giá trò trước đó của N thì ta xem như trường hợp với Z
1
=Z
2
=0.
a) Tìm bảng trạng thái Mealy của hệ (số trạng thái tối thiểu bao gồm trạng thái bắt đầu là 5). Cài
đặt hệ bằng PLA.
b) Tìm bảng trạng thái Moore của hệ (số trạng thái tối thiểu là 11). Cài đặt hệ bằng PLA.
1.21 Một hệ tuần tự có 2 ngõ vào và 2 ngõ ra. Các ngõ vào (X
1
,X
2
) biểu diễn số nhò phân 2 bit N.
Nếu giá trò hiện tại của N cộng với giá trò N trước đó lớn hơn 2 thì Z
1
=1. Nếu giá trò hiện tại của
N nhân với giá trò trước đó của N mà lớn hơn 2 thì Z
2
=1. Các trường hợp khác thì Z
1
=Z
2
=0. Khi
nhận được cặp giá trò vào đầu tiên thì xem như giá trò trước đó của N=0.
a) Tìm giản đồ trạng thái Mealy và bảng trạng thái của hệ (số trạng thái tối thiểu là 4). Cài đặt
bằng PLA.
b) Tìm bảng trạng thái Moore của hệ (số trạng thái tối thiểu là 11 nhưng với đáp số có số trạng
thái < 16 chấp nhận được).
1.22 Một hệ tuần tự Moore có 1 ngõ vào và 1 ngõ ra. Khi chuỗi vào là 011 thì ngõ ra Z=1 và giữ

giá trò 1 cho đến khi chuỗi vào 011 xảy ra một lần nữa thì ngõ ra Z=0. Ngõ ra Z giữ giá trò 0 cho
đến khi 011 xảy ra lần thứ 3. Thí dụ chuỗi vào:
X = 0 1 0 1 1 0 1 0 1 1 0 1 0 0 1 1 1
Cho chuỗi ra Z = 0 0 0 0 1 1 1 1 1 0 0 0 0 0 0 1 1
Suy ra bảng trạng thái (có số trạng thái tối thiểu 6). Cài đặt hệ bằng PLA.
1.23 Tương tự 1.22 nhưng với chuỗi vào 101 làm cho ngõ ra đổi trạng thái. Thí dụ:
chuỗi vào X = 0 1 0 1 0 1 0 0 1 0 1 0 1 1 0 1 0
chuỗi ra Z = 0 0 0 1 1 0 0 0 0 0 1 1 0 0 0 1 1
Tìm bảng trạng thái (6 hàng tối thiểu). Cài đặt hệ bằng PLA.
1.24 Giá trò vào của 1 hệ tuần tự gồm các nhóm 5 bit. Mỗi nhóm 5 bit biểu diễn só BCD loại mã
2 trong 5 (có 2 bit 1 trong nhóm 5 bit). Sau khi nhận 5 bit, hệ cho trò ra là 1 và reset nếu nhóm 5
bit là mã 2 trong 5 hợp lệ, các trường hợp khác thì ngõ ra bằng 0 và reset. Hệ có 1 ngõ vào và 1
ngõ ra. Suy ra giản đồ trạng thái Mealy (có số trạng thái tối thiểu là 13).
1.25 Một hệ tuần tự Mealy có 2 ngõ vào và 1 ngõ ra. Nếu tổng số bit 0 nhận được > 4 và tối thiểu
3 cặp trò vào đã xảy ra thì ngõ ra bằng 1 ở cặp vào cuối trong chuỗi trò vào. Khi ngõ ra Z=1 xảy
ra thì hệ reset. Suy ra giản đồ trạng thái và bảng trạng thái. Chỉ rõ ý nghóa của mỗi trạng thái. Thí
dụ S
0
nghóa là reset, S
1
nghóa là cặp trò vào là 11, …
Thí dụ:

KTS2–Bài tập–trang 5/24
Chuỗi vào: X
1
= 1 1 1 0 0 0 1 1 1 0 0 0 1 1 0 0 0 1 0
X
2
= 1 0 0 0 0 0 1 1 1 1 1 1 0 1 0 0 0 1 0

Chuỗi ra: Z = 0 0 0 1 0 0 1 0 0 0 0 0 1 0 0 1 0 0 1
1.26 Một hệ tuần tự Moore có 1 ngõ vào và 1 ngõ ra. Ngõ ra Z = 1 nếu tổng số bit 1 nhận được là
lẻ và tổng số bit 0 nhận được là số chẵn > 0. Suy ra giản đồ trạng thái và bảng trạng thái (số
trạng thái tối thiểu là 6). Cài đặt hệ bằng PLA.
1.27 Một hệ tuần tự có 1 ngõ vào X và 1 ngõ ra Z. Ngõ ra Z hiện tại bằng giá trò vào X trước đó 2
chu kỳ clock. Thí dụ:
X = 0 1 0 1 1 0 1 0 1 1 0 1 0 0 0 1
Z = 0 0 0 1 0 1 1 0 1 0 1 1 0 1 0 0
Hai giá trò đầu tiên của Z là 0. Tìm giản đồ trạng thái Mealy và bảng trạng thái của hệ. Cài đặt
bằng PLA.
1.28 Một hệ tuần tự có 1 ngõ vào X và 1 ngõ ra Z. Ngõ ra hiện tại bằng giá trò vào trước đó 3 chu
kỳ clock. Thí dụ:
X = 0 1 0 1 1 0 1 0 1 1 0 1 0 0 0 1
Z = 0 0 0 0 1 0 1 1 0 1 0 1 1 0 1 0
Ba giá trò đầu của Z = 0. Tìm giản đồ trạng thái Mealy và bảng trạng thái của hệ. Cài đặt hệ
bằng PLA.
1.29 Một hệ tuần tự có 1 ngõ vào X và 2 ngõ ra S và V. X biểu diễn số nhò phân 4 bit N mà LSB
được nhập trước, S biểu diễn số nhò phân 4 bit bằng N+2 mà ngõ ra sẽ cho LSB ra trước. Ở thời
điểm trò vào thứ 4 xảy ra thì V=1 nếu N+2 lớn hơn biểu diễn 4 bit (bò tràn [overflow]), ngược lại
thì V=0. Hệ luôn luôn reset sau khi nhận được bit thứ 4 của X. Tìm giản đồ trạng thái Mealy và
bảng trạng thái của hệ. Cài đặt hệ bằng PLA.
Thí dụ: X = 0111 (đây là 14
10
với LSB đi trước)
S = 0000 (vì 14 + 2 = 16
10
= 10000
V = 0001
1.30 Một hệ tuần tự có 1 ngõ vào X và 2 ngõ ra D và B. X biểu diễn số nhò phân 4 bit N mà nhập
vào với LSB đi trước, D biểu diễn số nhò phân 4 bit bằng N - 2 mà ngõ ra xuất với LSB đi trước.

Ở thời điểm trò vào thứ 4 xảy ra thì B=1 nếu N -2 nhỏ hơn 0 ( mượn = Borrow), ngược lại thì B=0.
Hệ luôn luôn reset sau khi nhận được bit thứ 4 của X. Tìm giản đồ trạng thái Mealy vàbảng trạng
thái . Cài đặt hệ bằng PLA.
Thí dụ: X = 0001 1000 1100
D = 0110 1111 1000
B = 0000 0001 0000
1.31 Một hệ tuần tự có 1 ngõ vào X và các ngõ ra Y và Z. Cặp YZ biểu diễn 1 số nhò phân 2 bit
bằng số bit 1 đã nhận được. Hệ reset khi tổng số bit 1 nhận được là 3 hoặc khi tổng số bit 0 nhận
được là 3. Tìm giản đồ trạng thái Moore và bảng trạng thái của hệ. Cài đặt hệ bằng PLA.
1.32 Một hệ tuần tự có 1 ngõ vào X và các ngõ ra Y và Z. Cặp YZ biểu diễn 1 số nhò phân 2 bit
bằng số cặp bit 1 liên tiếp nhận được ở ngõ vào. Thí dụ chuỗi vào 0110 chứa một cặp bit 1, chuỗi
011110 chứa 2 cặp bit 1, và chuỗi 0110111 chứa 3 cặp bit 1 liên tiếp. Hệ reset khi tổng số cặp bit
1 liên tiếp là 4. Tìm giản đồ trạng thái Moore và bảng trạng thái của hệ. Cài đặt hệ bằng PLA.
Thí dụ: reset
↓
Chuỗi vào: X = 0 1 0 1 1 0 1 1 1 0 0 1 0 1 0 1 0 1 1 1 0 1 1 0 1 1 0 0 1 0

KTS2–Bài tập–trang 6/24
Chuỗi ra : Y = 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 1 1 1 1 1
Z = 0 0 0 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 0 0 0 0 0

Chuỗi vào: X = 1 1 1 1 1 1 1 1
Chuỗi ra: Y = 0 0 1 1 0 0 0 1
Z = 0 1 0 1 0 0 1 0
↑
Reset
Hướng dẫn: Bảo đảm hệ reset như ở các thí dụ trên.
1.33 Một hệ tuần tự có 1 ngõ vào và 1 ngõ ra được dùng để mở rộng 2 bit đầu của chuỗi 4 bit như
sau:
Giá trò vào

Giá trò ra

0 0 X X

0 1 X X
1 0 X X
1 1 X X
0 0 0 0

0 0 1 1
1 1 0 0
1 1 1 1
Cứ sau 1 bộ 4 bit thì hệ reset. Tìm giản đồ trạng thái Mealy và bảng trạng thái của hệ. Các bit thứ
3 và thứ 4 của chuỗi vào có thể là 1 hoặc 0, vì vậy phải đảm bảo hệ sẽ làm việc với mọi kết hợp
có thể có.
1.34 Một hệ tuần tự dùng để điều khiển họat động của một máy bán hàng bán món hàng $0,25
(25 xu). Hệ có 3 ngõ vào N, D và Q và 2 ngõ ra R và C. Bộ phát hiện tiền đồng trong máy bán
hàng đồng bộ với clock của hệ tuần tự ta thiết kế. Bộ phát hiện tiền đồng sẽ cho ra 1 cho N, D
hay Q (N = nickel = 5 xu, D = dime = 10 xu và Q = quarter = 25 xu) khi ta cho vào 5 xu, 10 xu hay
25 xu. Mỗi lần chỉ có tối đa ngõ ra là 1 ở bộ phát hiện tiền đồng. Khi khách hàng đưa tiền vào thì
máy bán hàng kiểm tra thấy nếu tối thiểu 25 xu thì giao hàng cho khách trả tiền dư theo 5 xu. Với
mỗi giá trò ra là 1 ở C thì máy xuất ra đồng 5 xu cho khách hàng. Món hàng sẽ được xuất ra khi
hệ cho ngõ ra R = 1. (C = change =thối tiền và R = return = giao hàng). Hệ sẽ reset sau khi giao
hàng.
Thí dụ: Khách hàng nhét 1 đồng 5 xu, 1 đồng 10 xu và 1 đồng 25 xu. Các ngõ vào và ra của hệ
như sau:
N = 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0
Ngõ vào → D = 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0
Q = 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0

Ngõ ra → R = 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0
C = 0 0 0 0 0 0 0 0 0 0 0 1 1 1 0 0
Chú ý là có thể có các số không giữa các giá trò vào.
Suy ra bảng trạng thái Moore của hệ, và mỗi trạng thái chỉ ra khách hàng đã đưa vào bao nhiêu
tiền hoặc đã thối lại bao nhiêu. Cài đặt hệ bằng PLA.
1.35
a) Suy ra bảng trạng thái của hệ tuần tự Mealy đổi một chuỗi các bit nối tiếp từ mã NRZ sang mã
NRZI. Giả sử rằng chu kỳ xung nhòp bằng thời gian bit như hình E.1.35.
b) Lặp lại a) với hệ tuần tự Moore.

KTS2–Bài tập–trang 7/24
c) Vẽ giản đồ đònh thì cho đáp số ở a) dùng dạng sóng vào NRZ như ở hình trên. Nếu ngõ vào hơi
thay đổi sau cạnh clock, hay chỉ các chỗ ở dạng sóng ra mà các “glitch” (gai/xung nhiễu) [các giá
trò ra sai] có thể xảy ra.
d) Vẽ giản đồ đònh thì cho đáp số ở b), dùng cùng các dạng sóng vào như ở c). Có nhận xét gì?


Hình E. 1.35
1.36 Thiết kế 1 hệ tuần tự đồng bộ dùng PLA và D flipflop kích cạnh lên mà cho ngõ ra Z tỉ lệ
với tần số xung nhòp CK (Z = CK/n) như được minh họa ở giản đồ đònh thì ở hình sau:
Trạng thái

a

b

c

a

b

c


CK

Z

Hình E.1.36
a) Tần số tín hiệu ra Z tỉ lệ như thế nào với tần số CK?
b) Tìm bảng trạng thái để thiết kế.
c) Sử dụng gán trạng thái a = 00, b = 01 và c = 10. Cho tất cả các trạng thái không sử dụng
về a (00). Vẽ sơ đồ mạch thiết kế.
1.37 Thiết kế hệ tuần tự đồng bộ Moore có 2 ngõ vào X
1
và X
2
và 1 ngõ ra Z. Khi X
1
=0 và X
2
=1
thì ngõ ra Z = 1. Nếu tiếp theo ngõ vào X
2
=1 thì ngõ ra Z vẫn ở trò là 1, còn các trường hợp khác
thì Z = 0. Cài đặt hệ bằng PLA và D flipflop kích cạnh xuống.

Chương 2–Lưu đồ máy trạng thái
2.1 Xây dựng 1 khối SM có 3 biến vào (D, E, F), 4 biến ra (P, Q, R, S) và 2 đường ra. Với khối
này, ngõ ra P luôn luôn là 1 và Q = 1 nếu D = 1. Nếu D và F là 1 hoặc D và E là 0 thì R = 1 và
lấy đường ra 2. nếu (D = 0 và E = 1) hoặc (D = 1 và F = 0) thì S = 1 và lấy đường ra 1.
2.2 Xây dựng một khối SM có 3 biến vào (A, B, C), 4 biến ra (W, X, Y, Z) và 2 đường ra. Với
khối này, ngõ ra Z luôn luôn bằng 1 và W = 1 nếu cả hai A và B bằng 1. Nếu C = 1 và A = 0 thì
Y = 1 và chọn đường ra 1. Nếu C = 0 hoặc A = 1 , thì X = 1 và chọn đường ra 2.

KTS2–Bài tập–trang 8/24
2.3 Chuyển các giản đồ trạng thái hình E.2.1 và E.2.2 sang các lưu đồ SM.

Hình E.2.1. Máy trạng thái Moore Hình E.2.2 Máy trạng thái Mealy
2.4 Chuyển các giản đồ trạng thái (bộ phát hiện tuần tự) hình E.2.3 và E.2.4 sang lưu đồ SM. Sử
dụng các ngõ ra theo điều kiện cho hình E.2.3.

Hình E.2.3 Giản đồ Mealy Hình E.2.4 Giản đồ Moore
2.5 Chuyển giản đồ trạng thái hình E.2.5 sang lưu đồ SM. Kiểm tra 1 biến duy nhất trong mỗi hộp
quyết đònh. Hãy thử tối thiểu hóa số hộp quyết đònh.

KTS2–Bài tập–trang 9/24

Hình E.2.5
2.6 Chuyển giản đồ trạng thái hình 2.23 sang lưu đồ SM.
2.7 Hoàn tất giản đồ đònh thì sau cho lưu đồ SM ở hình 2.25 (bộ nhân nhò phân), giả sử St = 1.

Hình E.2.7 Giản đồ đònh thì của hình 2.25
2.8 Hoàn tất giản đồ đònh thì sau cho lưu đồ SM ở hình 2.20 (bộ chia nhò phân)

KTS2–Bài tập–trang 10/24

Hình E.2.8 giản đồ đònh thì cho hình 2.20.
2.9 Thiết kế lại bộ nhân nhò phân để bất cứ lúc nào phép cộng xảy ra bit nhân (M) sẽ được đặt
thành 0. Như vậy, nếu M = 1 ở thời điểm clock cho trước và phép cộng xảy ra, M sẽ bằng 0 ở thời
điểm clock kế. Như vậy, ta có thể luôn luôn cộng khi M = 1 và luôn luôn dòch khi M = 0. Điều
này có nghóa là mạch điều khiển sẽ không phải đổi trạng thái khi M =1, và số trạng thái có thể
được giảm từ 8 xuống 5. Vẽ lưu đồ SM cho bộ điều khiển nhân.
2.10
a) Với lưu đồ SM của hình 2.20 (bộ chia nhò phân), thực hiện phép gán trạng thái sau cho các
flipflop A và B: S
0
, AB =00; S
1
, AB =01; S
2
, AB =11; S
3
, AB =10.
Suy ra các phương trình giá trò ra và trạng thái kế bằng cách đi theo các đường dẫn nối kết ở lưu
đồ SM. Đơn giản hóa các phương trình và vẽ hệ dùng các D flipflop và các cổng NAND
b) Lặp lại cho lưu đồ SM hình 2.25 (bộ nhân nhò phân). Dùng gán trạng thái:
S
0
, AB =00; S
1
, AB =01; S
2
, AB =10
2.11
a) Viết các phương trình giá trò ra và trạng thái kế cho trò chơi xúc xắc bằng cách đi theo các
đường dẫn nối kết trên lưu đồ SM (hình 2.28)

b) Thiết kế khối có tên “logic kiểm tra” (Test Logic) ở hình 2.26 (trò chơi xúc xắc).
2.12
a) Cài đặt lưu đồ SM ở hình 2.9 dùng 1 PLA và 2 D flipflop. Vẽ sơ đồ khối và cho bảng PLA.
b) Lặp lại cho hình 2.25 (bộ nhân nhò phân) dùng cùng phép gán trạng thái như ở bài tập 2.10.
2.13 Cho lưu đồ SM ở hình E.2.13.
a) Vẽ giản đồ đònh thì chỉ clock, trạng thái (S
0
,S
1
, S
2
), các giá trò vào X
1
và X
2
và các giá trò ra.
Giả sử là X
3
= 0 và chuỗi tuần tự vào cho X
1
X
2
là 01, 00, 10, 11, 01, 10. Giả sử là tất cả các thay
đổi trạng thái xảy ra ở cạnh lên của clock, và các giá trò vào thay đổi giữa các xung clock.
b) Sử dụng gán trạng thái cho ở bài tập 2.10 (b) và suy ra các phương trình ra và trạng thái kế
bằng cách đi theo các đường dẫn nối kết. Đơn giản hóa các phương trình này dùng trạng thái
“don’t care” (AB = 11) và vẽ hệ tương ứng.
c) Cài đặt lưu đồ 1 PLA và các D F/ F. Cho bảng PLA?

KTS2–Bài tập–trang 11/24

d) Nếu dùng ROM thay vì PLA, thì cần ROM kích thước bao nhiêu? Viết 5 dòng đầu tiên của
bảng ROM.

Hình E.2.13
2.14 Tương tự bài tập 2.13 nhưng cho lưu đồ SM ở hình E.2.14 và chuỗi tuần tự vào là X
1
X
2
X
3
=
011, 101, 111, 010, 110, 101, 001.
2.15
a) Suy ra lưu đồ SM cho bộ điều khiển ở bài tập 1.8.
b) Cài đặt lưu đồ SM ở (a) dùng 1 PLA và các D flipflop
2-16 Cho trước các biến vào X
1
và X
2
, các biến trạng thái Y
1
, Y
2
và Y
3
và các biến ra Z
1
đến
Z
8

, hãy tìm các biến Moore và Mealy nếu biết:
a) Z
1

= Y
1
.Y’
2
.X
1


b) Z
2
= Y’
1
.Y
3

c) Z
3
= Y
1
. Y’
2.
Y’
3
d) Z
4
= Y

3
. X
1
. X’
2

e) Z
5

= Y’
2
f) Z
6
= Y’
1
.

Y’
3
.X’
1

g) Z
7
= Y
1
+ Y
2

h) Z

8
= Y’
2
+ X
2

2.17 Thiết kế 1 SM đồng bộ kiểu Moore với 2 biến vào X
1
và X
2
và 1 biến ra Z. Khi X
1
’
.
X
2
=1 ở
sự kiện đònh thì clock kế thì ngõ ra Z = 1. Rồi ngõ ra Z trở về 0 trừ khi X
2
=1 làm cho giá trò ra giữ
ở 1.
a) Vẽ lưu đồ ASM
b) Tìm phương trình trạng thái kế (dùng D flipflop kích cạnh âm). Tìm phương trình cho Z.

KTS2–Bài tập–trang 12/24
c) Vẽ mạch.


Hình E.2.14
2.18 Tương tự 2.17 nhưng X

1
’ .X
2
= 0 làm cho giá trò ra Z ở giá trò 1. X’
1
= 1 làm cho giá trò ra Z ở
trò 0, ngược lại Z = 1.
a) Vẽ giản đồ trạng thái.
b) Tìm phương trình trạng thái kế (dùng D flipflop kích cạnh dương). Tìm phương trình của Z.
c) Vẽ mạch.
2.19 Thiết kế 1 SM đồng bộ kiểu Mealy với 1 ngõ vào X và 2 ngõ ra Z
1
và Z
2
Khi X = 1 ở nhòp
clock kế thì máy thay đổi từ trạng thái S
A
sang trạng thái S
B
và Z
1
Z
2
= 01. Máy vẫn ở trạng thái
S
B
khi X =1 và cho Z
1
Z
2

= 10, Khi X=0, máy trở về trạng thái S
A
với Z
1
Z
2
=00 và Z
1
Z
2
giữ là
00 nếu như máy vẫn ở S
A
.
a) Vẽ lưu đồ ASM.
b) Vẽ giản đồ trạng thái.
c) Sử dụng a) hoặc b) để có được các phương trình trạng thái kế hoặc phương trình ngõ ra với D
flipflop kích cạnh dương.
d) Tối thiểu hóa các phương trình và vẽ mạch.
2.20 Từ các hình E.2.20 a) đến c) , hãy tìm các phương trình trạng thái kế và phương trình ngõ ra.
Hãy tìm các phương trình trạng thái kế (không tối thiểu hóa).

KTS2Baứi taọptrang 13/24

Hỡnh E.2.20
2.21 Phaõn tớch SM ụỷ hỡnh E. 2.21 vaứ tỡm:
a) Phửụng trỡnh vaứo D flipflop vaứ ngoừ ra Z.

KTS2–Bài tập–trang 14/24
b) Bảng dòng.

d) Giản đồ trạng thái.

Hình E.2.21
2.22 Thiết kế mạch đồng bộ dùng D flipflop kích cạnh âm cho tín hiệu ra Z bằng 1/5 tần số của
clock hệ thống CK.
a) Vẽ giản đồ đònh thì quan hệ giữa CK và Z.
b) Lập bảng trạng thái.
c) Sử dụng gán trạng thái nhò phân trực tiếp thí dụ S
0
= 0,… và đưa tất cả các trạng thái không sử
dụng về S
0
. Tìm các phương trình ra và trạng thái kế.
d) Vẽ mạch.
2.23 Cho các giản đồ trạng thái sau (biến vào là X, biến ra là Z), hãy vẽ lưu đồ SM và rút gọn:

(a) (b)
Hình E.2.23
2.24 Một mạch kiểm tra mỗi lần 4 bit dữ liệu. Dữ liệu được nhận nối tiếp và ngõ ra của mạch là 1
nếu tổng số bit là lẻ. Cứ sau 4 bit thì mạch quay về điều kiện reset.
a) Vẽ lưu đồ SM và rút gọn nếu có.
b) Cài đặt lưu đồ SM, dùng PLA và D flipflop kích cạnh xuống.
2.25 Dùng lưu đồ SM để thiế kế mạch đếm 0, 1, 2, 3, 4 và lặp lại. Mạch này dùng để điều khiển
8 đèn như sau: Ban đầu các đèn từ 1 đến 4 sáng, tiếp theo đèn 2 đến 5 sáng, 3 đến 6, 4 đến 7 và 5
đến 8. Rồi mẫu xuất này được lặp lại. Thiết kế mạch dùng PLA và D flipflop.

KTS2–Bài tập–trang 15/24
2.26 Các phương trình trạng thái kế và trò ngõ ra có được 1 tuần tự đồng bộ có 8 ngõ vào, 2 ngõ ra
như sau:
D

A
= A’B’C’W’ + AC’N’
D
B
= A’.C.X.Y’ + A’B + BC’
D
C
= A’B’C’S + A’B’CY’ + BCH + ABN +ABD + ABC
Z = B’CSY + ABC
K = AC’N
Với A,B,C là 3 biến trạng thái và Z và K các ngõ ra. Hãy suy ra lưu đồ SM của hệ và cài
đặt hệ này.


Chương 3– Hệ tuần tự không đồng bộ
 Phân tích các hệ tuần tự không đồng bộ
3.1 Với bảng dòng cho trước.
a) Tìm tất cả các chạy đua tới hạn và giải thích tại sao chúng tới hạn,
b) Tìm tất cả các chạy đua không tới hạn
c) Tìm tất cả các lập vòng (cycle)
d) Vẽ giản đồ đònh thì chỉ cái gì xảy ra, cho Q
1
Q
2
và Z khi hệ được bắt đầu bằng trạng thái b) và
input được thay đổi từ 01 sang 00.
PS
Q
1
Q

2

NS

Z

X
1
X
2
=
00

01

11

10

00

01

11

10

0

0

ⓐ
ⓐⓐ
ⓐ

c

b

c

0

0

0

0

0

1

c

ⓑ
ⓑⓑ
ⓑ

ⓑ

ⓑⓑ
ⓑ

d

1

0

1

0

1

1

d

ⓒ
ⓒⓒ
ⓒ

b

d

0

1

0

0

1

0

c

ⓓ
ⓓⓓ
ⓓ

b

ⓓ
ⓓⓓ
ⓓ

1

1

0

0

3.2 Ban đầu Q

1
= Q
2
= 0. Xây dựng bảng dòng cho hệ sau, và dùng bảng dòng này để xác đònh
chuỗi vào ngắn nhất cho X
1
X
2
mà sẽ cho giá trò ra Z = 1.(Sự thay đổi đồng thời các biến vào
không được cho phép).

Hình E.3.2
3-3 Với hệ sau, xây dựng bảng dòng và xác đònh chuỗi giá trò ra. Trạng thái ban đầu là 00 và
chuỗi vào là X
1
X
2
= 00, 01,11,10, 00.

KTS2–Bài tập–trang 16/24

Hình E.3.3
3.4 Xây dựng bảng dòng cho hệ sau và mô tả cái gì xảy ra khi X bò thay đổi từ 0 sang 1. Nếu hệ
được bắt đầu với Q
1
= Q
2
= 0, làm thế nào để có được giá trò ra Z = 1? Vẽ giản đồ đònh thì chỉ X,
Q
1

, Q
2
và Z chỉ thời điểm ở đó X phải thay đổi để có được giá trò ra Z=1.

Hình E.3.4
3.5 Lặp lại bài 3.4 cho hệ sau:


KTS2–Bài tập–trang 17/24
Hình E.3.5
3.6 Phân tích hệ sau dùng bảng dòng. Chuỗi giá trò ra là bao nhiêu với chuỗi vào sau: X
1
X
2
= 00,
10, 11, 01, 11, 10, 00, 01, 00. Chỉ các giá trò nhất thời (quá độ) nếu có, trong dấu ngoặc.

Hình E.3.6
3.7 Phân tích hệ sau dùng bảng dòng. Chuỗi giá trò ra là bao nhiêu cho chuỗi vào sau: X
1
X
2
= 00,
01, 11, 11, 10, 00, 01, 00, 10? Chỉ các giá trò nhất thời (quá độ) nếu có trong dấu ngoặc.

Hình E.3.7
3.8
a) Phân tích hệ không đồng bộ sau dùng bảng dòng. Bắt đầu bằng trạng thái toàn phần ổn đònh
với X =Z = 0, xác đònh các chuỗi trạng thái và giá trò vào khi chuỗi vào là X = 0, 1, 0, 1, 0, 1,
b) Có chạy đua nào trong bảng dòng không? Nếu có, chúng có phải là các chạy đua tới hạn?

KTS2–Bài tập–trang 18/24

Hình E.3.8
3.9 Làm lại 3-8 cho hệ không đồng bộ sau.

Hình E.3.9

 Thành lập và rút gọn các bảng dòng cơ bản
3.10 Một hệ giao hoán tuần tự không đồng bộ có 1 ngõ vào C và 1 ngõ ra Z. Tính hiệu vào là
sóng vuông có tần số f. Ngõ ra của hệ là sóng vuông có tần số f/3 như được chỉ trong giản đồ
đònh thì sau. Tìm bảng dòng có số hàng tối thiểu cho hệ chia tần số này.

Hình E.3.10
3.11 Một hệ giao hoán tuần tự không đồng bộ có 2 ngõ vào và 2 ngõ ra. Tất cả các chuỗi giá trò
vào và các chuỗi giá trò ra cần có được lập bảng như sau:
Chuỗi vào: 00, 10, 11, 01, 00
Chuỗi ra : 00, 00, 10, 00, 00.
Chuỗi vào: 00, 01, 11, 10, 00
Chuỗi ra : 00, 00, 01, 00, 00
Chuỗi vào: 00, 10, 00, 01, 00
Chuỗi ra : 00, 00, 00, 00, 00
Chuỗi vào: 00, 01, 00, 10, 00
Chuỗi ra : 00, 00, 00, 00, 00

KTS2–Bài tập–trang 19/24
Tìm bảng dòng có số hàng tối thiểu.
3.12 Một hệ tuần tự không đồng bộ có 2 ngõ vào X
1
X

2
và 1 ngõ ra Z. Khi giá trò vào X
1
X
2
là 11,
giá trò là 1 và vẫn ở giá trò 1 cho đến khi giá trò vào vừa trước X
1
X
2
=11 xảy ra một lần nữa, ở thời
điểm đó giá trò ra là 0. Khi phát hiện được 11 kế, hệ thực hiện tác vụ này một lần nữa.
Thí dụ:
X
1
X
2
= 00 01 10 11 00 01 11 10 11 10 01 00
Z = 0 0 0 1 1 1 1 0 1 0 0 0
Không cho phép giá trò đầu tiên của chuỗi vào là 11. Tìm bảng dòng có số hàng tối thiểu.
3.13 Một số máy tính có điiều khiển bước, cho phép người điều hành cho chương trình chạy từng
bước. Việc này cần 1 mạch mà có 1 nút ấn để cho ra các xung clock, mỗi khi ấn nút cho 1 xung
clock. Có giản đồ đònh thì sau. Đònh thì của tín hiệu nút nhấn là ngẫu nhiên, ngoại trừ có khoảng
rộng (=1) dài hơn so với clock. Tìm bảng dòng có số hàng tối thiểu.

Hình E.3.13
3.14 Hệ tuần tự có 2 ngõ vào (X
1
X
2

) và 1 ngõ ra (Z). Nếu chuỗi vào 00, 01, 11 xảy ra, Z trở thành
1 và giữ là 1 cho đến khi xảy ra chuỗi vào 11, 01, 00. Trong trường hợp này Z trở thành 0 và giữ
là 0 cho đến khi xảy ra chuỗi đầu tiên xảy ra lần nữa (Chú ý là giá trò vào cuối cùng trong 1
chuỗi có thể là giá trò vào thứ nhất của chuỗi khác). Tìm bảng dòng có số hàng tối thiểu.

3.15 Với bảng dòng cơ bản sau, tìm các trạng thái toàn phần tương đương và rút gọn các bảng
tương ứng. Hoàn tất việc rút gọn bằng bộ trộn/hợp nhất hàng (row merger) và suy ra bảng giá trò
ra tương ứng cho mỗi bảng. Các bảng dòng có số hàng tối thiểu là duy nhất không?
a)

X
1
X
2

Z
1
Z
2

00

01

11

10

1

①
①①
①

11

4

10

01

2

5

②
②②
②

–

3

11

3

5

2

13

③
③③
③

11

4

12

–

④
④④
④

15

00

5

⑤
⑤⑤
⑤

–

8



10

6

14

⑥
⑥⑥
⑥

–

10

11

7

⑦
⑦⑦
⑦

6

8

3

01

8

7

–

⑧
⑧⑧
⑧

3

00

9

⑨
⑨⑨
⑨

11

13

10

01

10

12

6

13

⑩
⑩⑩
⑩

11

11

5

⑪
⑪⑪
⑪

–

3

11

12

⑫
⑫⑫
⑫

2

4

15

01


KTS2–Bài tập–trang 20/24
13

1

–

⑬
⑬⑬
⑬

10

00

14

⑭
⑭⑭
⑭

–

8

–

10

15

1

6

4

⑮
⑮⑮
⑮

11

b)
X
1
X
2

Z
00

01

11

10

①
①①
①

2

6

3

0

5

②
②②
②

4

–

0

1

2

6

③
③③
③

0

–

2

4
④
④④
④

7

1

⑤
⑤⑤
⑤

2

–

7

0

9

8

⑥
⑥⑥
⑥

12

0

1

–

4

⑦
⑦⑦
⑦

1

9

⑧
⑧⑧
⑧

4

–

0

⑨
⑨⑨
⑨

2

–

10

0

1

–

11

⑩
⑩⑩
⑩

1

–

8

⑪
⑪⑪
⑪

10

1

9

–

6

⑫
⑫⑫
⑫

0

3.16 Một loại D flipflop có xung nhòp làm việc như sau: Ở cạnh xuống của xung clock (từ 1 0)
ngõ ra Q giã sử cùng trạng thái mà ngõ vào D có ở cạnh lên của xung clock ( t

ø 0 1). Ngõ ra
không thay đổi ỡ bất cứ lúc nào so với clock. Khi D thay đổi đồng thời với cạnh lên của clock, giá
trò D có tức thời ngay trước khi thay đổ sẽ xác đònh giá trò ra sau xung clock. Tìm bảng dòng có số
hàng tối thiểu.

3.17 Một J-K nhạy cạnh không có clock làm việc như sau: Khi J thay đổi từ 0 sang 1, Q trở thành
(giữ nguyên) 1. Khi K thay đổi từ 0 sang 1, Q trở thành (giữ nguyên) 0. Khi J và K thay đổi đồng
thời từ 00 sang 11, Q thay đổi trạng thái. Ngõ ra flipflop không thay đổi khi J thay đổi từ 1 sang 0,
hoặc K thay đổi từ 1 sang 0, hoặc JK thay đổi từ 11 sang 00. Các thay đổi của JK từ 01 sang 10
hoặc 10 đến 01 thì không được cho phép. Tìm bảng dòng cơ bản có só hàng tối thiểu.
3.18 Một hệ tuần tự không đồng bộ được thiết kế để bắt các xung trên đường vào X. Hệ có 1 ngõ
vào X, 1 ngõ vào reset R và 1 ngõ ra Z. Nếu X thay đổi từ 0 sang 1 hoặc từ 1 sang 0 trong khi R =
0 thì biến ra Z thành 1 và giữ giá trò 1 cho tới khi hệ bò reset. Như vậy nếu có 1 xung ở đường vào
khi R = 0 , giá trò ra sẽ là 1 để chỉ sự xảy ra của xung. Khi R =1, Z=0. Tìm bảng dòng có số hàng
tối thiểu.

 Gán trạng thái và cài đặt các bảng dòng
3.19 Thực hiện phép gán đúng cho các biến trạng thái nội cho mỗi bảng dòng sau. Trong mỗi
trường hợp, thì 3 biến trạng thái nội thì đủ. Xác đònh các bảng trạng thái cuối cùng dưới các trạng
thái nội.
a) b)

00

01

11

10

1

①
①①
①

①
①①
①

4

5

KTS2–Bài tập–trang 21/24
2

1

②
②②
②

②
②②
②

5

3

③
③③
③

1

2

③
③③
③

4

3

2

④
④④
④

5

5

3

⑤
⑤⑤
⑤

2

⑤
⑤⑤
⑤



3.20 Tương tự 3.19 cho các bảng sau:

X
1
X
2


00

01

11

10

a


4

7

10

b

1



11

c

2


8

⑩
⑩⑩
⑩

d



9

⑪
⑪⑪
⑪

e

3

6


10

f


5

7





3.21 Dùng phép gán sau cho bảng dòng sau, tìm bảng dòng mở rộng. Chú ý rằng mặc dù chuyển
trực tiếp từ a
1
đến d
1
hoặc d
2
thì không thể được, chuyển từ a
1
đến a
2
hoặc d
2
có thể được vì a
1
vàø
a
2

là các trạng thái tương đương.







00

01

11

10

a
1
a
2




a

ⓐ
ⓐⓐ
ⓐ

c

d

ⓐ
ⓐⓐ
ⓐ

b
1

b
2





b

a

d

ⓑ
ⓑⓑ
ⓑ

ⓑ
ⓑⓑ

ⓑ

c
1

d
1





c

d

ⓒ
ⓒⓒ
ⓒ

b

a

c
2

d
2

d

ⓓ
ⓓⓓ
ⓓ

ⓓ
ⓓⓓ
ⓓ

d

b

3.22 Cài đặt hình 3.2 (b) dùng: a) 2 S-R flipflop và các cổng; b) Chỉ dùng các cổng.
3.23 Thực hiện phép gán trạng thái đúng cho mỗi bảng sau dùng dạng phép gán của hình 3.34, và
tìm bảng mở rộng của mỗi trường hợp.
a) b)

X
1
X
2


00

01

11

10

a

①
①①
①

7

②
②②
②

10

b

5

③
③③
③

9

④
④④
④

c

⑤
⑤⑤
⑤

⑥
⑥⑥
⑥

8

10

d

1

⑦
⑦⑦
⑦

⑧
⑧⑧
⑧

4

e

1

3

⑨
⑨⑨
⑨

⑩
⑩⑩
⑩


00

01

11

10

a

①
①①

①

⑤
⑤⑤
⑤

8

10

b

2

5

⑥
⑥⑥
⑥

9

c

③
③③
③

5

6

⑩
⑩⑩
⑩

d

②
②②
②

4

8

10

e

3

④
④④
④

7

9

f

1

4

⑦
⑦⑦
⑦

⑨
⑨⑨
⑨


X
1
X
2


00

01

11

10

A

4

⑦
⑦⑦
⑦

11

B

②
②②
②

6

⑧
⑧⑧
⑧

10

c

③
③③
③

6

7

⑩
⑩⑩
⑩

d

2

④
④④
④

9

10

e

1

⑤
⑤⑤
⑤

9

10

f

3

⑥
⑥⑥
⑥

7

11

g

2

6

⑨
⑨⑨
⑨

11

h

1

5

7

⑪
⑪⑪
⑪


KTS2–Bài tập–trang 22/24
3.24 Thực hiện phép gán trạng thái đúng cho bài 3.14
a) Cài đặt bảng dòng bằng các S-R flipflop và các cổng.
b) Cài đặt bảng dòng chỉ dùng các cổng (không nối các cổng để
tạo thành các flipflop)
3.25 Thực hiện phép gán ưu tiên giá trò 1 (one-hot assignmetnt) cho bảng ở bài 3.15 (a) và suy ra
các phương trình trạng thái kế.
3.26 Hình E.3.26 (a) minh họa 1 phòng nhỏ có thiết lập hiển thò. Phòng chỉ sẽ giữ mỗi lần 2
người. Các khách thăm có thể đi vào hoặc ra chỉ qua các cửa xoay như được chỉ ở hình. Mỗi cửa
xoay tạo ra tín hiệu 1 bất cứ khi nào có người vào. Bất cứ khi nào có 2 người ở trong phòng, cửa
quay vào bò khóa để ngăn không cho vào thêm và chưa được mở khóa cho đến khi 1 trong 2
người trong phòng bắt đầu rời đi. Tất cả các thời điểm khác nó không bò khóa. Đèn ở phòng sẽ
ON (sáng) bất cứ lúc nào có người đi vào hoặc rời khỏi phòng. Thiết kế một mạch không đồng bộ
cho hình E.3.26 (b) để thực hiện các tín hiệu được chỉ sau:
X
1
= 1 nếu cửa xoay vào đang sử dụng, và X
2
= 2 nếu cửa xoay ra đang sử dụng.
Z
1

= 1 sẽ làm đèn sáng, và Z
2
= 1 sẽ khóa cửa xoay vào.

Hình E.3.26
Giả sử cả 2 ngõ vào không thay đổi đồng thời, mặc dù cả 2 ngõ vào có thể đồng thời bằng 1.
1. Suy ra bảng dòng có số hàng tối thiểu (6 hàng)
2. Thiết kế hệ dùng các cổng NAND và cổng đảo (không có flipflop hoặc các cổng mắc
theo flipflop)
3. Xác đònh chuỗi giá trò vào để kiểm tra hệ.


Chương 4–Hazard
4.1 Tìm tất cả các hazard tất yếu trong bảng dòng sau. Với mỗi hazard, xác đònh giá trò đầu của
X
1
X
2
Q
1
Q
2
và biến vào nào đang thay đổi. Làm thế nào ta có thể khử hazard tất yếu xảy ra bắt
đầu ở b.


X
1
X
2

00

0
1

11

10

a

①
①①
①

5

6

⑨
⑨⑨
⑨

b

②
②②
②

4

6

⑩
⑩⑩
⑩

c

3

④
④④
④

⑥
⑥⑥
⑥

9

d

1

⑤
⑤⑤
⑤

⑦
⑦⑦
⑦

10

e

③
③③
③

5

⑧
⑧⑧
⑧

10


KTS2–Bài tập–trang 23/24
4.2 Với bảng dòng sau, hãy tìm tất cả các hazard tất yếu. Với mỗi hazard, xác đònh trạng thái ổn
đònh ban đầu và biến vào nào đang thay đổi. Hãy giải thích làm thế nào ta có thể khử 1 trong
các hazard tất yếu.

4.3 Tìm tất cả các hazard tónh trong các hệ sau. Với mỗi hazard, xác đònh các giá trò của những
biến nào không đổi và những biến nào đang thay đổi. Hãy cho biết làm thế nào khử tất cả các
hazard này bằng cách thêm các cổng vào các hệ đang có. (Điều này có nghóa là ta có thể thêm

các cổng hoặc các ngõ vào của cổng vào hệ đang có, nhưng ta không thể thay đổi bất cứ kết
nối nào trong các hệ cho trước đó.)

4.4 (a) Hãy tìm tất cả các hazard tónh trong hệ sau. Với mỗi hazard, xác đònh các giá trò của các biến
vào và biến vào nào đang thay đổi khi hazard xảy ra. Và cũng xác đònh xem thứ tự mà các ngõ
ra của cổng phải thay đổi.
(b) Có hazard động xảy ra khi ngõ ra của hệ thay đổi từ 0 sang 1. Xác đònh các giá trò của các biến
vào trước và sau đó. Những giá trò ra của cổng phải thay đổi theo thứ tự nào để cho hazard này
xảy ra.

KTS2–Bài tập–trang 24/24

4.5 Lặp lại bài tập 4.4 cho hệ sau:

4.6 Hãy tìm một cài đặt không có hazard cho mỗi hàm sau chỉ sử dụng các cổng NOR 3 ngõ vào.
a) f(a, b, c, d) = m(0, 2, 6, 7, 8, 10, 13)
b) f(a, b, c, d) = m(2, 3, 6, 7, 8, 10, 13)

4.7 Hãy tìm tất cả các hazard tất yếu trong bảng dòng ở hình 24.6(b). Hãy làm bất cứ thay đổi nào
cần thiết để cho đáp số của ta cho vấn đề 25.5 không có các hazard.