Giáo trình kỹ thuật số (nghề điện công nghiệp trình độ cao đẳng)

BỘ NÔNG NGHIỆP VÀ PHÁT TRIỂN NÔNG THÔN

TRƯỜNG CAO ĐẲNG CƠ GIỚI VÀ THỦY LỢI

GIÁO TRÌNH

KỸ THUẬT SỐ

NGHỀ: ĐIỆN CƠNG NGHIỆP
TRÌNH ĐỘ: CAO ĐẲNG

(Ban hành kèm theo quyết định số 546 ngày 11 tháng 8 năm 2020)

NĂM 2020


TUYÊN BỐ BẢN QUYỀN
Tài liệu này thuộc loại sách giáo trình nên các nguồn thơng tin có thể được phép
dùng nguyên bản hoặc trích dùng cho các mục đích về đào tạo và tham khảo.
Mọi mục đích khác mang tính lệch lạc hoặc sử dụng với mục đích kinh doanh thiếu
lành mạnh sẽ bị nghiêm cấm.


LỜI GIỚI THIỆU
Để thực hiện biên soạn giáo trình đào tạo nghề Điện cơng nghiệp ở trình độ Cao
Đẳng Nghề, giáo trình Kỹ Thuật Số là một trong những giáo trình mơ đun đào tạo chun
ngành được biên soạn theo nội dung chương trình của Nhà trường đã được Hiệu trưởng
phê duyệt. Nội dung biên soạn ngắn gọn, dễ hiểu, tích hợp kiến thức và kỹ năng chặt chẽ
với nhau, logíc.
Kỹ thuật số
Bài MĐ30-01: Đại cương.

Bài MĐ30-02: FLIP – FLOP.
Bài MĐ30-03: Mạch logic MSI.
Bài MĐ30-04: Mạch đếm và thanh ghi.
Bài MĐ30-05: Họ vi mạch TTL – CMOS.
Bài MĐ30-06: Bộ nhớ.
Bài MĐ30-07: Kỹ thuật ADC – DAC.
Trong quá trình sử dụng giáo trình, tuỳ theo yêu cầu cũng như khoa học và cơng
nghệ phát triển có thể điều chỉnh thời gian, bổ sung những kiến thức mới và trang thiết bị
phù hợp với điều kiện giảng dạy.
Tuy nhiên, tùy theo điều kiện cơ sở vật chất và trang thiết bị, các trường có thề sử
dụng cho phù hợp. Mặc dù đã cố gắng tổ chức biên soạn để đáp ứng được mục tiêu đào
tạo nhưng không tránh được những khiếm khuyết. Rất mong nhận được đóng góp ý kiến
của các thầy, cơ giáo, bạn đọc để nhóm biên soạn sẽ hiệu chỉnh hoàn thiện hơn.


MỤC LỤC
TUYÊN BỐ BẢN QUYỀN ...................................................................................... 0
LỜI GIỚI THIỆU .................................................................................................... 2
MỤC LỤC ............................................................................................................... 3
BÀI 1: ĐẠI CƯƠNG .............................................................................................. 7
1.1. TỔNG VỀ MẠCH TƯƠNG TỤ VÀ SỐ: ........................................................... 7
1.1.1. Định nghĩa: ........................................................................................................ 7
1.1.2: Ưu nhược điểmcủa kỹ thuật số so với kỹ thuật tương tự: ................................. 7
1.2.HỆ THỐNG SỐ VÀ MÃ SỐ: ............................................................................. 8
1.2.1. Hệ thống số thập phân: ...................................................................................... 8
1.2.2. Hệ thống số nhị nhân: ........................................................................................ 8
1.2.3 Hệ thống số bát phân: ......................................................................................... 8
1.2.4 Hệ thống số thập lục phân: ................................................................................. 8
1.2.5. Mã BCD: ............................................................................................................ 9
1.2.6. Mã ASC II:......................................................................................................... 9

1.3.CÁC CỔNG LOGIC CƠ BẢN: ........................................................................ 11
1.3.1. Cổng AND ....................................................................................................... 11
1.3.2. Cổng OR: ......................................................................................................... 12
1.3.3. Cổng NOT: ...................................................................................................... 12
1.3.4. Cổng NAND: ................................................................................................... 13
1.3.5. Cổng NOR: ...................................................................................................... 14
1.3.6.Cổng EX-OR: ................................................................................................... 15
1.3.7. Cổng EX – NOR: ............................................................................................. 16
1.3.8. Cổng BUFFER ................................................................................................. 17
1.4. BIỂU THỨC LOGIC VÀ MẠCH ĐIỆN: ......................................................... 17
1.4.1 Mạch điện biểu diễn biểu thức Logic: ............................................................. 17
1.4.2. Xây dựng biểu thức logic theo mạch điện cho trước: ...................................... 18
1.5. ĐẠI SỐ BOOL VÀ ĐỊNH LÝ DEMORGAN: ................................................. 19
1.5.2. Hàm Bool nhiều biến. ...................................................................................... 20
1.5.3. Định lý Demorgan ........................................................................................... 20
1.6. ĐƠN GIẢN BIỂU THỨC LOGIC: .................................................................. 20
1.6.1.Đơn giản biểu thức logic bằng phương pháp đại số ......................................... 21
1.6.2. Rút gọn biểu thức logic bằng bìa Karnaugh: .................................................. 21
1.7. THIẾT KẾ MẠCH LOGIC:............................................................................. 24
1.8. GIỚI THIỆU IC: ............................................................................................. 25
BÀI TẬP CHƯƠNG 1: .......................................................................................... 27
BÀI 2: FLIP – FLOP.............................................................................................. 29
2.1. FLIP - FLOP S –R: ......................................................................................... 29
2.1.1. FF sử dụng cổng NAND .................................................................................. 29
2.1.2. FF S- R dùng cổng NOR: ................................................................................ 30
2.1.3 FF S-R tác động xung lệnh: ................................................................... 31
2.2. FLIP-FLOP J-K: ............................................................................................. 32
2.3. FLIP –FLOP T: .............................................................................................. 34
2.4. FLIP - FLOP D: .............................................................................................. 35

2.5. FLIP - FLOP VỚI NGÕ VÀO PRESET VÀ CLEAR: ...................................... 36
BÀI TẬP: .............................................................................................................. 36
BÀI 3: MẠCH LOGIC MSI ................................................................................... 39
3.1. MẠCH MÃ HÓA: ........................................................................................... 39
3.1.1.Sơ đồ khối tổng quát ......................................................................................... 39
3.1.2. Mạch mã hóa từ 4 sang 2 ................................................................................. 39
3.1.3. Mạch mã hóa từ 8 sang 3 ................................................................................. 40
3.1.4. Mạch mã hóa ưu tiên ....................................................................................... 42
3.2. MẠCH GIẢI MÃ: ........................................................................................... 43
3.2.1. Đặc điểm chung: .............................................................................................. 43
3.2.2. Mạch giải 2 sang 4: ......................................................................................... 43
3.2.3. Giải mã 3 đường sang 8 đường ........................................................................ 45
3.2.4. Giải mã BCD sang thập phân: ......................................................................... 47
3.2.5. Mạch giải mã BCD sang led 7 đoạn ................................................................ 48
3.2.6. Mạch giải mã BCD sang chỉ thị tinh thể lỏng: ................................................ 50
3.3. MẠCH GHÉP KÊNH: ..................................................................................... 51
3.3.1. Tổng quát: ........................................................................................................ 51
3.3.2. Mạch ghép 2 kênh sang 1 (mux 2 : 1) ............................................................. 52
3.3.3. Mạch ghép 4 kênh sang 1(mux 4 : 1) ............................................................. 53
3.4. MẠCH TÁCH KÊNH: .................................................................................... 54
3.4.1. Tổng quát: ........................................................................................................ 54
3.4.2. Mạch tách kênh 1 sang 2: ................................................................................ 55
3.4.3. Mạch tách kênh 1 sang 8 (Dmux 1 : 8) ............................................................ 56
3.5. MỞ RỘNG NGÕ VÀO VÀ RA CHO MẠCH TỔ HỢP:...................................55
3.6. TẠO KIỂM PARITY ...................................................................................... 59
3.7. PHÉP TOÁN LOGIC: ..................................................................................... 59
3.7.1. Phép so sánh (comparator) ............................................................................... 59
3.7.2. Phép cộng:....................................................................................................... 62
3.7.3. Mạch trừ :......................................................................................................... 64

3.7.4. Phép nhân:........................................................................................................ 65
BÀI TẬP : ............................................................................................................. 67
BÀI 4: MẠCH ĐẾM VÀ THANH GHI .................................................................. 69
4.1. MẠCH ĐẾM: ................................................................................................. 69
4.1.1. Mạch đếm lên không đồng bộ: ........................................................................ 69
4.1.2. Mạch đếm xuống không đồng bộ: ................................................................... 71
4.1.3. Mạch đếm lên, đếm xuống không đồng bộ: .................................................... 72
4.1.4. Mach đếm không đồng bộ chia N tần số (Vd N=10)....................................... 74
4.1.5. Mạch đếm đồng bộ: ......................................................................................... 75
4.1.6. Mạch đếm vòng: .............................................................................................. 78
4.1.7. Mạch đếm vòng xoắn (jonhson): ..................................................................... 81
4.1.8. Mạch đếm với số đặt trước: ............................................................................. 81
4.2. THANH GHI: ................................................................................................. 82
4.2.1. Thanh ghi vào nối tiếp ra song dịch phải:........................................................ 83
4.2.2. Thanh ghi vào nối tiếp ra song dịch trái: ......................................................... 84
4.2.3. Thanh ghi vào song song ra song dịch trái: ..................................................... 84


4.3. GIỚI THIỆU IC: ............................................................................................. 85
BÀI TẬP: .............................................................................................................. 86
BÀI 5: HỌ VI MẠCH TTL VÀ CMOS .............................................................. 88
5.1. CẤU TRÚC THÔNG SỐ CƠ BẢN CỦA TTL: ............................................... 88
5.1.1. Cơ sở của việc hình thành cổng logic họ TTL: ............................................... 88
5.1.2. Cấu trúc cơ bản của họ TTL: ........................................................................... 88
5.1.3. Nhận dạng, đặc điểm và các thông số cơ bản: ................................................. 88
5.1.4. TTL Schottky: .................................................................................................. 89
5.1.5. TTL có cực thu hở: .......................................................................................... 90
5.1.6. TTL có ngõ ra ba trạng thái: ............................................................................ 91
5.2.CẤU TRÚC VÀ THÔNG SỐ CƠ BẢN CỦA CMOS: ...................................... 92
5.2.1. Đặc trưng của các vi mạch số họ CMOS:....................................................... 92

5.2.2. Cấu trúc COMS của các cổng logic cơ bản: .................................................... 92
5.2.3. Các thông số cơ bản của các vi mạch số họ CMOS: ....................................... 93
5.3. GIAO TIẾP GIỮA CÁC HỌ IC SỐ ................................................................ 94
5.3.1. TTL kích thích CMOS: ................................................................................... 95
5.3.2 . CMOS thích TTL: ........................................................................................... 95
5.4 GIAO TIẾP GIỮA MẠCH LOGIC VÀ TẢI CÔNG SUẤT………………………. 90
5.3.1. Giao tiếp với tải DC ......................................................................................... 96
5.3.2.Giao tiếp sử dụng nối quang ........................................................................... 100
5.3.4. Giao tiếp sử dụng rơ le................................................................................... 100
BÀI 6: BỘ NHỚ .................................................................................................. 103
6.1. ROM (Read Only Memory) ........................................................................... 104
6.1.1. Cấu trúc ROM ................................................................................................ 104
6.1.2. Cấu trúc ma trận nhớ ..................................................................................... 107
6.1.3. Cấu trúc tế bào ROM ..................................................................................... 109
6.1.4. Cấu trúc tế bào PROM ................................................................................... 111
6.1.5. EPROM .......................................................................................................... 112
6.2. RAM .......................................................................................................................... 113
6.2.1. Cấu trúc RAM ................................................................................................ 113
6.2.2. Cấu trúc tế bào RAM ..................................................................................... 115
6.3. MỞ RỘNG DUNG LƯỢNG BỘ NHỚ .................................................................... 116
6.3.1. Phương pháp mở rộng số đường địa chỉ ........................................................ 116
6.3.2. Phương pháp mở rộng số đường dữ liệu ....................................................... 117
6.3.4. Giới thiệu IC .................................................................................................. 119
BÀI TẬP ............................................................................................................. 121
BÀI 7: KỸ THUẬT ADC - DAC ......................................................................... 123
7.1. MẠCH CHUYỂN ĐỔI SỐ - TƯƠNG TỰ (DAC) .......................................... 123
7.1.1. Tổng quát về chuyển đổi DAC: ..................................................................... 123
7.1.2. Thông số kỹ thuật của bộ chuyển đổi DAC: ................................................. 123
7.1.3. Mạch DAC dùng điện trở có trị số khác nhau. .............................................. 124
7.1.4 Mạch DAC sử dụng nguồn dòng ................................................................... 124

7.1.5. Mạch DAC dùng mạng điện trở R – 2R ........................................................ 126
7.2. MẠCH CHUYỂN ĐỔI TƯƠNG TỰ - SỐ (ADC) .......................................... 127
7.2.1. Tổng quát về chuyển đổi ADC ...................................................................... 127


7.2.2. Vấn đề lấy mẫu và duy trì mẫu ..................................................................... 127
7.2.3. Mạch ADC dùng điện áp tham chiếu nấc thang: .......................................... 128
7.2.4. Mạch ADC gần đúng liên tiếp: ...................................................................... 128
7.2.5. Mạch ADC chuyển đổi song song: ................................................................ 129
BÀI TẬP : ........................................................................................................... 131
TÀI LIỆU THAM KHẢO .................................................................................... 132


BÀI 1: ĐẠI CƯƠNG
1.1. TỔNG VỀ MẠCH TƯƠNG TỤ VÀ SỐ:
1.1.1. Định nghĩa:
+ Số và tương tự:
Trong khoa học, công nghệ hay cuộc sống đời thường, ta thường xuyên phải tiếp xúc
với số lượng
Số lượng có thể đo, quản lý, ghi chép, tính tốn nhằm giúp cho các xử lý, ước đốn
phức tạp hơn
Có 2 cách biểu diễn số lượng:
- Dạng tương tự (Analog)
- Dạng số (Digital)
Dạng tương tự:Là dạng biểu diễn với sự biến đổi liên tục của các giá trị (continuous)
VD: Nhiệt độ, tốc độ, điện thế của đầu ra micro…
Dạng số:Là dạng biểu diễn trong đó các giá trị thay đổi từng nấc rời rạc (discrete)
VD: Thời gian hiện trên đồng hồ điện tử
+ Hệ thống số và tương tự:
- Hệ thống số (Digital system): Là tổ hợp các thiết bị được thiết kế để xử lý các

thông tin logic hoặc các số lượng vật lý dưới dạng số
VD: Máy vi tính, máy tính, các thiết bị hình ảnh âm thanh số, hệ thống điện
thoại…
Ứng dụng: lĩnh vực điện tử, cơ khí, từ…
- Hệ thống tương tự (Analog system): Là hệ thống chứa các thiết bị cho phép xử lý
các số lượng vật lý ở dạng tương tự
VD: Hệ thống âm-ly, ghi băng từ…
1.1.2: Ưu nhược điểmcủa kỹ thuật số so với kỹ thuật tương tự:
a. Ưu điểm của kỹ thuật số so với kỹ thuật tương tự:
- Do sử dụng chuyển mạch nên nhìn chung thiết bị số dễ thiết kế hơn.
- Thông tin được lưu trữ dễ dàng.
- Tính chính xác và độ tin cậy cao hơn
- Có thể lập trình để điều khiển hệ thống số.
- Ít ảnh hưởng bởi nhiễu.
- Nhiều mạch số có thể được tích hợp trên một chíp ic.
b. Giới hạn của kỹ thuật số:
Mặc dù hệ thống số có rất nhiều ưu điểm, nhưng bên cạnh đó vẫn có một số hạn chế.
do hầu hết các đại lượng vật lý đều có bản chất là tương tự, nên muốn tận dụng được hệ
thống kỹ thuật số thì chúng ta phải thực hiện các bước sau:
- Biến đổi đầu vào dạng tương tự thành dạng số (a/d)
- Xử lý tín hiệu số.
- Biến đổi đầu ra dạng số thành dạng tương tự (d/a).


- Tuy nhiên, quá trình trên được coi là quá trình tất yếu đối với hệ thống số. Ở một số hệ
thống, để tận dụng cả ưu điểm của kỹ thuật số và kỹ thuật tương tự người ta dùng cả hai hệ
thống. trong các hệ thống lai ghép này thì việc quan trọng là phải xác định được phần nào của
hệ thống nê sử dụng kỹ thuật số và phần nào nên sử dụng kỹ thuật tương tự.
1.2.HỆ THỐNG SỐ VÀ MÃ SỐ:
1.2.1. Hệ thống số thập phân:

Hệ thập phân là hệ thống số rất quen thuộc, gồm 10 số mã như nói trên. Dưới đây là
vài ví dụ số thập phân:
N = (1998)10 = 1*103 + 9*102 + 9*101 + 8*100 = 1*1000 + 9*100 + 9*10+ 8x1
N = (3,14)10 = 3*101 + 1*10-1 +4*10-2 = 3*1 + 1*1/10 + 4*1/100
1.2.2. Hệ thống số nhị nhân:
Hệ nhị phân gồm hai số mã trong tập hợp
S2 = {0, 1}
Mỗi số mã trong một số nhị phân được gọi là một bit (viết tắt của binary digit).
Số N trong hệ nhị phân:
N = (anan-1an-2. . .ai . . .a0 , a-1a-2 . . .a-m)2
(với ai S2) Có giá trị là:
N = an. 2n + an-1.2n-1 + . . .+ ai.2i +. . . + a0.20 + a-1. 2-1 + a-2. 2-2+ . . .+ a-m.2-m
an là bit có trọng số lớn nhất, được gọi là bit MSB (Most significant bit) và
a-m là bit có trọng số nhỏ nhất, gọi là bit LSB (Least significant bit).
Thí dụ: N = (1010,1)2 = 1x23 + 0x22 + 1x21 + 0x20 + 1x2-1 = (10,5)10
1.2.3 Hệ thống số bát phân:
Hệ bát phân gồm tám số trong tập hợp
S8 = {0,1, 2, 3, 4, 5, 6, 7}.
Số N trong hệ bát phân:
N = (anan-1an-2. . .ai . . .a0 , a-1a-2 . . .a-m)8 (với ai S8)
Có giá trị là:
N = an 8n + an-18n-1 + an-28n-2 +. . + ai8i . . .+a080 + a-1 8-1 + a-2 8-2 +. . .+ a-m
m8
Thí dụ:
N = (1307,1)8 = 1x83 + 3x82 + 0x81 + 7x80 + 1x8-1 = (711,125)10
1.2.4 Hệ thống số thập lục phân:
Hệ thập lục phân được dùng rất thuận tiện để con người giao tiếp với máy tính,
hệ này gồm mười sáu số trong tập hợp
S16 ={0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F } (A tương đương với 1010 , B
=1110 , . . . . . . , F=1510) .

Số N trong hệ thập lục phân:
N = (anan-1an-2. . .ai . . .a0 , a-1a-2 . . .a-m)16 (với
ai S16) Có giá trị là:
N = an 16n + an-116n-1 + an-216n-2 +. . + ai16i . . .+a0160+ a-1 16-1 + a-2 16-2
+. . .+ a-m16-m


Người ta thường dùng chữ H (hay h) sau con số để chỉ số thập lục phân.
Thí dụ: N = (20EA,8)H = (20EA,8)16 = 2x163 + 0x162 + 14x161 + 10x160
+ 8x16-1 = (4330,5)10
1.2.5. Mã BCD:
Thơng tin được xử lí trên mạch số điều là các số nhị phân nên mọi thông tin dữ liệu
dù là số lượng, các chữ, các dấu, các mệnh lệnh sau cùng phải ở dạng nhị phân thì mạch
số mới hiểu và xử lí được. Do đó phải qui định cách thức mà các số nhị phân dùng để biểu
diễn các dữ liệu khác nhau từ đó xuất hiện các mã số. Trước tiên mã thập phân thông
dụng nhất là mã BCD (Binary code decimal: mã của số thập phân được mã hóa theo số
nhị phân).
Vì ký số thập phân lớn nhất là 9 nên ta cần 4 bit để mã hóa mỗi kí số thập phân
Ví du: Để minh họa mã BCD ta tiến hành mã hóa số thập phân 2352sang mã BCD.
Trong đó mỗi kí số của hệ thập phân được biểu diễn bởi một tổ hợp mã BCD như sau:

Mỗi số thập phân được đổi sang số nhị phân tương đương và ln ln dùng 4 bít
cho từng số thập phân
Mã BCD biểu diễn mỗi số thập phân bằng một số nhị phân 4 bit và ta nhận thấy rằng
chỉ có các số từ 0000 đến 1001 được sử dụng, ngoài các nhóm số nhị phân 4 bit này
khơng được dùng làm mã BCD.
1.2.6. Mã ASC II:
Ngoài dữ liệu dạng số máy tính cịn có khả năng thao tác thơng tin khác số như mã
biểu thị mẫu tự abc, dấu chấm câu, những ký tự đặc biệt cũng như ký tự số. Những mã
này được gọi chung là mã chữ số. Bộ mã chữ số hoàn chỉnh bao gồm 26 chữ thường, 26

chữ hoa, 10 ký tự số, 7 dấu chấm câu và chừng độ 20 đến 40 ký tự khác. Ta có thể nói
rằng mã chữ số biểu diễn mọi ký tự và chữ số có trên bàn phím máy tính.
Mã chữ số được sử dụng rộng rãi hiện nay là mã ASCII( American Standard Code
Information Interchange).
Mã ASCII là bộ mã có 7 bit nên có 27= 128 nhóm mã đủ để biểu thị tất cả các ký tự
trên bàn phím máy tính.
Bảng danh sách bảng mã ASCII
Ký tự
Mã ASCII 7 bit
Octal
Hexa
A
100 0001
101
41
B
100 0010
102
42


C
D
E
F
G
H
I
J
K

L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z

100 0011
100 0100
100 0101
100 0110
100 0111
100 1000
100 1001
100 1010
100 1011
100 1100
100 1101
100 1110
100 1111
101 0000

101 0001
101 0010
101 0011
101 0100
101 0101
101 0110
101 0111
101 1000
101 1001
101 1010

103
104
105
106
107
110
111
112
113
114
115
116
117
102
121
122
123
124
125

126
127
130
131
132

43
44
45
46
47
48
49
4A
4B
4C
4D
4E
4F
50
51
52
53
54
55
56
57
58
59
5A

Ngoài dữ liệu dạng số máy tính cịn có khả năng thao tác thơng tin khác số như mã
biểu thị mẫu tự abc, dấu chấm câu, những ký tự đặc biệt cũng như ký tự số. Những mã
này được gọi chung là mã chữ số. Bộ mã chữ số hoàn chỉnh bao gồm 26 chữ thường, 26
chữ hoa, 10 ký tự số, 7 dấu chấm câu và chừng độ 20 đến 40 ký tự khác. Ta có thể nói
rằng mã chữ số biểu diễn mọi ký tự và chữ số có trên bàn phím máy tính.
0
1
2
3
4
5
6
7
8
9
<Ký tự trắng>
.

011 0000
011 0001
011 0010
011 0011
011 0100
011 0101
011 0110
011 0111
011 1000
011 1001
010 0000

010 1110

060
061
062
063
064
065
066
067
070
071
040
056

30
31
32
33
34
35
36
37
38
39
20
2E


(

+

010 1000
010 1011
010 0100
010 1010
010 1001
010 1101
010 1111
010 1100
011 1101
000 1101
000 1010

*
)
/
,
=
<RETURN>
<LINEFEED>

050
053
044
052
051
055
057
054

075
015
012

28
2B
24
2A
29
2D
2F
2C
3D
0D
0A

1.3.CÁC CỔNG LOGIC CƠ BẢN:
1.3.1. Cổng AND
a. Chức năng:
Thực hiện phép toán logic VÀ (AND)
Đầu ra chỉ bằng 1 khi tất cả các đầu vào bằng 1
Cổng VÀ 2 đầu vào:
b. Ký hiệu:
A
F

B

Hình 1.1: Ký hiệu cổng AND

c.. Bảngtrạng thái:

d. Biểu thức và dạng tín hiệu
+ Biểu thức:
F=A.B
+ Dạng tín hiệu:

Bảng 1.1
A

B

out
F

0

0

0

0

1

0

1

0

0

1

1

1

F


1.3.2. Cổng OR:
a. Chức năng:
Thực hiện phép toán logic HOẶC (OR)
Đầu ra chỉ bằng 0 khi tất cả các đầu vào bằng 0
Cổng HOẶC 2 đầu vào:
b. Ký hiệu:

Hình 1.3: Ký hiệu cổng OR

c. Bảngtrạng thái:

Bảng 1.2

d. Biểu thức và dạng sóng:
+ Biểu thức:
F=A+B
+ Dạng sóng

1.3.3. Cổng NOT:
a. Chức năng:
Thực hiện phép tốn logic ĐẢO (NOT)
Cổng ĐẢO chỉ có 1 đầu vào:
b. Ký hiệu:


F

c. Bảng trạng thái :

Hình 1.5: Ký hiệu cổng NOT
Bảng 3

A
0
1

F

1
0

d. Biểu thức và dạng sóng:
+ Biểu thức F = A
+ Dạng sóng:

1.3.4. Cổng NAND:
a. Chức năng:
Thực hiện phép ĐẢO của phép toán logic VÀ

Đầu ra chỉ bằng 0 khi tất cả các đầu vào bằng 1. Cổng VÀ ĐẢO 2 đầu vào:
b. Ký hiệu:
F
Hình 1.7: Ký hiệu cổng NAND

c. Bảng trạng thái:

Bảng 4

A
0
0
1
1
d. Biểu thức và dạng sóng:
+ Biểu thức: F = A . B
+ Dạng sóng:

B
0
1
0
1

F
1
1
1
0

1.3.5. Cổng NOR:
a. Chức năng:
Thực hiện phép ĐẢO của phép toán logic HOẶC
Đầu ra chỉ bằng 1 khi tất cả các đầu vào bằng 0. Cổng HOẶC ĐẢO 2 đầu vào:
b.Ký hiệu:

c Bảng trạng tháit:

d. Biểu thức và dạng tín hiệu:
+ Biểu thức: F = A  B
+ Dạng tín hiệu vào ra

Bảng 5

A

B

F

0

0

1

0

1

0

1

0

0

1

1

0


1.3.6.Cổng EX-OR:
a. Chức năng:
Exclusive-OR
Thực hiện biểu thức logic HOẶC CÓ LOẠI TRỪ (phép tốn XOR - hay cịn là phép
cộng module 2). Đầu ra chỉ bằng 0 khi tất cả các đầu vào giống nhau. Cổng XOR 2
đầu vào:
b. Ký hiệu:

c. Bảng trạng thái:

Bảng 6

A
B

F
0
0
0
0
1
1
1
0
1
1
1
0
d. Biểu thức logic và dạng sóng:
+ Biểu thức logic:
F  A  B  A.B  A.B
+ Dạng sóng:


1.3.7. Cổng EX – NOR:
a. Chức năng:
Exclusive-NOR
Thực hiện phép ĐẢO của phép toán XOR. Đầu ra chỉ bằng 1 khi tất cả các đầu vào
giống nhau. Cổng XNOR 2 đầu vào:
b. Ký hiệu:
F

Hình 1.13: Ký hiệu cổng EX –NOR

c. Bảngtrạng thái:

d. Biểu thức logic và dạng sóng:
F  AB  AB  A  B
+ Biểu thức logic
+ Dạng sóng tín hiệu vào ra


1.3.8. Cổng BUFFER
Cịn gọi là cổng đệm. Tín hiệu số qua cổng BUFFER không đổi trạng thái logic.
Cổng BUFFER được dùng với các mục đích sau:
- Sửa dạng tín hiệu.
- Đưa điện thế của tín hiệu về đúng chuẩn của các mức logic.
- Nâng khả năng cấp dòng cho mạch.
- Ký hiệu của cổng BUFFER.

Hình 1.15: Ký hiệu cổng đệm
Tuy cổng đệm không làm thay đổi trạng thái logic của tín hiệu vào cổng nhưng nó
giữ vai trị rất quan trọng trong các mạch số.

1.4. BIỂU THỨC LOGIC VÀ MẠCH ĐIỆN:
1.4.1 Mạch điện biểu diễn biểu thức Logic:
Ta dùng ký hiệu logic của mạch điện tử thay thế phép tính logic có trong biểu thức hàm
logic thì được sơ đồ logic của hàm.
Ví dụ: Cho hàm F = AB + BC + AC. Hãy vẽ sơ đồ logic của hàm
Giải:
Từ biểu thức ta thay phép toán OR bằng ký hiệu OR và phép toán AND bằng ký hiệu
ABD. Như vậy ta được sơ đị logic như hình 1.1.6.


Hình 1.16

1.4.2. Xây dựng biểu thức logic theo mạch điện cho trước:
trên sơ đồ logic, từ đầu vào đến đầu ra, viết biểu thức hàm đầu ra của từng cấp, cuối cùng
được biểu thức hàm logic tồn sơ đồ.

Ví dụ: cho sơ đồ logic như hình 2.6a, hãy viết biểu thức hàm logic của sơ đồ.

Gải::
Từ sơ đồ ta có các biểu thức sau
y1  x1 .x 2  ( x1  x 2 )
y 2  x1 . y1
y 3  x 2 . y1
y  y 2 . y 3  x 1 . y1 . x 2 . y1
 x 1 . y1  x 2 y1  y1 ( x1  x 2 )
 ( x 1  x 2 )(x1  x 2 )  x 1 x 2  x1 x 2


1.5. ĐẠI SỐ BOOL VÀ ĐỊNH LÝ DEMORGAN:
Đại số logic còn được gọi là đại số boole. lý thuyết này do george boole nhà toán học
người anh đưa ra năm 1847.
Ta đã biết mạch số hoạt động ở chế độ nhị phân, nơi mỗi điện thế vào và ra sẽ có giá trị
0 hoặc 1; việc chỉ định giá trị 0 và 1 biểu thị khoảng điện thế định sẵn. đặc điểm này của
mạch logic cho phép sử dụng đại số logic làm cơng cụ phân tích và thiết kế các hệ thống kỹ
thuật số.
Đại số logic dùng để phân tích hay thiết kế những mạch điện có quan hệ giữa biến và
hàm. trong đó biến và hàm chỉ nhận một trong hai giá trị là 0 và 1, hai giá trị này không biểu
thị số lượng to nhỏ cụ thể mà chủ yếu là để biểu thị hai trạng thái logic khác nhau (đúng và
sai, cao và thấp, mở và đóng,…).
Đại số logic là phương tiện biểu diễn mối quan hệ giữa đầu ra và đầu vào của mạch
logic dưới dạng phương trình đại số. đầu vào sẽ được xem là các biến logic có mức logic

quyết định mức logic của đầu ra (hàm logic) tại thời điểm bất kỳ. biến logic và hàm logic
thường được ký hiệu bằng chữ cái.
Tóm lại ta có: xi là biến logic khi xi chỉ lấy một trong hai giá trị là 0 và 1 (xi  0,1).
Tập hợp n biến logic có 2 n tổ hợp giá trị khác nhau. giá trị thập phân tương ứng biểu diễn các
tổ hợp này là: 0  2 n  1 .
f(x1, x2,…,xn) là hàm logic khi các biến của hàm là biến logic và f chỉ lấy một trong hai giá trị
0 hoặc 1.
Trong thực tế, đại số logic chỉ có ba phép tốn cơ bản: or. and và not. các phép toán cơ
bản này được gọi là phép toán logic.
a.Các mệnh đề cơ sở:
xx 1
x+0=x
x+1=1
x.x  0
x.0=0
x.1=x
b. Định luật đồng nhất::

x+x=x
x.x=x

c. Định luật phủ định của phủ định:
xx

d. Định luật kết hợp:
x1 + (x2 + x3) = (x1 + x2) + x3
x1 . (x2 . x3) = (x1 . x2) . x3
e. Định luật giao hoán:
x1 + x2 = x2 + x1
x1 . x2 = x2 . x1

f. Định luật phân phối:
x1(x2 + x3) = x1.x2 + x1.x3
(x1 + x2)(x1 + x3) = x1.x1 + x1.x3 + x2.x1 + x2.x3
= x1(1 + x2 + x3) + x2.x3 = x1 + x2.x3
1.5.1. Hàm Bool một biến


Biểu thức:

A. A  A
A.1  A
A.0  0
A. A  0
A  A  A
A 1  1
A  0  A
A  A 1

1.5.2. Hàm Bool nhiều biến.
Biểu thức:

1.5.3. Định lý Demorgan
x1.x2  x1  x2
x1  x2  x1 . x2

Định lý này có thể mở rộng cho hàm nhiều biến:
x1 .x 2 ...x n  x1  x 2  ...  x n
x1  x 2  ...  x n  x1 .x 2 ...x n

Định lý này giúp ta chuyển phép cộng logic thành phép nhân logic và ngược lại. vận

dụng định lý de morgan chúng ta có thể giải các bài tốn thiết kế mạch logic tổ hợp theo các
cửa logic cơ bản cho sẵn.
Chú ý: trong các định luật trên xi có thể là biến đơn hoặc biểu thức.

1.6. ĐƠN GIẢN BIỂU THỨC LOGIC:
Trong việc thiết kế các khối chức năng logic, tìm ra được một sơ đồ logic đơn giản đáp
ứng đầy đủ các yêu cầu của khối chức năng cần thiết kế, thì u cầu hàng đầu của cơng tác


thiết kế các mạch điện tử là tính kinh tế và mạch phải có tính ổn định độ tin cậy cao. để đảm
bảo các yêu cầu này thì sơ đồ logic phải bao gồm số các phần tử logic cơ bản ít nhất, các sơ
đồ càng đơn giản càng có độ tin cậy và ổn định cao. để xây dựng được một sơ đồ như vậy
chúng ta phải tìm ra được một phương trình logic tối giản mơ tả đúng chức năng logic của
mạch điện tử cần thiết kế. các hàm logic mà ta thường gặp thường không phải là dạng tối
giản, nếu ta xây dựng mạch dựa trên phương trình này thì sẽ tốn kém vì phải dùng nhiều phần
tử linh kiện logic, sơ đồ càng phức tạp độ ổn định, độ tin cậy càng kém xác suất hư hỏng
càng tăng. vì thế trước khi xây dựng mạch bao giờ cũng phải tìm cách rút gọn hàm đưa
phương trình biểu diễn về dạng tối giản. phương trình ở dạng tối giản khi các số hạng phải là
ít nhất và số biến trong mỗi số hạng cũng phải là ít nhất.
1.6.1.Đơn giản biểu thức logic bằng phương pháp đại số
Áp dụng các định luật của đại số logic để đơn giản hàm logic sao cho hàm cuối cùng là
tối giản, thực hiện hàm cần ít phần tử logic cơ bản nhất. vì trong thực tế các biểu thức logic
rất đa dạng, từ một hàm logic cũng có thể biểu diễn theo nhiều cách khác nhau nên khó có thể
tìm ra một quy trình tồi ưu để tìm ra được một biểu thức logic tối giản một cách nhanh nhất.
tuy nhiên, nếu nắm chắc các định luật của đại số boole và có kinh nghiệm chúng ta có thể thu
được kết qủa tốt.
+ Một số công thức thường dùng:
1) AB  A B  A

2) A  AB  A

3) A  A B  A  B

4) AB  A C  BC  AB  A C

Từ công thức (4) ta có hệ quả: AB  A C  BCD  AB  A C
ví dụ: tối thiểu hố hàm logic sau:
a) F  A B C  A B C  A B (C  C )  A B
b) F  A( BC  B C)  A( B C  B C )  A(BC  B C  BC  B C)  A
c)

F  AB  A C  B C  AB  A C  BC  B C  AB  C(A  B  B )  AB  C
Hc : F  AB  (A  B)C  AB  AB C  AB  C

F ABBCBCABABBCACBCAB
 (A B  A C  B C)  (B C  A C  A B)  A C  B C  A B

1.6.2. Rút gọn biểu thức logic bằng bìa Karnaugh:
a. Cho hàm dạng chuẩn tắc tuyển:
Phương pháp này được tiến hành theo các bước sau:
1. Biểu diễn hàm đã cho trên bảng karnaugh.
2. Kết hợp thành từng nhóm 2n ơ gồm các ơ có giá trị bằng “1” hoặc “x” kế cận hoặc
đối xứng nhau tạo thành một vịng kín trên bảng karnaugh. khi kết hợp các ơ cần tuân theo
quy tắc sau:
- Các ô kế cận hoặc đối xứng nhau là các ô chỉ khác nhau 1 bit.
- Số ơ chứa trong 1 nhóm phải là tối đa (2n ô với n là tối đa).


- Trong mỗi nhóm phải có ít nhất một ơ chứa giá trị “1” khơng nằm trong nhóm khác,
nhóm nào bao gồm các ô chứa giá trị “1” đều đã có trong nhóm khác thì nhóm đó là thừa,

mặt khác mỗi ơ chứa giá trị “1” có thể được sử dụng để kết hợp nhiều lần.
- Phải đảm bảo tất cả các ô chứa giá trị “1” đều được kết hợp và số nhóm kết hợp phải
là tối thiểu.
3. Nhóm 2n ơ sẽ bỏ đi được n biến đó là những biến vừa xuất hiện ở cả dạng trực tiếp
lẫn dạng đảo , số hạng tạo thành là tích các biến cịn lại (gọi là tích cực tiểu). kết quả là tổng
các số hạng tạo thành từ các nhóm được kết hợp (dạng tổng các tích).
4. Trong một số trường hợp, có thể có nhiều cách kết hợp, nghĩa là có thể có nhiều
hàm tối thiểu. những hàm tối thiểu này cần được so sánh, kiểm tra để chọn ra hàm tối thiểu
thực sự.
Ví dụ 1: Cho hàm F ( A, B, C )  m (0,1,2,5) Hãy tối thiểu hố hàm bằng bảng karnaugh.

Giải:
Kết hợp các ơ như bảng bên ta được ít nhất 2 nhóm phủ hết các ô chứa giá trị “1” của hàm,
các ô đó ở kề nhau hoặc đối xứng nhau.
AB
C
0

1

0
1

00
1

1

01
2

3

10

11
6

4

7

5

1

1

Ta được hàm rút gọn sau: F  A C  B C
Ví dụ 2: Cho hàm F  A B C D  A B CD  A B C D  A B . Hãy tối thiểu hoá hàm bằng bảng
karnaugh.


Giải: Kết hợp các ô như bảng bên ta được ít nhất 3 nhóm phủ hết các ơ chứa giá trị “1” của
AB
hàm.
11
10
00
01

CD

00
01
11
10

0

1

1
3

1

2 1

4

12

8

5

13

9

7

15

11 1

6

14

10 1

1
1

Ta được hàm rút gọn sau: F  B D  A B  B C
Ví dụ 3: Cho hàm F ( A, B, C , D)  m (0,2,3,8,9,10,11,13,15) víi N  1 ( Với A là trọng số lớn

nhất , D là trọng số nhỏ nhất). Hãy tối thiểu hoá hàm bằng bảng karnaugh.
Giải:
AB
11

00

00
0 1

4

12

01

1 x

5

13

3

1

7

15

10 2 1

6

14

CD

11

01

10

8

1
1

9

1
1

11 1
101

Ta được hàm rút gọn sau: F  B  AD
b. Cho hàm dạng chuẩn tắc hội:
Phương pháp tương tự như hàm ở dạng chuẩn tắc tuyển, chỉ khác là thay các ô chứa giá
trị “1” bằng các ô chứa giá trị “0” và thay tổng các tích bằng tích các tổng khi biểu diễn hàm.
Ví dụ 4: Cho hàm F ( A, B, C , D)   (4,5,6,7,12,14 ) víi N  1 . Hãy tối thiểu hoá hàm bằng
bảng karnaugh.


Giải:
AB
CD
00
01

00

4

0
1

x

5

3

7

10 2

6

11

11

01
0
0
0
0

12

0

10
8

13

9

15

11

14
0

10

Ta được hàm rút gọn sau: F  ( A  B)( B  D)
Tuỳ thuộc vào yêu cầu thiết kế (loại phần tử sử dụng) mà ta lựa chọn phương pháp tối
thiểu cho phù hợp. chẳng hạn, chỉ dùng cổng nand thì phương trình viết dưới dạng tổng các
tích, chỉ dùng cổng nor thì phương trình viết dưới dạng tích các tổng sau đó dùng luật phủ
định của phủ định và định lý morgan để biến đổi phương trình.
1.7. THIẾT KẾ MẠCH LOGIC:
Phương pháp thiết kế logic là các bước cơ bản tìm ra sơ đồ mạch điện logic từ yêu cầu
nhiệm vụ logic đã cho.
Bảng
Karnaugh
ực
Vấn đề
logic

thực

Tối thiểu
hóa

Bảng
trạng thái

Biểu thức
logic
Biểu
thức logic

Sơ đồ
logic
thực

Tối thiểu
hóa

Hình 1.18: Các bước thiết kế mạch logic

Hình 1.18: là q trình thiết kế nói chung của mạch tổ hợp trong đó bao gồm 4
bước chính.
a. Phân tích yêu cầu:
Yêu cầu nhiệm vụ thiết kế của vấn đề logic thực có thể là một đoạn văn, cũng có
thể là một bài tốn logic cụ thể : Nhiệm vụ phân tích là xác định cái nào là biến số đầu
vào, cái nào là hàm đầu ravaf mối quan hệ giữa chúng với nhau.
b. Kê bảng trạng thái: