dùng flipflop thiết kế bộ đếm 8 bit có chức năng mr,load,updown, hiển thị led 7 đoạn

Lời cảm ơn
Trải qua quá trình học tập, với đề tài Dùng Flip Flop thích hợp thiết kế
bộ đếm 8 bit có các chân chức năng sau: MR, LOAD, up/ down, số đếm đợc
hiển thị qua led 7 đoạn. Em hi vọng sau khi hoàn thành đồ án này nó sẽ giúp
em củng cố lại kiến thức mà em đã đợc học trong suốt thời gian học tập đồng
thời biết cách vận dụng nó vào thực tế .
Trong quá trình làm đồ án không chỉ có việc tham khảo tài liệu mà chúng
em còn đợc sự hớng dẫn tận tình của Th.s cùng với sự đóng góp
của các bạn trong và ngoài lớp đã giúp em hoàn thành đồ án này.
Em xin chân thành cảm ơn!


Nam Định, ngày 1 tháng 11 năm 2010
Sinh viên thực hiện
1



Lời nói đầu
Trong những năm gần đây những tiến bộ khoa học kỹ thuật đã đóng góp
rất nhiều vào thành công cho các lĩnh vực của đời sống xã hội. Các ngành tự
động hoá, đo lờng, và điều khiển cũng đã có những tiến bộ vợt bậc về mặt công
nghệ và giải pháp.
Các thiết bị điện tử đang và sẽ tiếp tục đợc ứng dụng ngày càng rộng rãi và
mang lại hiệu quả cao trong hầu hết các lĩnh vực kinh tế kỹ thuật cũng nh trong
đời sống xã hội. Việc gia công xử lý tín hiệu trong các thiết bị điện tử hiện đại
đều dựa trên nguyên lý số vì các thiết bị làm việc dựa trên nguyên lý số có những
u điểm hơn hẳn các thiết bị điện tử làm việc dựa trên cơ sở nguyên lý tơng tự.
Môn học kĩ thuật số đã hớng dẫn thiết mạch số, giải thích nguyên lý các

bộ biến đổi ADC, DAC, các bộ phân kênh và dồn kênh trong kỹ thuật truyền tin.
Bên cạnh đó với việc thiết kế đợc các mạch đếm lên, xuống, lên xuống, có
ứng dụng rộng rãi trong thực tế nó giúp con ngời tự động hoá trong một số ngành
công nghiệp.
Trong nội dung đồ án dùng Flip Flop thích hợp thiết kế bộ đếm 8 bit có
các chân chức năng sau: MR, LOAD, up/ down, số đếm đợc hiển thị qua led 7
đoạn FF-JK có mạch hiển thị số trên LED 7 đoạn. Do trình độ và khả năng còn
hạn chế nên trong quá trình thực hiện không tránh khỏi những sai xót, khiếm
khuyết. Rất mong đợc sự chỉ bảo của thầy cô giáo và đóng góp ý kiến của các
bạn sinh viên để đồ án của chúng em đợc hoàn thiện hơn.
Chúng em xin chân thành cảm ơn!
Nam Định,1 tháng 11 năm 2010
2


Mục lục
Lời cảm ơn 1
Lời nói đầu 2
Chơng 1 : các cổng logic và mạch tổ hợp logic
1.1 Các cổng logic cơ bản 5
1.1.1. Cổng hoặc (OR gate) 5
1.1.2. Cổng và (AND gate) 7
1.1.3. Cổng đảo (NOT gate) 8
1.1.4. Cổng và đảo (NAND gate) 8
1.1.5. Cổng hoặc đảo (NOR gate) 9
1.1.6. Cổng hoặc loại trừ (EXOR gate) 10
1.1.7. Cổng hoặc loại trừ đảo (EXNOR gate) 11
1.2 Các mạch tổ hợp logic 11
1.2.1 Mạch mã hoá 11
1.2.2 Mạch giải mã 13

1.2.3 Các IC giải mã và mã hoá thông dụng 15
CHƯƠNG 2 : mạch FLIP-FLOP Và ứNG DụNG
2.1 Các fip-flop thông dụng 18
2.1.1 Flip-Flop RS 18
2.1.2 Flip-Flop JK 19
2.1.3 Flip-Flop T 20
2.1.4 Flip-Flop D 21
2.2 Mạch đếm
2.2.1 Khái niệm và phân loại 21
2.2.2 Mạch đếm không đồng bộ 22
2.2.3 Các IC đếm thông dụng 23
CHƯƠNG 3 : thiết kế mạch 8 BIT
3.1 Sơ đồ khối mạch 30
3.1.1 Khối nguồn 30
3


3.1.2 Khối tạo xung 34
3.1.3 Khối đếm 38
a, Bng trng thái.
b, Biểu thức logic.
c, Sơ đồ mạch.
3.1.4 Khối giải mã 45
3.1.5 Khối hiện thị 49
3.2 Sơ đồ lắp giáp 50
Kết luận và kiến nghị.
4


Chơng 1: CC CổNG LOGIC Và MạCH Tổ HợP LOGIC

1.1.1) Cổng OR (Cổng Hoặc-OR gate).
a) Định nghĩa :
- Cổng hoặc là cổng lôgic cơ bản nó thực hiện phép tính tổng các biến số ở
đầu vào tức là :
Y = A+ B + + N
Với A,B N là các biến số ở đầu vào , còn Y là hàm số hay kết quả đầu ra
b) Ký hiệu :
Cổng OR hai đầu vào và cổng OR ba đầu vào đợc biểu diễn nh hình vẽ:

Y
A
B
C
Y
A
B
Cổng OR hai đầu vào Cổng OR bốn đầu vào
c) Bảng sự thật :
d) Biểu diễn cổng OR bằng một mạch điện đơn giản:

Các đầu vào Đầu ra
A B Y
0 0 0
0 1 1
1 0 1
1 1 1
5

e) Dạng sóng của cổng OR:
1.1.2) Cổng AND (Cổng Và-AND gate)
a) Định nghĩa :
- Cổng AND là cổng lôgíc cơ bản nó thực hiện phép tính tích lôgíc của các
biến số ở đầu vào tức là :
Y= A.B N
Với A,B N là các biến số đầu vào
Y là đầu ra
Một cổng AND có thể có nhiều đầu vào nhng thông thờng nó chỉ có từ 2
đến 3 đầu vào .
b) Kí hiệu :
Cổng AND có 2 đầu vào và 3 đầu vào có kí hiệu nh hình vẽ :

Y
A
B
C
Y
A
B

Cổng AND 2 đầu vào Cổng AND 3 đầu vào
c) Bảng sự thật:
A B Y
0 0 0
0 1 0
1 0 0
1 1 1
6

d) Biểu diễn cổng AND bằng mạch điện, bán dẫn đơn giản :
Biểu diễn bằng mạch điện đơn giản và Biểu dễn bằng mạch bán dẫn đơn
giản


e) Dạng sóng của cổng AND:
Dạng sóng của cổng and đợc thể hiện nh hình vẽ.

Ta có thể biểu diễn dạng sóng của cổng AND nh hình trên với A,B là
dạng sóng đầu vào còn Y là dạng sóng đầu ra. Chỉ khi nào 2 đầu vào A,B ở mức
cao thì đầu ra Y mới ở mức cao
1.1.3) Cổng NOT(Cổng Đảo-Inverter gate)
a) Định nghĩa:
Cổng đảo còn gọi là cổng NOT. Nó thực hiện thuật toàn lôgíc phủ định
biến số ở đầu vào tức là Y =
b) Ký hiệu :
Ký hiệu cổng NOT trình bày nh hình vẽ cổng not chỉ có một đầu vào và
một đầu ra

YA
c) Bảng sự thật:
Cổng NOT hoạt động theo bảng chân lý trên
d) Biểu diễn cổng NOT bằng mạch điện và mạch bán dẫn đơn giản
A Y
0 1
1 0
7
Y = A . B
Ur

Vcc
Vcc
A
B
R1
DB
DA
Y
A
B


Uv
Uv
L1
A
C


e) Dạng sóng cổng NOT:
1.1.4) Cổng NAND (NAND gate)
a) Định nghĩa :
Cổng nand là một cổng lôgíc cơ bản nó thực hiện thuật toán phủ định
tích lôgíc các biến số đầu vào tức là :
Y=
b) Kí hiệu:
Cổng NAND có thể có 2 hay nhiều đầu vào
c) Bảng sự thật:
A B Y
0 0 1

0 1 1
1 0 1
1 1 0
d) Biểu diễn bằng mạch điện và mạch bán dẫn đơn giản:

8
Q2
NPN
Rc
Rb
Ur
Vcc
Vcc
A
B
R1
DB
DA
C
Uv
Uv
B
A
L1


e) Dạng sóng cổng NAND :
1.1.5) Cổng NOR(NOR gate)
a) Định nghĩa :
Cổng NOR là một cổng lôgíc cơ bản nó thực hiện thuật toán phủ định tổng

lôgíc các biến số ở đầu vào .Tức là : Y=
b) Kí hiệu :
Y
A
B
Cổng NOR có thể có 2 hoặc nhiều đầu vào
c) Bảng sự thật:
A B Y
0 0 1
1 0 0
0 1 0
1 1 0
Cổng NOR 2 đầu vào hoạt dộng theo bảng chân lý trên chỉ khi nào cả hai
đầu vào ở mức thấp thì đầu ra mới ở mức cao còn lại tất cả các trờng hợp còn lại
thì đầu ra đều ở mức thấp
d) Biểu diễn cổng NOR bằng một mạch điện và một mach bán dẫn đơn giản:

Cần chú ý tụ C trong mạch điện dùng để chống ngắn mạch nguồn 220v
AC đầu vào khi các công tắc A,B đều ở trạng thái đóng.
Mạch bán dẫn thể hiện sự hoạt động của cổng NOR nh hình vẽ :chỉ khi
nào 2 đầu vào ở mức thấp thì đầu ra mới ở mức cao còn lai các trờng hợp khác
thì đầu ra đều ở mức thấp .
e) Dạng sóng của cổng NOR:
9
Q2
NPN
Rc
Rb
Ur
Vcc

Vcc
A
B
R1
DB
DA
C
Uv
Uv
B
A
L1


Dạng sóng thể hiện nh hình vẽ:

1.1.6) Cổng EXOR ( EXOR gate)
a) Định nghĩa :
Cổng EXOR là một loại cổng lôgíc mà nó có khả năng thực hiện thuật
toán cộng lôgíc khác dấu các biến số ở đầu vào : tức là: Y= A B
b) Kí hiệu:

c) Bảng chân lý :
A B Y
0 0 0
0 1 1
1 0 1
1 1 0
Cổng EXOR hoạt động theo bảng chân lý trên .
d) Biểu diễn sự hoạt động của cổng EXOR bằng một mạch lôgíc đơn giản:

Y
B
A
e) Dạng sóng của cổng EXOR:
Dạng sóng của cổng đợc thể hiện nh hình vẽ. Qua đó ta thấy chỉ khi nào 2
đầu vào có mức lôgíc đối nhau thì đầu ra mới ở mức cao còn khi 2 đầu vào có
cùng một mức lôgíc thì đầu ra ở mức thấp.

1.1.7) Cổng loại trừ EXNOR:
a) Định nghĩa :
Y
A
B
10


Cổng EXNOR là 1 loại cổng lôgíc nó có khả năng thực hiện thuật toán
phủ định tổng trái dấu các biến số đầu vào : tức là Y=
b) Kí hiệu :

Y
A
B
c) Bảng chân lý :
Bảng chân lý của cổng EXNOR đợc xây dựng nh hình vẽ . Khi cả hai đầu
vào ở mức cao hoặc ở mức thấp thì đầu ra có mức cao , còn khi một trong hai đầu
vào ở mức thấp hoặc ở mức cao thì đầu ra ở mức thấp.
A B Y
0 0 1
1 0 0

0 1 0
1 1 1
d) Biểu diễn cổng EXNOR bằng mạch điện lôgíc :
Y
B
A
e) Dạng sóng của cổng EXNOR:



1. Khái niệm :
- Mạch mã hoá là mạch logic để chuyển dữ liệu đầu vào thành các tổ hợp mã nhị
phân n bít ở đầu ra.
2. Các bớc thiết kế mạch mã hoá
B1: Xác định thông số đờng dữ liệu ở đầu vào và n bít đầu ra. Lập bảng trạng
thái.
B2: Viết hàm quan hệ ở đầu ra với các biến đầu vào.
11


B3: Biến đổi hàm
B4: Vẽ mạch
B5: Thử mạch
3. Mạch mã hoá thập phân sang mã BCD
- Đầu vào D0- D9
- Đầu ra B3- B0
- Tích cực ở mức cao
- Bảng chân lý:

D

0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
D
8
D
9
B
3
B
2
B
1
B
0
1 0 0 0 0 0 0 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0 0 0 0 0 0 1
0 0 1 0 0 0 0 0 0 0 0 0 1 0

0 0 0 1 0 0 0 0 0 0 0 0 1 1
0 0 0 0 1 0 0 0 0 0 0 1 0 0
0 0 0 0 0 1 0 0 0 0 0 1 0 1
0 0 0 0 0 0 1 0 0 0 0 1 1 0
0 0 0 0 0 0 0 1 0 0 0 1 1 1
0 0 0 0 0 0 0 0 1 0 1 0 0 0
0 0 0 0 0 0 0 0 0 1 1 0 0 1
- Thực hiện biến đổi Boolean ta có:Dạng tuyển :
B
0
= D
1
+ D
3
+ D
5
+ D
7
+ D
9
B
1
= D
2
+ D
3
+ D
6
+ D
7

B2 = D
4
+ D
5
+ D
6
+ D
7
B3 = D
8
+ D
9
- Từ hàm Boolean ta xây dựng mạch điện sử dụng cổng OR đầu vào:
12


1
D3
0
D2
0
D1
0
D0
0
D4
0
D5
0
D6

0
D7
0
D8
0
D9
U1
OR_5
U2
OR_4
U3
OR_4
U4
OR
?
B0
?
B1
?
B2
?
B3
- Ngoài ra còn có thể thực hiện biến đổi hàm theo dạng hội, thiết kế mạch sử
dụng cổng NAND.

1. Khái niệm
- Mạch giải mã là mạch logic thực hiện chuyển đổi số nhị phân n bit ở đầu vào
thành m đờng ở đầu ra, mỗi đầu ra sẽ chỉ tác động đối với một tổ hợp có thể có
của đầu vào.
2. Các bớc thực hiện thiết kế mạch giải mã

B1: Xác định số bit đầu vào và dữ liệu đầu ra, lập bảng trạng thái
B2: Viết hàm quan hệ (rút gọn hàm)
B3: Biến đổi hàm
B4: Vẽ mạch
B5: Thử mạch
3. Thiết kế mạch giải mã từ BCD sang thập phân
- Trờng hợp tích cực ở mức thấp
13


- X©y dùng b¶ng karnaugh
D
0
= B
3
+ B
2
+ B
1
+ B
0
D
1
=B
1
+B
2
+B
3
+

B
0
D
2
=B
2
+B
0
+
B
1
D
3
=B
2
+
B
1
+
B
0
D
4
=B
1
+B
0
+
B
2

D
5
=B
1
+
B
2
+
B
0
D
6
=B
0
+
B
1
+
B
2
D
7
=
B
0
+
B
1
+
B

2
D
8
=B
0
+
B
3
D
9
=
B
3
+
B
0
S¬ ®å m¹ch gi¶i m·
B
3
B
2
B
1
B
0
D
0
D
1
D

2
D
3
D
4
D
5
D
6
D
7
D
8
D
9
0 0 0 0 0 1 1 1 1 1 1 1 1 1
0 0 0 1 1 0 1 1 1 1 1 1 1 1
0 0 1 0 1 1 0 1 1 1 1 1 1 1
0 0 1 1 1 1 1 0 1 1 1 1 1 1
0 1 0 0 1 1 1 1 0 1 1 1 1 1
0 1 0 1 1 1 1 1 1 0 1 1 1 1
0 1 1 0 1 1 1 1 1 1 0 1 1 1
0 1 1 1 1 1 1 1 1 1 1 0 1 1
1 0 0 0 1 1 1 1 1 1 1 1 0 1
1 0 0 1 1 1 1 1 1 1 1 1 1 0
14


0
B3

0
B2
0
B1
1
B0
U1
NOT
U2
NOT
U3
NOT
U4
NOT
U5
OR_4
?
D0
U6
OR_4
U7
OR_3
U8
OR_3
U9
OR_3
U10
OR_3
U11
OR_3

U12
OR_3
U13
OR
U14
OR
?
D1
?
D2
?
D3
?
D4
?
D5
?
D6
?
D7
?
D8
?
D9
!"#$
IC giải mã 74LS47
+ IC giải mã: Để thực hiện hiển thị đợc tín hiệu nhị phân từ IC đếm thì ta
phải giải mã tín hiệu nhị phân ra thành tín hiệu 7 đoạn IC 74LS47 thực hiện giải
mã tín hiệu nhị phân từ 0000
2

đến 10001
2
thành các số từ 0 đến 9 hệ thập phân
hoạt động của IC đợc thể hiện nh bảng chân lý sau:
15


Các tín hiệu đầu ra a,b,c,d,e,f,g đem đi kích thích led 7 đoạn ngoài ic giải
mã74LS47 ra còn có ic 74ls247, 54ls47 với nguyên lý hoạt động nh 74LS47
Bảng trạngthái của IC 74LS47

Sơ đồ cấu trúc bên trong của IC 74ls47
- Tác dụng các chân


Các đầu vào Các đầu ra
TT
Q
0
Q
1
Q
2
Q
3
a b c d e f g
0 0 0 0 0 0 0 0 0 0 1 0
0 0 0 1 1 0 0 1 1 1 1 1
0 0 1 0 0 0 1 0 0 1 0 2
0 0 1 1 0 0 0 0 1 1 0 3

0 1 0 0 1 0 0 1 1 0 0 4
0 1 0 1 0 1 0 0 1 0 0 5
0 1 1 0 0 1 0 0 0 0 0 6
0 1 1 1 0 0 0 1 1 0 1 7
1 0 0 0 0 0 0 0 0 0 0 8
1 0 0 1 0 0 0 0 1 0 0 9
16
74LS47


* Chức năng các chân:
Chân 16: Vcc nối +5V
Chân 8: GND nối Mass
Chân 7,6,1,2 các chân đầu vào mã nhị phân BCD
Chân 13,12,11,10,9,15,14 l 7 chân đầu ra tích cực mứcc thấp tơng ứng
với các thanh a,b,c,d,e,f,g ca Led 7 đoạn.
Chân 3 LT_L ( Lamp Test input): Kim tra Led
Chân 4 BI/RBO_L (Blanking Input or Ripple-Blanking Output): xoá ngõ
vào
Chân 5 RBI_L (Ripple-Blanking Input): Xóa gọn sóng ngõ v o


74LS47
A3
A2
A1
A0
test
RBI
g

f
e
d
c
b
a
RBO
U8



17



%&'()*mạch FLIP-FLOP Và ứNG DụNG
+,+"#$
2.1.1 Flip-Flop RS
- Mạch FF cơ bản có cấu trúc là cổng NAND
- Ký hiệu FF RS dùng cổng NAND 2 đầu vào
+Với: R, S là 2 đầu vào (S: set, R: reset)
Q,
Q
là 2 đầu ra
- Nếu
Q
= 1

Q = 0 và ngợc lại
a. Sơ đồ cấu trúc.

18
S
R Q
_
Q
S
R
1
2
2
1
Q


- Sơ đồ cấu trúc của FF kiểu RS dùng các cổng NAND 2 đầu vào.
- Từ sơ đồ cấu trúc ta có
+ R gồm R
1
, R
2
với R
2
= Q
+ S gồm S
1
, S
2
với S
2
=

Q
* Ký hiệu: FF RS có xung CK
b. Bảng trạng thái:
CK S R Q
Q
0 x x Q
0
Q
0
1 0 0 Q
0
Q
0
1 0 1 0 1
1 1 0 1 0
1 1 1 Cấm
- Đồng bộ:
+ Khi không có xung CK đầu ra không chuyển trạng thái
+ Khi có CK đầu ra chuyển trạng thái
2.1.2 Flip-Flop JK
- FF JK khắc phục nhợc điểm trạng thái cấm của FF RS.
- Từ FF RS ta thêm 2 cổng AND vào 2 đầu vào R, S đợc FF JK
- Sơ đồ cấu trúc của FF JK
19
S
R Q
_
Q
CK
S

R
C K
Q
Q
C K
J
K


- Ký hiÖu:
- B¶ng tr¹ng th¸i:
CK J K Q
Q
0 x x Q
0
Q
0
1 0 0 Q
0
Q
0
1 0 1 0 1
1 1 0 1 0
1 1 1
Q
0
Q
0
2.1.3 Flip-Flop T
a. Ký hiÖu:

b. CÊu tróc:
- FF JK cã ch©n J nèi víi ch©n K th× t¹o thµnh FF T
c. B¶ng tr¹ng th¸i:
CK T Q
Q
0 x Q
0
Q
0
1 0 Q
0
Q
0
1 1
Q
0
Q
0
d. øng dông:
20
S
J
CP
K
R
Q
_
Q
S
R

T
C
K
Q
Q
S
J
CP
K
R
Q
_
Q


- FF T đợc ứng dụng trong các mạch đếm.
2.1.4 Flip-Flop D
a. Ký hiệu:
b. Bảng trạng thái:

/0 !1
a. Khái niệm về mạch
- Đếm là việc sắp xếp các hệ thống số đếm theo một trình tự nhất định
- Mạch đếm là loại mạch điện sử dụng các FF ghép lại với nhau để thực
hiện các thao tác đếm khi có tín hiệu xung ở đầu vào. Nh vậy mạch đếm đã thực
hiện thao tác nhờ tín hiệu xung ở đầu vào sau mỗi xung đầu vào thì đầu ra của bộ
đếm có thể tăng lên hoặc giảm đi 1 đơn vị hoặc thay đổi theo một trình tự logic
nhất định
- Nếu ta có một FF thì có một đầu ra Q nó sẽ nhớ đợc 2 trạng thái 0&1
- Nếu có 2 FF ghép lại với nhau có 2 đầu ra

21
,QQ
nhớ đợc 4 trạng thái : 00,
01, 10, 11
2
2
- Nếu có n FF ghép lại với nhau
n
2
trạng thái. Đó chính là trạng thái nhớ
của bộ đếm nếu bộ đếm thực hiên đếm hết dung lợng hiện có của nó

Bộ đếm Module M

MOD M
CK D Q
Q
0 x Q
0
Q
0
1 0 0 1
1 1 1 0
21
S
D
CP
R
Q
_

Q
S
J
CP
K
R
Q
_
Q


- Nếu dung lợng của bộ đếm nhỏ hơn dung lợng hịên có của FF mà các FF
có thể thực hiện đợc gọi là Module N

MOD N
b. Phân loại bộ đếm
- Có nhiều phơng pháp phân loại bộ đếm khác nhau, mỗi phơng pháp dựa
trên 1 yếu tố:
* Dựa vào cách ghép các FF với nhau để thực hiện trạng tháI của số đếm ra
+Đếm nhị phân
+Đếm lục phân
+Đếm bát phân
+Đếm thập lục phân
* Dựa vào tín hiệu của xung đếm đa đến các FF trong mạch đếm có:
+Đếm đồng bộ
+Đếm không đồng bộ
* Dựa vào trạng thai của mạch đếm ta có:
+Đếm lên
+Đếm xuống
+Đếm lên xuống

+Đếm John Son
+Đếm vòng
*2.3. -45
B
1
: Xác định số Flip Flop cần dùng trong mạch áp dụng cong thức
n=Log
2
M
Trong đó: M là modul đếm
n là số Flip Flop cần dùng
B
2
: Lập bảng trạng thái
Số cột = 3*n+1 ( n là số FF vì mạch sẽ có n đầu ra cộng với n đầu ra
tơng lai cộng với n đầu vào dữ liệu thờng là JK hoặc T cộng với 1 cột cho xung
CK)
Số hàng = M+2 (M là số modul đêm cộng với 1 hàng để mạch quay
lại vị trí mong muốn và cộng với 1 hàng cho các biến)
B
3
: Viết hàm (dựa vào bảng trạng tháI có thể dùng dạng hội hoặc dạng
tuyển )
22


B
4
: Rút gọn hàm ( thờng sử dụng bìa karnaugh)
Thiết lập trạng thái cho các chân của Flip-Flop

B
5
: Vẽ mạch và thử mạch ( muốn chính xác hơn lên chạy lại trên phần
mềm mô phỏng chẳng hạn nh Proteus )

"#$
Để thực hiện các chu trình của mạch tự động báo giờ thì ta phải sử dụng
các IC đếm để thực hiện chia xung, đếm chu trình, điều khiển chu trình.
Bộ đếm là mạch logic gồm một dãy các Flip Flop ghép nối thích hợp để
có khả năng đếm các xung đa tới. Kết quả đếm đợc chỉ thị và lu giữ ở đầu ra của
các Flip Flop dới dạng một mã nhị phân nào đó.
Một số IC đếm thông dụng nh : 74190, 749, 74192, 74193, 4520,7490,
4029.4510,7490
*Khảo sát IC đếm 4029
- Sơ đồ chân :
4029
3
P3
13
P2
12
P1
4
P0
1
PL
15
CP
5
CE

9
B/D
10
U/D
7
TC
6
Q0
11
Q1
14
Q2
2
Q3
Sơ đồ chân IC 4029
CP : Xung đầu vào
Q
0
ữ Q
3
: Chân ngã ra của mạch đếm
23


P
0
ữP
3
: chân ngã vào của mạch đếm
Chân PL: ở mức cao cho phép truyền từ P

n
ữQ
n
ở mức thấp IC dừng đếm
Chân CE: ở mức cao IC dừng đếm
ở mức thấp IC thực hiện đếm
Chân U/D: ở mức thấp IC sẽ đếm xuống
ở mức cao IC sẽ đếm lên
Chân B/D : ở mức thấp IC sẽ đếm ở mã thập phân
ở mức cao IC sẽ đếm ở mã nhị phân
Bảng chân lí :
PL B/D U/D CE CP MODE
H x x x x
Para del p
n
ữQ
n
L x x H x No change
L L L L

Courder D,D
L L H L

Courder U,D
L H L L

Courder D,B
L H H L

Courder U,B

-
*Khảo sát IC 4520
+ Sơ đồ chân

CD4520
1
CP0A
2
CP1A
7
MRA
9
CP0B
10
CP1B
15
MRB
6
Q3A
5
Q2A
4
Q1A
3
Q0A
14
Q3B
13
Q2B
12

Q1B
11
Q0B

Gồm hai bộ đếm nhị phân riêng biệt
Chân MR: mắc dây preset của đếm L đến đếm H đến xoá về 0
Chân CP
0
: Xung vào tác động sờn lên (LữH)
24


Chân CP
1
: Xung vào tác động sờn xuống (HữL)
Q
0
ữQ
3
: Đầu ra các đầu đếm.
* Khảo sát IC đếm 74ls192
IC 74192 là bộ đếm BCD một decad (modul 10).
sơ đồ cấu trúc:
IC gồm 16 chân,tác dụng của các chân là:
- Chân số 16 nối với nguồn cung cấp +5v.
- Chân số 8 nối với mass.
- Chân 5(cpu_count up clock pulse input): xung đa vào chân này thì ic sẽ
thực hiện việc đếm lên.
- Chân 4(cpd_count down clock pulse input):xung đa vào chân này thì ic
sẽ thực hiện việc đếm xuống.

- Chân 11(PL_arynchronous parallel load (active low) input):tích cực mức
thấp để điều khiển nạp số liệu đặt trớc vào IC.khi cho mức logic đặt tại chân là
mức thấp(=0) thì các giá trị đặt trớc ở các chân P6,P,P,P tơng ứng sẽ truyền
tới các đầu ra Q
6
,Q

,Q

,Q

.sau khi nạp phải chuyển mức logic tại chân lên mức
cao(=1) thì mạch mới hoạt động đợc.
- Chân 14(MR_asynchronous master reset input):chân này để xoá nội
dung đếm.khi mức lôgic tại chân=1logic(mức cao) thì bộ đếm bị xoá,để mạch để
mạch đếm đợc thì MR= 0 logic(mức thấp) và mức logic đặt tại chân 11 phải
=1logic(mức cao).
25