DIGITAL SYSTEM LAB 1 HỆ THỐNG SỐ TN LAB 1
Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (0 B, 13 trang )
ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC BÁCH KHOA
HỆ THỐNG SỐ (TN) (CO1024)
BÁO CÁO LAB 1
GVHD : NGUYỄN THIÊN ÂN
SINH VIÊN : NGUYỄN CHÂU HOÀI PHÚC- 2212622 – LỚP L10
TP. Hồ Chí Minh, ngày 31 tháng 10 năm 2022
Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính
MỤC LỤC
Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1
Trang 2/12
Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính
Câu hỏi 2.4.1 :
Randomly select TWO 74-Series ICs out of the list in Figure 7 and exam their
functions using Logisim, Digital System KIT and V.O.M.
Bài làm
Bước 1 : Chọn 2 IC ngẫu nhiên thuộc 74-series là :
1/ IC 7408 : four 2-input AND.
Cổng AND là cổng nếu có 2 tín hiệu vào là 1 thì tín hiệu ra sẽ là 1 cịn nếu 1 trong 2 tín hiệu vào
khác 1 thì đầu ra sẽ là 0.
Bảng chân trị :
B
0
0
1
1
x = f(A,B)=A.B
A
0
1
0
1
x
0
0
0
1
Hình ảnh IC 7408
- IC đóng gói kiểu 14 chân.
- Chân 14 cấp nguồn Vcc.
- Chân 7 nối Mass (GND).
- Các chân còn lại là các cổng
AND.
2/ IC 7432 : four 2-input OR.
Cổng OR là cổng nếu mà ít nhất 1 trong 2 tín hiệu vào bằng 1 thì đầu ra sẽ bằng 1.
Bảng chân trị :
B
0
0
1
1
Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1
x = f(A,B)=A+B
A
0
1
0
1
x
0
1
1
1
Trang 3/12
Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính
Hình ảnh IC 7408
IC đóng gói kiểu 14 chân.
Chân 14 cấp nguồn Vcc.
Chân 7 nối Mass (GND).
Các chân còn lại là các cổng OR.
-
Bước 2 : Thiết kế cổng logic sử dụng 2 IC trên :
w = AB + C
Bảng chân trị (Truth
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
w = AB + C
0
1
0
1
0
1
1
1
table)
Bìa Karnaugh (K-Map)
C
0
1
AB 00
0
1
01
0
1
11
1
1
10
0
1
w = AB + C
Bước 3 : Minh họa mạch điện trong Logisim :
Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1
Trang 4/12
Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính
-
-
(Hình vẽ minh họa bằng kí hiệu.)
Input 3 biến A, B, C .
A, B đi qua cổng AND thành AB .
AB cùng C đi qua cổng OR thành AB + C .
Output w = AB + C .
(Hình vẽ minh họa có sử dụng IC.)
Input 3 biến A, B, C .
A, B đi vào IC 7408 đầu ra thành AB .
AB cùng C đi vào IC 7432 đầu ra thành AB + C .
Output w = AB + C .
Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1
Trang 5/12
Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính
Câu hỏi 2.4.2 :
Bài làm
Câu 2.4.2a : X = AB + C’
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1
Bảng chân trị :
C
0
1
0
1
0
1
0
1
X = AB +C’
1
0
1
0
1
0
1
1
Trang 6/12
Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính
-
(Hình vẽ minh họa bằng kí hiệu.)
Input 3 biến A, B, C .
A, B đi qua cổng AND thành AB .
C đi qua cổng NOT thành C’ .
AB cùng C’ đi qua cổng OR thành AB + C’ .
Output X = AB + C’ .
Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1
Trang 7/12
Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính
-
(Hình vẽ minh họa có sử dụng IC.)
Input 3 biến A, B, C .
A, B đi vào IC 7408 đầu ra thành AB .
C đi vào IC 7404 đầu ra thành C’ .
AB cùng C’ đi vào IC 7432 đầu ra thành AB + C’ .
Output X = AB + C’ .
Câu 2.4.2b : Y = (A+B)C’
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1
Bảng chân trị
C
0
1
0
1
0
1
0
1
Y = (A+B)C’
0
0
1
0
1
0
1
0
Trang 8/12
Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính
(Hình vẽ minh họa bằng kí hiệu.)
Input 3 biến A, B, C .
A, B đi qua cổng OR thành (A+B) .
C đi qua cổng NOT thành C’ .
AB cùng C’ đi qua cổng AND thành (A+B)C’ .
Output Y = (A+B)C’ .
-
-
(Hình vẽ minh họa có sử dụng IC.)
Input 3 biến A, B, C .
A, B đi vào IC 7432 đầu ra thành (A+B) .
C đi vào IC 7404 đầu ra thành C’ .
AB cùng C’ đi vào IC 7408 đầu ra thành (A+B)C’ .
Output Y = (A+B)C’ .
Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1
Trang 9/12
Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính
Câu hỏi 2.4.3 :
Bài làm
Câu 2.4.3a :
Z = (M + N)(M’ + P)(N’ + P’)
= (MM’ + MP + M’N + NP)(N’ + P’)
= MN’P + M’NN’ + NN’P + MPP’ + M’NP’ + NPP’
= MN’P + M’NP’
Z = MN’P + M’NP’
Bảng chân trị :
M
0
0
0
0
1
1
1
1
N
0
0
1
1
0
0
1
1
Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1
P
0
1
0
1
0
1
0
1
Z = MN’P + M’NP’
0
0
1
0
0
1
0
0
Trang 10/12
Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính
(Hình vẽ minh họa bằng kí hiệu.)
-
Input 3 biến M, N, P .
-
N đi qua cổng NOT thành N’ .
N’ và M cùng đi qua cổng AND thành MN’.
MN’ cùng P đi qua cổng AND thành MN’P .
-
M’ đi qua cổng NOT thành M’ .
M’ cùng N đi qua cổng AND thành M’N .
P đi qua cổng NOT thành P’ .
M’N cùng P’ đi qua cổng AND thành M’NP’ .
-
MN’P cùng M’NP’ đi qua cổng OR thành MN’P + M’NP’ .
-
Output Z = (MN’P) + (M’NP’) .
Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1
Trang 11/12
Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính
(Hình vẽ minh họa có sử dụng IC.)
-
Input 3 biến M, N, P .
-
N đi vào IC 7404 đầu ra thành N’ .
N’ và M cùng đi vào IC 7408 đầu ra thành MN’.
MN’ cùng P đi vào IC 7408 đầu ra thành MN’P .
-
M’ đi vào IC 7404 đầu ra thành M’ .
M’ cùng N đi vào IC 7408 đầu ra thành M’N .
P đi vào IC 7404 đầu ra thành P’ .
M’N cùng P’ đi vào IC 7408 đầu ra thành M’NP’ .
-
MN’P cùng M’NP’ đi vào IC 7432 đầu ra thành MN’P + M’NP’ .
-
Output Z = (MN’P) + (M’NP’) .
Câu 2.4.3b :
W = A’(A+B) + (B+AA)(A+B’)
= AA’ + A’B + AB + BB’ + AAA + AAB’
= 0 + A’B + AB + 0 + A + AB’
= A + (B + AB’)
=A+A+ B
= A+B
W=A+B
Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1
Trang 12/12
Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính
Bảng chân
A
0
0
1
1
B
0
1
0
1
-
(Hình vẽ minh họa bằng kí hiệu.)
Input 2 biến A, B .
A, B đi qua cổng OR thành (A+B) .
Output W = A+B .
-
(Hình vẽ minh họa có sử dụng IC.)
Input 2 biến A, B .
A, B đi vào IC 7432 đầu ra thành (A+B) .
Output W = A+B .
W=A+ B
0
1
1
1
trị :
--- Hết ---
Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1
Trang 13/12
