DIGITAL SYSTEM LAB 4 HỆ THỐNG SỐ TN LAB 4

ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC BÁCH KHOA

HỆ THỐNG SỐ (TN) (CO1024)
BÁO CÁO LAB 4

GVHD : NGUYỄN THIÊN ÂN
SINH VIÊN : NGUYỄN CHÂU HOÀI PHÚC- 2212622 – LỚP L10

TP. Hồ Chí Minh, ngày 17 tháng 11 năm 2022


Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính

MỤC LỤC

Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1

Trang 2/9


Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính

Câu hỏi 2.3.1 :

Design and simulate a Full Adder built from Half Adder in Logisim.
Bài làm

Hình ảnh mạch Half Adder :



Mạch Full Adder xây dựng từ Half Adder :

Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1

Trang 3/9


Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính

Câu hỏi 2.3.2 : Design, simulate and implement a 4-bit Ripple Carry Adder using IC 7483
Bài làm
Minh họa mạch 4-bit Ripple Carry Adder :

Thiết kế mạch 4-bit Ripple Carry Adder sử dụng IC7483

Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1

Trang 4/9


Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính

Câu hỏi 2.3.3 :
Design, simulate and implement a MOD-10 Asynchronous UP Counter
using J-K Flip-flops (IC7473).

Bài làm
QD

QC

QB

QA

Rese
t
0
0
0
0
0
0
0
0
0
1

1/ Bảng thực trị

0
0
0
0
0
0

0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
1
0
0
0

1
0
0
1
0
0
0
0
2/ Minh họa mạch trong Logisim

Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1

Trang 5/9


Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính

3/ Minh họa mạch có sử dụng IC7473 trong Logisim

Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1

Trang 6/9


Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính

Câu hỏi 2.3.4:
STT

1
2
3
4
5
6
7

Synchronous Counter
Trong Synchronous Counter , tất cả các

Asynchronous Counter
Trong Asynchronous Counter , các flip

flip flop được kích hoạt đồng thời với
cùng một clock.
Hoạt động nhanh hơn.
Không tạo ra bất kỳ decoding errors
nào.
Còn được gọi là Parallel Counter.
Việc thiết kế Synchronous Counter cũng
như việc triển khai rất phức tạp do số
lượng trạng thái ngày càng tăng.
Hoạt động theo bất kỳ trình tự đếm
mong muốn nào.
Trong Synchronous Counter , độ trễ lan
truyền ít hơn

flop khác nhau được kích hoạt với

clock khác nhau, khơng đồng thời.
Hoạt động chậm hơn.
Tạo ra decoding errors.
Còn được gọi kà Serial Counter.
ithiết kế cũng như thực hiện rất dễ dàng
Chỉ hoạt động theo trình tự đếm cố
định (UP/DOWN)
Trong Asynchronous Counter , có độ trễ
lan truyền cao.

What is the difference between asynchronous and synchronous counter?
Bài làm

Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1

Trang 7/9


Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính

Câu hỏi 2.3.5:
What is the procedure to design a synchronous counter?
Bài làm
Synchronous Counter
Trong Synchronous Counter (bộ đếm đồng bộ), trình tự đếm được điều khiển bằng xung CLOCK và
những thay đổi ở OUTPUT xảy ra trong q trình được “đồng bộ hóa” với tín hiệu CLOCK. Cụ thể, tín
hiệu CLOCK được kết nối với INPUT CLOCK của mọi flip-flop riêng lẻ trong bộ đếm để tất cả các
flip-flop được kích hoạt đồng thời (song song) cùng một lúc.
Một số loại Synchronous Counter :

− Up counters
− Down counters
− Decade counter , …
Các bước để thực hiện một Synchronous Counter
1/ Xác định số lượng flip-flops sử dụng.
VD : Nếu chúng ta đang thiết kế bộ đếm mod N và cần có n số flip-flops thì n có thể được tìm ra bằng
phương trình này
N <= 2n - 1
Giả sử chúng ta đang thiết kế MOD 10 – Counter, nên số lượng flip-flops chúng ta cần có là :
10 < 2n – 1 , suy ra n = 4.
2/ Thiết kế bảng sự thay đổi trạng thái của các flip-flops.
VD : Giả sử đang sử dụng JK flip-flops cho bộ đếm đồng bộ 2 bits.
Qn
0
0
1
1

QB
0
0
1

Qn+1
0
1
1
0
Hiện tại
QA

0
1
0

QB+1
0
1
1

J
0
1
X
X
Kế tiếp
QA+1
1
0
1

Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1

JB
0
1
X

K
X
X

1
0

KB
X
X
0

JA
1
X
1

KA
X
1
X
Trang 8/9


Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính

1

1

0

0

Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1

X

1

X

1

Trang 9/9


Trường Đại học Bách khoa – Đại học Quốc gia TP.HCM
Khoa Khoa học và Kĩ thuật Máy tính

3/ Thiết kế các K-maps tương ứng
a) Cho JA

QA
QB
0
1

0

1

1

X

1
X

0

1

X
X

1
1

0

1

0
X

1
X

 JA = 1
b) Cho KA

QA
QB

0
1
 KA = 1
c) Cho JB

QA
QB
0
1
 JB = QA
d) Cho KB

QA
QB
0
1

0

1

X
0

X
1

 K B = QA

4/ Trình bày mạch.

Hệ Thống Số (TN) (CO1024) - Bài Báo Cáo Lab 1

Trang 10/9