thiết kế các khối mạch và tổ hợp thông dụng

LOGO
“ Add your company slogan ”
GIÁO VIÊN HƯỚNG DẪN:HOÀNG VÂN ĐÔNG
NHÓM 8: PHẠM VĂN THÁI
ĐỖ HỮU TUẤN
ĐỀ TÀI
THIẾT KẾ CÁC KHỐI MẠCH DÃY VÀ TỔ HỢP
THÔNG
DỤNG
HÀ NỘI:Ngày 16 tháng 5 năm 2014
www.themegallery.com
Khối chia số nguyên
Khối nhân số nguyên
Máy trạng thái hữu hạn
Các khối nhớ
Các khối cơ bản
Các khối làm việc với số thực
THIẾT KẾ KHỐI MẠCH DÃY VÀ TỔ HỢP THÔNG DỤNG
www.themegallery.com
I: Các khối cơ bản
1.1. Khối cộng đơn giản

Khối cộng đơn giản: thực hiện phép cộng giữa hai số được biểu diễn dưới dạng std_logic_vector hay
bit_vector. Các cổng vào gồm hạng tử A, B, bit nhớ Cin, các cổng ra bao gồm tổng Sum, và bit nhớ ra Cout:
www.themegallery.com
I: Các khối cơ bản

Code mô tả như sau :
Bo cong don gian
library IEEE; use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;

useIEEE.STD_LOGIC_UNSIGNED.ALL;

entity adder32 is
port( Cin : in std_logic;
A : in std_logic_vector(31 downto 0);
B : in std_logic_vector(31 downto 0); SUM : out std_logic_vector(31
downto 0); Cout: out std_logic
);
end adder32;
architecture behavioral of adder32 is
signal A_temp : std_logic_vector(32 downto 0);
signal B_temp : std_logic_vector(32 downto 0); signal Sum_temp : std_logic_vector(32
downto 0);
begin
A_temp <= '0'& A;
B_temp <= '0'& B;
sum_temp <= a_temp + b_temp + Cin;
SUM <= sum_temp(31 downto 0);
Cout <= sum_temp(32);
end behavioral;

www.themegallery.com
I: Các khối cơ bản
1.2. Khối trừ
Xét ví dụ A = 10 = 1010, B = 5 = 0101 biểu diễn d ới dạng số có dấu 5- bit ta phải thêm bit dấu bằng 0 ƣ
vào trước.
A = 01010, Bù2(A) = not (A) + 1 = 10101 + 1 = 10110
B = 00101, Bù2(B) = not (B) + 1 = 11010 + 1 = 11011
Tính A – B:
A 01010 01010

- = - = +
B 00101 11011

1 00101
Loại bỏ bit nhớ ở kết quả cuối cùng ta đ ợc A – B = 00101 = 5. ƣ
www.themegallery.com
I: Các khối cơ bản
Dựa trên tính chất trên của số bù hai ta chỉ cần thực hiện một thay đổi nhỏ trong cấu trúc của bộ cộng để nó có khả năng thực hiện cả phép cộng lẫn
phép trừ mà không làm thay đổi lớn về tài nguyên logic cũng như độ trễ của mạch. Tại đầu vào sẽ bổ xung thêm tín hiệu SUB, tín hiệu này quyết
định sẽ thực hiện phép cộng hay phép trừ. Khi SUB = 1 để lấy bù 2 của B sẽ lấy đảo B và cho giá trị đầu vào Cin =1, để hiện thực trên mạch cấu trúc
bộ cộng được bổ xung một khối MUX trước cổng B, khối này có hai đầu vào là B và not B, nếu SUB= 0 thì B được chọn, nếu SUB = 1 thì not B
được chọn. Đầu vào Cin được OR với SUB trước khi vào bộ cộng. Σ
www.themegallery.com
I: Các khối cơ bản
Code mô tả bộ cộng trừ như sau :
library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity adder_sub is
port(
SUB : in std_logic;
Cin : in std_logic;
A : in std_logic_vector(31 downto 0);
B : in std_logic_vector(31 downto 0);
SUM : out std_logic_vector(31 downto 0);
Cout: out std_logic
);
end adder_sub;
architecture rtl of adder_sub is
signal B_temp : std_logic_vector(31 downto 0);
signal Cin_temp : std_logic;

component adder32 is
port (
Cin : in std_logic;
A : in std_logic_vector(31 downto 0); B : in std_logic_vector(31 downto
0); SUM : out std_logic_vector(31 downto 0); Cout : out std_logic
);
end component;
www.themegallery.com
I: Các khối cơ bản
Code mô tả bộ cộng trừ như sau :
begin
Cin_temp <= SUB or Cin;
MUX32: process (B, SUB)
begin
if SUB = '1' then
B_temp <= not B;
else
B_temp <= B;
end if;
end process MUX32;
add: component adder32
port map (Cin_temp, A, B_temp, SUM, Cout);
end rtl;
www.themegallery.com
I: Các khối cơ bản
1.3. Khối cộng thấy nhớ trước

Độ trễ tổ hợp của khối cộng gây ra bởi chuỗi bit nhớ, bộ cộng nối tiếp có đặc điểm là độ trễ cao do đặc điểm của chuỗi bit nhớ là bit
nhớ sau phải đợi bit nhớ trước nó.
www.themegallery.com

I: Các khối cơ bản

Như thấy trên hình vẽ thì thời gian trễ của chuỗi bit nhớ phải thông qua tối thiểu một cổng AND và một cổng OR,
nếu là bộ cộng 32-bit thì tổng thời gian trễ là thời gian trễ của 32 cổng AND và 32 cổng OR.

Trên thực tế độ trễ của cổng AND, cổng OR gần tương đương nên để đơn giản ta xem độ trễ của một trong hai
cổng này là một lớp trễ hay một ―level logic. Nh vậy bộ cộng nối tiếp có 32x2 = 64 lớp trễ. Phép cộng là một ‖ ƣ
phép toán cơ bản và sử dụng nhiều do vậy việc nghiên cứu, sử dụng các thuật toán tăng tốc bộ cộng đã và đang
đ ợc thực hiện rất nhiều. Trong phần này ta xem xét một thuật toán phổ biến nhằm rút ngắn thời gian thực hiện ƣ
tính toán chuỗi bit nhớ là thuật toán Cộng thấy nhớ trước (Carry Look-Ahead Adder). Ý tưởng của phương pháp
này là sử dụng sơ đồ có khả năng phát huy tối đa các phép toán song song để tính các đại lượng trung gian độc
lập với nhau nhằm giảm thời gian đợi khi tính các bit nhớ.
www.themegallery.com
I: Các khối cơ bản
www.themegallery.com
I: Các khối cơ bản
1.4. Thanh ghi

Thanh ghi là chuỗi các phần tử nhớ được ghép với nhau và là thành phần không thể thiếu của các thiết kế mạch dãy, đặc điểm quan
trọng nhất để phân biệt thanh ghi với các khối tổ hợp là thanh ghi bao giờ cũng chịu sự điều khiển của xung nhịp đồng bộ, giá trị đầu ra
là giá trị l u trong các ô nhớ của thanh ghi đ ợc gán bằng giá trị của đầu vào tại các thời điểm nhất định (sườn dương hoặc sườn âm) ƣ ƣ
theo điều khiển xung nhịp đồng bộ, nếu so sánh với khối tổ hợp thì giá trị đầu ra của mạch tổ hợp thay đổi tức thì ngay sau khi có sự
thay đổi của các đầu vào.

Mô tả thanh ghi trên VHDL khá đơn giản như sau:
library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity reg_32 is
port(
D : in std_logic_vector(31 downto 0);
Q : out std_logic_vector(31 downto 0);
CLK : in std_logic;

RESET : in std_logic );
end reg_32;
www.themegallery.com
I: Các khối cơ bản
architecture behavioral of reg_32 is
begin
reg_p: process (CLK, RESET)
begin
if RESET = '1' then Q <= (others => '0'); elsif CLK = '1' and CLK'event then
Q <= D; end if;
end process reg_p;
end behavioral;

if CLK = '1' and CLK'event then… quy định thanh ghi làm việc theo tín hiệu sườn dương của xung nhịp clk, một
cách viết khác tương đương là if rising_edge(clk) then…
www.themegallery.com
I: Các khối cơ bản
1.5. Bộ cộng tích lũy
Bộ cộng tích lũy là sự kết hợp giữa bộ cộng và thanh ghi, cấu trúc của khối này thể hiện ở hình dưới đây:
www.themegallery.com
I: Các khối cơ bản

mô tả của bộ cộng tích lũy như sau:
library IEEE; use IEEE.STD_LOGIC_1164.ALL; use
IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity accumulator_32 is
port(
A : in std_logic_vector(31 downto 0);
Q : buffer std_logic_vector(31 downto 0);
CLK : in std_logic; RESET : in std_logic );

end accumulator_32;
architecture structure of accumulator_32 is signal sum32 : std_logic_vector(31
downto 0); signal Q_sig : std_logic_vector(31 downto 0); signal Cout : std_logic;
signal Cin : std_logic;
www.themegallery.com
I: Các khối cơ bản
component adder32 is
port (
Cin: std_logic;
A : in std_logic_vector(31 downto 0); B : in std_logic_vector(31
downto 0); SUM : out std_logic_vector(31 downto 0); Cout: out
std_logic
);
end component;
component reg_32 is
port (
D : in std_logic_vector(31 downto 0); Q : out std_logic_vector(31
downto 0); CLK : in std_logic;
RESET: in std_logic
);
end component;
begin
Q_sig <= Q;
Cin <= '0';
add32: component adder32
port map (Cin, A, Q_sig, sum32, Cout); reg32: component reg_32
port map (sum32, Q, CLK, RESET);
end structure;
www.themegallery.com
I: Các khối cơ bản

1.6. Bộ đếm
Bộ đếm là một tr ờng hợp đặc biệt của bộ cộng tích lũy, nếu ta cho đầu vào của bộ cộng A luôn nhận giá trị bằng 1 thì sau mỗi ƣ
xung nhịp giá trị trong thanh ghi tăng thêm 1. Trong trường hợp đếm ng ợc thì cho giá trị của A bằng - 1.ƣ

Cách mô tả bộ đếm trên VHDL như sau:
library ieee; use ieee.std_logic_1164.all; use
IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity counter4 is
port (
count :out std_logic_vector( 3 downto 0); enable :in std_logic;
clk :in std_logic; clock reset :in std_logic );
end entity;
www.themegallery.com
I: Các khối cơ bản
architecture rtl of counter4 is
signal cnt :std_logic_vector ( 3 downto 0) := "0000"; begin
process (clk, reset)
begin
if (reset = '1') then
cnt <= "0000";
elsif (rising_edge(clk)) then
if (enable = '1') then
cnt <= cnt + 1;
end if;
end if;
end process;
count <= cnt;
end architecture;


Trong đoạn mã trên tín hiệu reset đ ợc mô tả ở chế độ không đồng bộ, nghĩa là khi reset = 1 thì ngay lập tức giá trị đếm cnt bị reset về 0.ƣ
www.themegallery.com
I: Các khối cơ bản
1.7. Bộ dịch

Bộ dịch là khối logic tổ hợp thực hiện động tác dịch chuỗi bít đầu vào, có tất cả 6 phép toán dịch gồm dịch trái logic, dịch trái
số học, dịch phải logic, dịch phải số học, dịch tròn trái, dịch tròn phải
www.themegallery.com
I: Các khối cơ bản
Ví dụ dưới đây là một bộ dịch với đầu vào 32-bit:
library IEEE; use IEEE.STD_LOGIC_1164.ALL; use
IEEE.STD_LOGIC_arith.ALL; use IEEE.STD_LOGIC_unsigned.ALL; USE
ieee.Numeric_STD.all;
USE ieee.Numeric_BIT.all;
entity shifter_32 is
port(
shift_in : in std_logic_vector(31 downto 0); shift_value: in
std_logic_vector(4 downto 0); shift_out : out std_logic_vector(31 downto 0)
) ;
end shifter_32;
www.themegallery.com
I: Các khối cơ bản
architecture behavioral of shifter_32 is signal shi: bit_vector(31 downto 0);
signal sho: bit_vector(31 downto 0);
signal sa : integer;
begin shi <= TO_BITVECTOR(shift_in); sa <= CONV_INTEGER('0' &
shift_value); sho <= shi sll sa;
shift_out <= TO_STDLOGICVECTOR(sho);
end behavioral;


Ở ví dụ trên vì đầu vào dịch shift_in là giá trị 32-bit nên số bít dịch tối đa là 31, biểu diễn dưới dạng nhị phân cần 5-bit nên
shift_value được khai báo là std_logic_vector(4 downto 0)
www.themegallery.com
I: Các khối cơ bản
1.8. Thanh ghi dịch

Thanh ghi có thể làm việc ở hai chế độ, chế độ thứ nhất dữ liệu đầu vào đ ợc lấy từ đầu vào D, chế độ thứ hai là ƣ
chế độ dịch, khi đó dữ liệu đầu vào của thanh ghi lấy từ khối dịch, đầu ra của thanh ghi được gán bằng đầu vào
của khối dịch. Ở chế độ này dữ liệu sẽ bị dịch mỗi xung nhịp một lần.
www.themegallery.com
I: Các khối cơ bản
Mã mô tả thanh ghi dịch như sau:
library IEEE; use IEEE.STD_LOGIC_1164.ALL; use
IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity shift_reg_32 is
port(
shift_value: in std_logic_vector(4 downto 0);
D : in std_logic_vector(31 downto 0);
Q : buffer std_logic_vector(31 downto 0);
CLK : in std_logic;
WE : in std_logic;
RESET : in std_logic
);
end shift_reg_32;
architecture structure of shift_reg_32 is
signal shift_temp : std_logic_vector(31 downto 0);
signal D_temp : std_logic_vector(31 downto 0);
www.themegallery.com
I: Các khối cơ bản
component shifter_32 is

port (
shift_in : in std_logic_vector(31 downto 0);
shift_value : in std_logic_vector(4 downto 0); shift_out : out std_logic_vector(31
downto 0)
);
end component;
component reg_32 is
port (
D : in std_logic_vector(31 downto 0); Q : out std_logic_vector(31
downto 0); CLK : in std_logic;
RESET: in std_logic
);
end component;
begin
process (WE, shift_temp)
begin
if WE = '1' then
D_temp <= D;
else D_temp <= shift_temp; end if;
end process;
sh32: component shifter_32
port map (Q, shift_value, shift_temp); reg32: component reg_32
port map (D_temp, Q, CLK, RESET); end structure;
www.themegallery.com
II: Các khối nhớ
2.1. Bộ nhớ RAM
RAM (Random Access Memory) là một phần tử rất hay được sử dụng trong thiết kế các hệ thống số. RAM
có thể phân loại theo số lượng cổng và cách thức làm việc đồng bộ hay không đồng bộ của các thao tác
đọc và ghi