Báo cáo thí nghiệm điện tử tương tự-Bài 4 : Mạch ghép đa tầng doc

Bài 4 : Mạch ghép đa tầng

31
BÀI 4 : MẠCH KHUẾCH ĐẠI GHÉP ĐA
TẦNG


Điểm đánh giá CBGD nhận xét và ký tên
Chuẩn bị
Lý thuyết
Báo cáo
kết quả TN

Kiểm tra

Kết quả





PHẦN I : PHẦN CÂU HỎI CHUẨN BỊ Ở NHÀ

Vấn đề 1 : Cho dạng mạch điện khảo sát (Mạch khuếch đại đa tầng ghép RC kiểu CE-CE
gồm 2 transistor T
1
và T
2
) cùng các điểm nối mạch như Hình 4-1, giả thiết transistor C1815
có β = 250. Bỏ qua nội trở nguồn tín hiệu ở ngõ vào. Hãy xác định các tham số sau :

Vẽ mạch tương đương AC toàn mạch :










10K
4K7
4u7470
1K

1K
1K
27K
27K 27K
0.1120
100K
22uF
22uF
22uF
22uF
T1:T3 - C1815
J1
J2
IN
J4
J3
J5
100uF
330p
T2
T3
T1
100
C7
Hình 4-1 Mạch A3-1
Bài 4 : Mạch ghép đa tầng

32
1B1C1E
III β=

≈
=
1BB
V
=
1BB
R
==
)(
26
1
1
mAI
mV
h
C
ie
=
1B
I
2B2C2E
III β=
≈
=
2BB
V
==
)(
26
2

2
mAI
mV
h
C
ie
=
2in
R
==
1in
1out
1v
v
v
A
==
2in
2out
1v
v
v
A
=
2B
I
=
2BB
R
Khảo sát DC :

-
Với T1 :




⇒

-

-
Với T2 :




⇒

Khảo sát AC :
-
Tổng trở ngõ vào của tầng T
2
:


-
Độ lợi điện áp A
v1
của tầng T
1

:




-
Độ lợi điện áp A
v2
của tầng T
2
:



-
Độ lợi điện áp toàn mạch :
A
vo
= A
v1
x A
v2
=

-
Tổng trở vào toàn mạch :
Z
i
=

- Tổng trở ra toàn mạch :
Z
o
=


Vấn đề 2 : Cho dạng mạch điện khảo sát (Mạch khuếch đại đa tầng ghép RC kiểu CE-
CC gồm 2 transistor T
1
và T
3
) cùng các điểm nối mạch như Hình 4-2, giả thiết transistor
C1815 có β = 250. Bỏ qua nội trở nguồn tín hiệu ở ngõ vào. Biến trở VR đặt ở vị trí giữa.
Hãy xác định các tham số sau :











Bài 4 : Mạch ghép đa tầng

33
1B1C1E
III β=

≈
=
1BB
V
=
1BB
R
==
)(
26
1
1
mAI
mV
h
C
ie
=
1B
I
3B3C3E
III β=
≈
=
3BB
V
==
)(
26
3

3
mAI
mV
h
C
ie
=
3B
I
=
3BB
R
















Vẽ mạch tương đương AC toàn mạch :

Khảo sát DC :
-
Với T1 :




⇒


-
Với T3 :




⇒

10K
4K7

4u7470
1
K
1
K
1K
27K
27K 27K
0.1120
100
K
22uF
22uF
22uF
22uF
T1:T3 - C1815
J1
J2
IN
J4
J3
J5
100uF
330p
T2
T3
T1
100
C7
Bài 4 : Mạch ghép đa tầng

34
=
3in
R
==
1in
1out
1v
v
v
A
=
3v
A
=
o
Z
=
1BB
V
=
1BB
R
=
1B
I
Khảo sát AC :
-
Tổng trở ngõ vào của tầng T

3
:


-
Độ lợi điện áp A
v1
của tầng T
1
:





-
Độ lợi điện áp A
v3
của tầng T
3
mắc theo kiểu CC :
-
Độ lợi điện áp toàn mạch :
A
vo
= A
v1
x A
v3
=

-
Tổng trở vào toàn mạch :
Z
i
= Z
i1
=
- Tổng trở ra toàn mạch :


Vấn đề 3 : Cho dạng mạch điện khảo sát (Mạch khuếch đại vi sai gồm 2 transistor T
1
và
T
2
) cùng các điểm nối mạch như sau, giả thiết transistor C1815 có β = 250. Bỏ qua nội trở
nguồn tín hiệu ở ngõ vào. Các biến trở VR đặt ở vị trí giữa. Hãy xác định các tham số sau :

Vẽ mạch tương đương AC toàn mạch :









Khảo sát DC :
-
Với T1 :



I
E4
=

Bài 4 : Mạch ghép đa tầng

35
=
in
Z
==

in
out
v
v
v
A
Khảo sát AC :

-
Tổng trở ngõ vào của mạch :


-
Độ lợi điện áp A
v
của mạch :




Hãy cho biết biện pháp tăng hệ số nén đồng pha (CMRR) của mạch trên:






Hãy cho biết biến trở P2 có tác dụng như thế nào trên mạch:

Bài 4 : Mạch ghép đa tầng

36
43
1
1
RR
VV
I
CEQA
CQ
+
−
=
1110
1
2
RR
VV
I
CEQA
CQ
+
−
=
7

3
3
R
VV
I
CEQA
CQ
−
=
PHẦN II: GHI NHẬN VÀ BÁO CÁO KẾT QỦA

II.1. KHUẾCH ĐẠI GHÉP RC
II.1.1 Khảo sát DC từng tầng đơn :










a. Tầng T1 :
Xác định điểm làm việc tĩnh Q
1
(I
CQ1
, V
CEQ1

) của transistor T1 :
Đo điện áp V
CEQ1
=
Đo điện áp tại điểm A : V
A
=

⇒ =

Vậy : Q
1
(I
CQ1
, V
CEQ1
) =

b. Tầng T2 : Xác định điểm làm việc tĩnh Q
2
(I
CQ2
, V
CEQ2
) của transistor T2 :
Đo điện áp V
CEQ2
=

⇒ =

Vậy : Q
2
(I
CQ2
, V
CEQ2
) =

c. Tầng T3 :
Xác định điểm làm việc tĩnh Q
3
(I
CQ3
, V
CEQ3
) của transistor T3 :
Đo điện áp V
CEQ3
=

⇒ =

Vậy : Q
3
(I
CQ3
, V
CEQ3
) =

II.1.2 Khảo sát AC từng tầng đơn:
II.1.2.A
Khảo sát AC tầng T1 :

Thông số cần đo Trị số điện áp vào V
IN
(p-p) =
V
OUT


Độ lợi điện áp A
v
=
p)-IN(p
p)-OUT(p
V
V


Độ lệch pha ΔΦ




10K
4K7
4u7470
1K
1K

1K
27K
27K 27K
0.1120
100K
22uF
22uF
22uF
22uF
T1:T3 - C1815
J1
J2
IN
J4
J3
J5
100uF
330p
T2
T3
T1
100
C7
Bài 4 : Mạch ghép đa tầng

37
♦ Dùng dao động ký để quan sát tín hiệu và ghi nhận điện áp ngõ vào V
IN
và ngõ
ra V

OUT
(tại cực C của T1).













♦ So sánh các giá trị đo được ở trên với các kết qủa tính ở phần Câu hỏi chuẩn bị
ở nhà
(Phần I) trong Báo Cáo Thí Nghiệm. Ghi nhận xét vào bảng A1
Bảng A1
Thông số
Tính toán lý thuyết Đo đạc thực nghiệm
Av
1

ΔΦ
1


Zin1

Zout1


Nhận xét



II.1.2.B
Khảo sát AC tầng T2 :
♦ So sánh các giá trị đo được ở trên với các kết qủa tính ở phần Câu hỏi chuẩn bị
ở nhà
(Phần I) trong Báo Cáo Thí Nghiệm. Ghi nhận xét vào bảng A2
Bảng A2
Thông số
Tính toán lý thuyết Đo đạc thực nghiệm
Av
2

ΔΦ
2


Zin2

Zout2


Nhận xét

Bài 4 : Mạch ghép đa tầng

38
II.1.2.C Khảo sát AC tầng T3 :
♦ So sánh các giá trị đo được ở trên với các kết qủa tính ở phần Câu hỏi chuẩn bị
ở nhà
(Phần I) trong Báo Cáo Thí Nghiệm. Ghi nhận xét vào bảng A3
Bảng A3
Thông số Tính toán lý thuyết Đo đạc thực nghiệm
Av
3

ΔΦ
3


Zin3
Zout3


Nhận xét


♦ Dựa vào kết qủa đo được ở bảng 1, 2, 3 tính Av (Av tính) nếu ghép liên tầng :
-
T1&T2 : Av

1,2 (tính)
= Av
1.
Av
2
=
…………………………………
-
T1&T3&T2 : Av
1,3,2 (tính)
= Av
1.
Av3. Av2

=
…………………………………


II.1.3 Khảo sát mạch khuếch đại ghép 2 tầng RC (dùng transistor T1 & T2) :
Bảng A4

Thông số cần đo Trị số điện áp vào V
IN
(p-p) =
V
OUT


Độ lợi điện áp A
v1,2

=
p)-IN(p
p)-OUT(p
V
V


Độ lệch pha ΔΦ
Σ1,2



Tổng trở vào toàn mạch Z
ín1,2

Tổng trở vào toàn mạch Z
out1,2

♦ So sánh hệ số khuếch đại Av (tính) khi ghép liên tầng T1,T2 với kết qủa Av đo
được bằng thực nghiệm . Giải thích.







♦ Tính hệ số mất mát khi nối liên tầng:
Δ
Av (CR) [%] = [Av (tính) –Av (đo)].100/ Av(tính) =

Bài 4 : Mạch ghép đa tầng

39
II.1.4 Khảo sát mạch khuếch đại ghép 2 tầng T1,T2 qua tầng lặp Emitter T3
(T1,T2& T3)
:
Bảng A5

Thông số cần đo Trị số điện áp vào V
IN
(p-p) =
V
OUT


Độ lợi điện áp A
v1,3,2
=
p)-IN(p
p)-OUT(p
V
V


Độ lệch pha ΔΦ
Σ1,3,2

Tổng trở vào toàn mạch Z
ín1,3,2

Tổng trở vào toàn mạch Z
out1,3,2

♦ So sánh kết qủa Av
1,3,2
(tính) khi ghép liên tầng T1,T3,T2 với kết qủa Av
1,3,2
đo
được bằng thực nghiệm. Giải thích.




♦ Tính hệ số mất mát khi nối liên tầng:
Δ
Av (T3) [%] = [Av
1,3,2
(tính) –Av
1,3,2
(đo)].100/ Av
1,3,2
(tính) =

♦ So sánh giá trị hệ số mất mát hệ số khuếch đại trong hai trường hợp nối tầng bằng
mạch CR và bằng tầng lặp lại emitter. Giải thích kết quả


♦ Giải thích vai trò của tầng đệm trong các mạch ghép liên tầng.



II.2. KHUẾCH ĐẠI VI SAI

T1:T3,T5:T6 -C1815
47K
1K5
OUT
2K
20K
V
10K
R2
D
P1
P4
J4
20K
0.1
R5
R6
2K
B
C1

100K
P2
A
5K
P3
5K1
R7
47K
R9
390
R8
100
1K
R10
R1
R3

Hình A4-9: Sơ đồ khuếch đại vi sai


Bài 4 : Mạch ghép đa tầng

40
Sử dụng các biến trở P1, P4 = 20K. và U
B
(T1) = U
B
(T2) = 0.
Chênh lệch thế giữa hai collector của cặp transistor vi sai T1 - T2.
Ura = ………………

Nếu Ura = Uoffset
≠
0 , giải thích nguyên nhân vì sao?





Xác định chiều thế Ura, để xem transistor nào trong T1 –T2 cấm hơn. Đo thế U
B0

tương ứng.





Vặn các biến trở P1 và P4 của thiết bị chính để tăng dần từng bước UB (T1) hoặc UB
(T2). Ở mỗi bước, đo các giá trị thế lối vào UB (T1) và UB (T2) và giá trị thế ra Ura
tương ứng. Xác lập giá trị hệ số khuếch đại vi sai ứng với từng cặp U(In1), U(In2) theo
biểu thức :

Av = (Ura-Uoffset) / U
B
(T1) - U
B
(T2)

U
B

(T1)
U
B
(T2)
Ura
Av

Xác định khoảng U
B
(T1) và U
B
(T2) mà hệ số K không đổi.





Ngắt J1, nối J2. Lặp lại thí nghiệm trên.

U
B
(T1)
U
B
(T2)
Ura
Av

So sánh kết quả cho 2 trường hợp. Giải thích vai trò của T3.