Bài giảng Thiết kế logic số (VLSI Design): Chương III/3.1

Thiết kế logic số
(VLSI design)
Bộ môn KT Xung, số, VXL

/>08/2012


Mục đích, nội dung

Mục đích: Cách đánh giá hiệu quả của thiết kế,
vai trị của yếu tố thuật tốn trong bài toán thiết
kế số, các thuật toán cơ bản của khối cộng, khối
dịch.
Nội dung: Khối cộng thấy nhớ trước. Khối dịch
khơng sử dụng tốn tử.
Thời lượng: 3 tiết bài giảng

Chương III: Thiết kế các khối số thông dụng



2/10


Serial Adder
A
B

Cout

Sum

Cin

Đánh giá hiệu quả của sơ đồ thiết kế?

Chương III: Thiết kế các khối số thông dụng



3/10


Definition
Đn2:Cổng tương đương là một cổng logic
bất kỳ 2 đầu vào.
Đn1: Một lớp trễ (level) là độ trễ của một
cổng logic bất kỳ 2 đầu vào.

Chương III: Thiết kế các khối số thông dụng



4/10


Serial Adder
A
B

Cout

Sum
Cin

Tài nguyên 5 x N

Tốc độ 2 x N +1

Chương III: Thiết kế các khối số thông dụng



5/10


Carry generation & Carry propogation
gi = ai and bi = ai.bi
– carry generation gi = 1 (ai, bi =1) - bit nhớ sinh
ra ở vị trí thứ i của chuỗi nhớ

pi = ai or bi = ai + bi
carry propogation. pi = 1 - tại vị trí thứ i sẽ cho
phép bit nhớ ở phía trước nếu có lan truyền
qua.
Chương III: Thiết kế các khối số thông dụng



6/10

Calculation carry based on P & G
c0 = g0 + Cin.P0
c1 = g1 + g0.p1 + Cin.p0.p1
= g1 + c0 .p1
c2 = g2 + g0.p1.p2 + g1.p2 + Cin.p0.p1.p2
= g2 + c1 .p2
c3 = g3+g0.p1.p2.p3+g1.p2.p3+g2.p3+ Cin.p0.p1.p2.p3
= g3 + c2 .p3
Chương III: Thiết kế các khối số thông dụng



7/10


Calculation carry based on P & G
c0 = g0 + Cin.P0
c1 = g1 + g0.p1 + Cin.p0.p1
= g1 + c0 .p1
c2 = g2 + g0.p1.p2 + g1.p2 + Cin.p0.p1.p2
= g2 + c1 .p2
c3 = g3+g0.p1.p2.p3+g1.p2.p3+g2.p3+ Cin.p0.p1.p2.p3
= g3 + c2 .p3
Chương III: Thiết kế các khối số thông dụng



8/10

CLA
g0 = g 0
g01 = g1 + g0.p1
g02 = g2 + g0.p1.p2 + g1.p2
g03 = g3+g0.p1.p2.p3+g1.p2.p3+g2.p3
p0 = p0
p01 = p0 . p1
p02 = p0 . p1. p2
p03 = p0 . p1 . p2 . p3
Chương III: Thiết kế các khối số thông dụng



9/10


CLA

Chương III: Thiết kế các khối số thông dụng



10/10


Trắc nghiệm
Câu 1: Tiêu chí nào trong thiết kế mạch số tích
hơp thường được ưu tiên nhất.
A. Tài nguyên sử dụng, và tốc độ của khối thiết kế.
B. Thuật toán thiết kế

C. Tốc độ của khối thiết kế.
D. Hiệu suất làm việc của khối thiết kế.
Chương III: Thiết kế các khối số thông dụng



11


Trắc nghiệm
Câu 2: Ưu điểm chính của khối cộng dùng thuật tốn
nối tiếp (Serial Adder)
A. Sử dụng ít tài ngun.
B. Sử dụng ít tài ngun và dễ thiết kế
C. Có cấu trúc thiết kế đơn giản, ít gây ra lỗi chức năng.
D. Tổng được tính ra nhanh chóng chính xác.

Chương III: Thiết kế các khối số thông dụng



12


Trắc nghiệm
Câu 3: Nhược điểm chính của khối cộng dùng CLA
A. Sử dụng nhiều tài nguyên logic.
B. Có cấu tạo phức tạp, gây khó khăn cho q trình
thiết kế
C. Khó mơ tả và khó kiểm tra

D. Khơng thể chia nhỏ thiết kế và cần thiết kế lại nếu
thay đổi độ rộng bit của các hạng tử đầu vào
Chương III: Thiết kế các khối số thông dụng



13


Trắc nghiệm
Câu 4: Nguyên lý cơ bản để tăng tốc cho khối cộng
dùng thuật tốn CLA
A. Tính trước các bit nhớ ở các các vị trí trọng số cao
trong khi chờ bit nhớ của các vị trí trọng số thấp
xác định.
B. Chia chuỗi bit nhớ thành các giai đoạn và tính tốn
tối đa các giá trị cần thiết độc lập trong từng giai
đoạn đó..
C. Ngắt sự lệ thuộc tự nhiên của các bit nhớ trong
chuỗi với nhau
D. Sử dụng biến đổi tốn học để xây dựng sơ đồ tính
bit nhớ không lệ thuộc trực tiếp vào nhau
Chương III: Thiết kế các khối số thông dụng



14