Họ vi mạch cmos

Khoa Điện – Điện Tử

Lớp ĐH ĐT1-K1

LỜI NÓI ĐẦUI NÓI ĐẦUU
Lịch sử của ngành công nghiệp điện tử được đánh dấu bằng những sự
kiện quan trọng như sự ra đời của thyratron (1902) do kỹ sư người Anh John
Fleming sáng chế, transistor (1948) do hai nhà vật lý người Mỹ là John Badeen
và W. H. Brattain sáng chế,… Kể từ đó đến nay ngành cơng nghiệp điện tử thế
gới khơng ngừng phát triển mạnh mẽ, người ta chế tạo được những vi mạch, vi
mạch đa chức năng, vi xử lý phuc vụ cho việc sản xuất các thiết bị điện tử lên
tầm cao mới.
Với mục tiêu cơng nghiệp hóa, hiện đại hóa, ngày càng có nhiều cơng
nghệ mới địi hỏi sinh viên từ khi còn ngồi trên ghế nhà trường cần tiếp cận kiến
thức về kỹ thuật hiện đại.
Bài tập lớn chia làm 2 chương, ngoài việc giới thiệu về các Họ vi mạch số
ở chương 1, ta tìm hiểu một cách kỹ hơn về Họ vi mạch CMOS (vi mạch số
được ứng dụng phổ biến trong các thiết bị điện tử số). Cùng với đó tìm hiểu tính
năng của các họ vi mạch số.
Dựa vào các tài liệu cùng kiến thức cá nhân, em đã cố gắng sắp xếp , dùng
các ngôn từ ngắn gọn để truyền đạt những kiến thức về các Họ vi mạch.
Vì đề cập đến vấn đề khoa học kỹ thuật hiện đại và đang khơng ngừng
phát triển nên khó tránh khỏi những sai sót nhất định. Em xin chân thành cảm ơn
các ý kiến đóng góp từ giáo viên bộ mơn và các bạn sinh viên.

Hà Nội tháng 8 năm 2011
Sinh viên

Bài tập lớn môn Điện tử số

1

Khoa Điện – Điện Tử

Lớp ĐH ĐT1-K1

CHƯƠNG 1: HỌ VI MẠCH SỐNG 1: HỌ VI MẠCH SỐ VI MẠCH SỐCH SỐ
1.1 Tổng quan:
Xét về cơ bản có 2 lọai thiết bị bán dẫn là lưỡng cực và đơn cực. Dựa trên
các thiết bị này, các mạch tích hợp được hình thành.

1.1.1 Các họ mạch logic lưỡng cực:
Các yếu tố chính của IC lưỡng cực là điện trở, diode và BJT, hai hoạt
động trong IC lưỡng cực là: tắt và bão hịa, các họ logic lưỡng cực:
• Mạch logic RTL
• Mạch logic DCTL
• Mạch logic HTL
• Mạch logic TTL
• Mạch logic Schottky TTL
• Mạch logic ECL

1.1.2 Các họ mạch logic đơn cực:
Các thiết bị MOS là các thiết bị đơn cực và chỉ có các MOSFET được vận
hành trong các mạch logic MOS, các mạch logic MOS là:
• PMOS
• NMOS
• CMOS

1.2 Các đặc trưng của các vi mạch số:
1.2.1 Phân loại các IC số:

Loại IC

Số cổng căn bản

Tổ hợp quy mô nhỏ SSI

Nhỏ hơn 12

Số các linh kiện
Lên đến 99

Tổ hợp quy mơ trung bình MSI 12 ÷ 99

100 ÷ 999

Tổ hợp quy mơ lớn LSI

100 ÷ 999

1000 ÷ 9999

Tổ hợp quy mô rất lớn VLSI

Lớn hơn 1000

Lớn hơn 10000

Bài tập lớn môn Điện tử số

2

Khoa Điện – Điện Tử

Lớp ĐH ĐT1-K1

1.2.2 Các đặc trưng:
 Tốc độ hoạt động phụ thuộc vào thời gian trễ truyền đạt:

 Tổn hao cơng suất, xác định bởi tích số nguồn cung cấp VCC và dòng ICC
(giá trị trung bình của dịng ICC mức 0 và mức 1), đơn vị mW.
 Chỉ số giá trị, xác định bởi tích số tốc độ và công suất.
 Chỉ số giá trị (pJ)= thời gian trì hỗn truyền đạt (ns) x cơng suất (mW).
Chỉ số giá trị càng nhỏ càng tốt.
 Hệ số tải là số cổng có thể được vận hành bởi một cổng, hệ số tải càng
cao càng thuận lợi.
 Các tham số dòng và áp:
 Ðiện áp đầu vào ở mức cao VIH (điện áp tối thiểu mà cổng có thể nhận
biết mức 1).
 Ðiện áp đầu vào ở mức thấp VIL (điện áp tối đa mà cổng có thể nhận biết
mức 0).
 Ðiện áp đầu ra ở mức cao VOH (điện áp tối thiểu tại đầu ra tương ứng mức
1).
 Ðiện áp đầu ra ở mức thấp VOL (điện áp tối đa tại đầu ra tương ứng mức
0).
 Cường dộ dòng điện đầu vào mức cao IIH (dòng tối thiểu được cung cấp
tương ứng với mức 1).
 Cường độ dòng điện đầu vào mức thấp IIL (dòng tối đa được cung cấp
tương ứng với mức 0).
 Cường độ dòng điện đầu ra mức cao IOH (dòng cực đại mà ngõ ra cung cấp

tương ứng với mức 1).
 Cường độ dòng điện đầu ra mức thấp IOL (dòng cực tiểu mà ngõ ra cung
cấp tương ứng với mức 0).
Bài tập lớn môn Điện tử số

3


Khoa Điện – Điện Tử

Lớp ĐH ĐT1-K1

 Logic cấp dòng và logic nhận dòng:
Một mạch logic thường gồm nhiều tầng kết nối với nhau. Tầng cấp tín
hiệu gọi là tầng thúc và tầng nhận tín hiệu gọi là tầng tải. Sự trao đổi dòng điện
giữa hai tầng thúc và tải thể hiện bởi logic cấp dịng và logic nhận dịng.

Hình (a) cho thấy hoạt động gọi là cấp dòng: Khi ngã ra mạch logic 1 ở
mức cao, nó cấp dịng I IH cho ngã vào của mạch logic 2, vai trò như một tải nối
mass. Ngã ra cổng 1 như là một nguồn dịng cấp cho ngã vào cổng 2.
Hình (b) cho thấy hoạt động gọi là nhận dòng: Khi ngã ra mạch logic 1 ở
mức thấp, nó nhận dịng IIL từ ngã vào của mạch logic 2 xem như nối với nguồn
VCC.
Thường dòng nhận của tầng thúc khi ở mức thấp có trị khá lớn so với
dịng cấp của nó khi ở mức cao, nên người ta hay dùng trạng thái này khi cần
gánh những tải tương đối nhỏ. Ví dụ khi chỉ cần thúc cho một led, người ta có
thể dùng mạch (Hình a) mà khơng thể dùng mạch (Hình b).

Bài tập lớn mơn Điện tử số

4


Khoa Điện – Điện Tử

Lớp ĐH ĐT1-K1

 Nhiễu:
Các tín hiệu nhiễu như tia lửa điện, cảm ứng từ có thể làm thay đổi trạng
thái logic của tín hiệu do đó ảnh hưởng đến kết quả hoạt động của mạch.
Tính miễn nhiễu của một mạch logic tùy thuộc khả năng dung nạp hiệu
thế nhiễu của mạch và được xác định bởi lề nhiễu. Lề nhiễu có được do sự
chênh lệch của các điện thế giới hạn (còn được gọi là ngưỡng logic) của mức
cao và thấp giữa ngã ra và ngã vào của các cổng.

Tín hiệu khi vào mạch logic được xem là mức 1 khi có trị >V IH(min), và
là mức 0 khi < VIL(max). Điện thế trong khoảng giữa không ứng với một mức
logic nào nên gọi là vùng bất định. Do có sự khác biệt giữa V OH(min) với
VIH(min), và VOL(max) với VIL(max) nên ta có 2 giá trị lề nhiễu:
Lề nhiễu mức cao: VNH= VOH(min) – VIH(min)
Lề nhiễu mức thấp: VNL= VIL(max) – VOL(max)
Khi tín hiệu ra ở mức cao đưa vào ngã vào, bất cứ tín hiệu nhiễu nào có
giá trị âm và biên độ > V NH đều làm cho điện thế ngã vào rơi vào vùng bất định
và mạch khơng nhận ra được tín hiệu thuộc mức logic nào. Tương tự cho trường
hợp ngã ra ở mức thấp tín hiệu nhiễu có trị dương biên độ > V NL sẽ đưa mạch
vào trạng thái bất định.

Bài tập lớn môn Điện tử số

5

Khoa Điện – Điện Tử

Lớp ĐH ĐT1-K1

 Tính Schmitt Trigger:
Trong phần giới thiệu lề nhiễu, ta thấy còn một khoảng điện thế nằm giữa
các ngưỡng logic, đây chính là khoảng điện thế ứng với transistor làm việc trong
vùng tác động. Khoảng cách này xác định lề nhiễu và có tác dụng làm giảm độ
rộng sườn xung (tức làm cho đường dốc lên và dốc xuống của tín hiệu ra dốc
hơn) khi qua mạch. Lề nhiễu càng lớn khi vùng chuyển tiếp của ngã vào càng
nhỏ, tín hiệu ra thay đổi trạng thái trong một khoảng thời gian càng nhỏ nên
sườn xung càng dốc. Tuy nhiên vẫn còn một khoảng sườn xung nằm trong vùng
chuyển tiếp nên tín hiệu ra khơng vng hồn tồn.

Để cải thiện hơn nữa dạng tín hiệu ngã ra, bảo đảm tính miễn nhiễu cao,
người ta chế tạo các cổng có tính trễ điện thế, được gọi là cổng Schmitt Trigger
(hình a).
Hình b mơ tả mối quan hệ giữa V out và Vin của một cổng đảo Schmitt
Trigger.

Bài tập lớn môn Điện tử số

6


Khoa Điện – Điện Tử

Lớp ĐH ĐT1-K1

Ký hiệu các cổng Schmitt Trigger:

 Miền nhiệt độ hoạt động từ 0 ÷ 70oC cho các ứng dụng tiêu dùng và công
nghiệp, từ 55 ÷ 125oC cho các mục đích qn sự.
 u cầu về nguồn.
 Tính đa dạng, khả năng tích hợp, giá thành, chế tạo, dễ phối hợp với vi
mạch công nghệ khác.

1.3 Các họ của vi mạch số:
1.3.1 Họ DDL (Diode-Diode Logic):
Là cổng logic do các diode bán dẫn tạo thành.

Bài tập lớn môn Điện tử số

7


Khoa Điện – Điện Tử

Lớp ĐH ĐT1-K1
Hình a: cổng NAND

Hình b: cổng OR
Nguyên lý hoạt động của cổng rất đơn giản. Hình (a) chỉ duy nhất một tổ
hợp biến vào A= B= 1 (logic 1) làm cả hai diode D1, D2 đều bị khóa và đầu ra
Y lấy mức 1, nghĩa là mạch thể hiện một cổng AND. Ngược lại, đối với hình
(b), chỉ duy nhất tổ hợp A= B= 0 mới khơng tạo được dịng qua các diode và sụt
áp trên R= 0. Tương ứng, đầu ra lấy mức 0. Trường hợp này mạch thể hiện một
cổng OR.

1.3.2 Họ RTL (Resistor-Transistor Logic):
Bao gồm các điện trở và transistor, đây là họ logic được tích hợp sớm nhất.
Ví dụ: cổng NOR RTL

Các mạch RTL có đặc tính chung là cần dòng IB cho các BJT nên còn
được gọi là mạch thu dịng (current sinking), vì vậy khi kết nối với các mạch
khác cần phải lưu ý để thỏa mãn điều kiện này, nếu không mạch sẽ không làm
việc.
Bài tập lớn môn Điện tử số

8


Khoa Điện – Điện Tử

Lớp ĐH ĐT1-K1

Lề nhiễu ở trạng thái 0 là: 0.5 - 0.2= 0.3V.
Lề nhiễu ở trạng thái 1 phụ thuộc vào tải.

1.3.3 Họ DTL (Diode-Transistor Logic):
Bao gồm diode ở ngõ vào và transistor ở ngõ ra.
Ví dụ: cổng NAND DTL

Ngõ ra Y kéo lên nguồn VCC được gọi là ngõ ra kéo lên thụ động.

1.3.4 Họ TTL (Transistor-Transistor Logic):
Loại DTL sớm được thay thế bởi TTL tức là transistor ở ngõ vào và
transistor ở ngõ ra.

Ví dụ: cổng NAND TTL

Lưu ý: khi các ngõ vào A, B để hở (thả nổi ngõ vào) thì khơng có dòng chảy ra
ở A, B nên ngõ vào để hở giống như nối lên cao (logic 1).
Bài tập lớn môn Điện tử số

9


Khoa Điện – Điện Tử

Lớp ĐH ĐT1-K1

Ðầu ra TTL hoạt động như bộ thu nhận dòng ở trạng thái thấp (Q4) và
cung cấp dòng ở trạng thái cao (Q3).
Ngõ ra Y kéo lên transistor nên được gọi là ngõ ra kéo lên tích cực
(Active pull up) hay cịn gọi là ngõ ra cột chạm (Totel pole). Với Q3 sẽ khơng
có dòng nào truyền qua RC khi ngõ ra ở mức thấp nên sẽ giảm bớt dòng tiêu hao
trong mạch. Trong khi kiểu kéo lên thụ động sẽ làm cho Q4 dẫn một dòng khá
lớn khi ngõ ra ở mức thấp.
Ưu điểm thứ hai của cấu hình totem pole là khi Y ở trạng thái cao, Q3 có
trở kháng đầu ra thấp nên rất thuận tiện nếu tải có tính dung C.
Nhược điểm của cấu hình totem pole thể hiện trong giai đoạn chuyển tiếp
từ thấp lên cao. Vì Q4 tắt chậm nên khi Q4 chưa tắt mà Q3 đã dẫn, thời gian này
(vài ns) cả 2 transostor đều dẫn điện nên hút một dòng tương đối lớn.
1) Họ TTL chuẩn:
Loạt IC TTL chuẩn đầu tiên gọi là seri 54/74, tùy theo hãng chế tạo sẽ có
thêm các tiền tố (Texas Instruments có tiền tố SN, National Semiconductor dùng
DM, Signetic là S,…).
Ví dụ: cổng NOR sẽ có các mã số khác nhau DM7402, SN7402,…

 Khoảng nhiệt độ và điện thế nguồn:
Seri 54 chấp nhận điện thế nguồn trong khoảng 4.5 ÷ 5.5V và nhiệt độ
-55 ÷ 125oC.
Seri 74 vận hành trong khoảng điện thế 4.75 ÷ 5.25V và nhiệt độ
0 ÷ 70 C.
o

 Cơng suất tiêu hao bình qn một cổng khoảng 10 mW.
 Thời gian trễ tiêu biểu tpLH= 11(ns) và t= 7 (ns), trung bình 9 (ns).
 Ðầu ra TTL chuẩn có thể kích thích 10 đầu vào TTL chuẩn.
2) Họ TTL 3 trạng thái (Tristante):
Ngoài 2 trạng thái cơ bản 1 và 0, các mạch logic cịn có thêm trạng thái
tổng trở cao Hi-Z.
Ví dụ xét cổng NOT 3 trạng thái sau:

Bài tập lớn môn Điện tử số

10


Khoa Điện – Điện Tử

Lớp ĐH ĐT1-K1

3) Họ TTL cải tiến:

4) TTL với ngõ ra cực thu hở (Open Collector Output):
Sơ đồ điển hình của NAND cực thu hở:

Lưu ý: Mạch có cực thu để hở có thể được sử dụng như mạch logic thông

thường bằng cách mắc thêm R thích hợp với tình trạng của tải.
11
Bài tập lớn mơn Điện tử số


Khoa Điện – Điện Tử

Lớp ĐH ĐT1-K1

1.3.5 Mạch Logic MOS:
Gồm các IC số dùng công nghệ chế tạo của transistor MOSFET loại tăng
kênh N và kênh P. Với transistor kênh N ta có NMOS, transistor kênh P ta có
PMOS, và nếu dùng cả hai loại transistor kênh P & N ta có CMOS. Tính năng
kỹ thuật của loại NMOS và PMOS có thể nói là giống nhau, trừ nguồn cấp điện
có chiều ngược với nhau do đó ta chỉ xét loại NMOS và CMOS.
Các transistor MOS dùng trong IC số cũng chỉ hoạt động ở một trong 2
trạng thái: dẫn hoặc ngưng.
Khi dẫn, tùy theo nồng độ pha của chất bán dẫn mà transistor có nội trở
rất nhỏ (từ vài chục Ω đến hàng trăm KΩ) tương đương với một khóa đóng.
Khi ngưng, transistor có nội trở rất lớn (hàng 1010Ω), tương đương với
một khóa hở.
 Đặc điểm của logic MOS:
 So với họ lưỡng cực thì N-MOS và P-MOS có tốc độ hoạt động chậm
hơn, tiêu hao năng lượng ít hơn, giới hạn nhiễu hẹp hơn, khoảng điện thế
nguồn ni lớn hơn, hệ số tải lớn hơn và địi hỏi ít chỗ trên chip hơn.
 Mức logic dành cho mạch MOS là: V(0)≈ 0V, V(1)≈ VDD.

 Chuyển mạch MOSFET cơ bản:

Mạch số dùng MOSFET được phân thành 3 nhóm: P-MOS, N-MOS và CMOS.

 Đặc tính của họ MOS:
Một số tính chất chung của các cổng logic họ MOS (NMOS, PMOS và
CMOS) có thể kể ra như sau:
 Nguồn cấp điện : VDD từ 3V đến 15V.
Bài tập lớn môn Điện tử số

12


Khoa Điện – Điện Tử

Lớp ĐH ĐT1-K1

 Mức logic: VOL(max)= 0V; VOH(min)= VDD.
VIL(max)= 30%VDD; VIH(min)= 70%VDD.
 Lề nhiễu:

VNH= 30%VDD; VNL= 30%VDD.

 Với nguồn 5V, lề nhiễu khoảng 1,5V (rất lớn so với họ TTL).
 Thời gian trễ truyền tương đối lớn, khoảng vài chục ns, do điện dung ký
sinh ở ngã vào và tổng trở ra của transistor khá lớn.
 Công suất tiêu tán tương đối nhỏ, hàng nW, do dòng qua transistor MOS
rất nhỏ.
 Số Fan Out: 50 UL
Do tổng trở vào của transistor MOS rất lớn nên dòng tải cho các cổng họ
MOS rất nhỏ, do đó số Fan Out của họ MOS rất lớn, tuy nhiên khi mắc nhiều
tầng tải vào một tầng thúc thì điện dung ký sinh tăng lên (gồm nhiều tụ mắc
song song) ảnh hưởng đến thời gian giao hoán của mạch nên khi dùng ở tần số
cao người ta giới hạn số Fan Out là 50, nghĩa là một cổng MOS có thể cấp dòng

cho 50 cổng tải cùng loạt.

1.3.6 Họ vi mạch CMOS:
Họ CMOS sử dụng hai loại transistor kênh N và P với mục đích cải thiện
tích số cơng suất vận tốc, mặc dù khả năng tích hợp thấp hơn loại N và P.

Bài tập lớn môn Điện tử số

13


Khoa Điện – Điện Tử

Lớp ĐH ĐT1-K1

(a): cổng NOT; (b): cổng NAND; (c): cổng NOR
Công nghệ CMOS tung ra các sản phẩm có đặc điểm hiệu suất ngày càng
tốt hơn, cung cấp khơng chỉ tất cả chức năng logic có ở TTL, mà cịn nhiều chức
năng đặc biệt khơng có ở TTL.

Lưu ý: không bao giờ được phép thả nổi các đầu vào CMOS không dùng đến,
tất cả đầu vào CMOS phải được nối hoặc với mức điện thế cố định (0 hoặc VDD)
hoặc với đầu vào khác (lý do đầu vào CMOS thả nổi rất nhạy với tạp âm nhiễu
và tĩnh điện vốn có thể dễ dàng phân cực MOSFET ở trạng thái dẫn điện).

1.4 Một số cổng:
Tất cả các cổng đều thuộc loại tích hợp SSI:
CMOS CMOS
cực cửa cực cửa
Silic

kim loại

TTL
tiêu
chuẩn

TTL
+ LS

Loại

74HC

4000B

74

74LS

P0 tĩnh

2,5nW

1...W

10mW 2mW

19mW 1mW

8,5mW

P0 tại 100KHz 0,17mW 0,1mW

10mW 2mW

19mW 1mW

8,5mW

Trễ truyền lan 8ns

10ns

3ns

1,5ns

Công nghệ

50ns

10ns

Bài tập lớn môn Điện tử số

TTL
+S
74S

TTL

+ ALS

TTL
+ AS

74ALS 74AS

4ns

14


Khoa Điện – Điện Tử

Lớp ĐH ĐT1-K1

Hệ số ghép tải
-Cùng loại
-Với LS

10

20

20

20

40

50

20

50

10

4

40

20

-VNH

1,4

1,4

0,4

0,7

0,7

0,7

-VNI

0,9

0,9

0,4

0,4

0,4

0,4

Tần số đồng
hồ cực đại
( MHz)

40

12

35

40

125

70

200

SPP (pj) tại
100 KHz

1,4

11

100

20

57

4

13

IRL min (mA)
với VR = 0,4

4

1,6

16

8

20

8

20

IVL max (mA)
với VV = 0,4

+ 0,001

- 0,001

- 1,6

- 0,4

- 2,0

- 0,1

- 0,5

Độ chống
nhiễu

Bài tập lớn môn Điện tử số

15


Khoa Điện – Điện Tử

Lớp ĐH ĐT1-K1

CHƯƠNG 1: HỌ VI MẠCH SỐNG 2: HỌ VI MẠCH SỐ VI MẠCH SỐCH CMOS
2.1 Lịch sử phát triển:
Frank Wanlass đã phát minh ra các mạch CMOS vào năm 1963 tại hãng
Fairchild Semiconductor. Vào năm 1968, vi mạch tích hợp CMOS đầu tiên đã
được sản xuất bởi một nhóm nghiên cứu tại RCA do Albert Medwin lãnh đạo.
Khởi đầu, CMOS được xem như là một giải pháp thay thế cho TTL để có được
các vi mạch tuy tốc độ hoạt động chậm hơn TTL nhưng lại tiêu hao năng lượng
ít hơn. Chính vì thế, những ngày đầu CMOS được sự quan tâm của ngành công
nghiệp đồng hồ điện tử và một số lĩnh vực khác mà thời gian sử dụng pin quan
trọng hơn so với vấn đề tốc độ. Khoảng 25 năm sau, CMOS đã trở thành kỹ
thuật chiếm ưu thế trong vi mạch tích hợp số. Lý do là với việc ra đời các thế hệ
qui trình chế tạo bán dẫn mới, kích thước hình học của các tranzito ngày càng
giảm xuống dẫn đến một loạt cải tiến; đó là diện tích chiếm chỗ của vi mạch
giảm, tốc độ làm việc tăng, hiệu suất sử dụng năng lượng tăng và giá thành chế
tạo giảm. Hơn nữa, nhờ vào sự đơn giản và khả năng tiêu tán công suất tương
đối thấp của mạch CMOS, người ta có thể thực hiện vi mạch có mật độ tích hợp
cao mà vốn khơng thể làm được nếu dựa trên các transistor tiếp giáp lưỡng cực
Lúc ban đầu, người ta chỉ có thể tìm thấy các hàm logic CMOS chuẩn
trong vi mạch tích hợp số họ 4000. Sau đó, nhiều hàm trong họ 7400 bắt đầu
được chế tạo bằng kỹ thuật CMOS, NMOS, BiCMOS và các kỹ thuật khác.
Cũng trong thời kỳ đầu, mạch CMOS dễ bị hư hỏng vì q nhạy cảm với
sự xả điện tích tĩnh điện (ESD). Do đó, các thế hệ sau thường được chế tạo kèm
theo các mạch bảo vệ tinh vi nhằm làm tiêu tán các điện tích này, khơng để cho
lớp oxide cổng và các tiếp giáp PN mỏng manh bị phá hủy. Mặc dầu vậy, hãng
sản xuất vẫn khuyến cáo nên dùng bộ phận chống tĩnh điện khi thao tác trên các
vi mạch CMOS nhằm tránh hiện tượng vượt quá năng lượng. Chẳng hạn, các
hãng sản xuất thường yêu cầu dùng bộ phận chống tĩnh điện khi chúng ta làm

các thao tác thêm một khối bộ nhớ vào máy vi tính.
Bên cạnh đó, các thế hệ ban đầu như họ 4000 dùng nhôm làm vật liệu tạo
ra cực cổng. Điều này khiến cho CMOS có khả năng làm việc được trong điều
kiện điện áp cung cấp thay đổi nhiều, cụ thể là nó có thể làm việc trong suốt tầm
điện áp cung cấp từ 3 đến 18 volt DC. Trong nhiều năm sau đó, mạch logic
CMOS được thiết kế với điện áp cung cấp chuẩn cơng nghiệp là 5V vì để tương
16
Bài tập lớn môn Điện tử số


Khoa Điện – Điện Tử

Lớp ĐH ĐT1-K1

thích với TTL. Kể từ 1990, bài tốn tiêu hao cơng suất thường được coi trọng
hơn so với bài toán tương hợp với TTL, và thế là điện áp cung cấp CMOS bắt
đầu được hạ thấp xuống cùng với kích thước hình học của các transistor. Điện
áp cung cấp thấp không chỉ giúp làm giảm cơng suất tiêu hao mà cịn cho phép
chế tạo lớp cách điện cực cổng mỏng hơn, chức năng tốt hơn. Hiện nay, một vài
mạch CMOS làm việc với điện áp cung cấp nhỏ hơn 1 volt.
Trong thời kỳ đầu, điện cực cổng được chế tạo bằng nhôm. Các qui trình
chế tạo CMOS đời sau chuyển sang dùng silicon đa tinh thể (“polysilicon”),
chấp nhận được tốt hơn ở nhiệt độ cao trong q trình tơi silicon sau khi đã cấy
ion. Điều này cho phép nhà chế tạo có thể đặt cực cổng ngay từ những công
đoạn sớm hơn trong qui trình và rồi dùng trực tiếp cực cổng như là một mặt nạ
cấy để tạo ra một cực cổng tự sắp đặt (cực cổng khơng tự sắp đặt sẽ địi hỏi có
sự chồng lấp lên nhau khiến hãng sản xuất phải chấp nhận tăng kích thước
transistor và điện dung ký sinh). Vào năm 2004, cũng có những cơng trình
nghiên cứu đề nghị dùng lại cực cổng bằng kim loại, nhưng cho đến nay, các qui
trình vẫn tiếp tục sử dụng cực cổng polysilicon. Cũng có những nỗ lực lớn trong

nghiên cứu nhằm thay chất điện môi silicon dioxide ở cực cổng bằng vật liệu
điện môi k-cao để chống lại hiện tượng tăng dịng.

2.2 Khái niệm:
CMOS là vi mạch tích hợp hai loại PMOS và NMOS.
CMOS, viết tắt của "Complementary Metal-Oxide-Semiconductor" trong
tiếng Anh, là thuật ngữ chỉ một loại công nghệ dùng để chế tạo vi mạch tích
hợp. Cơng nghệ CMOS được dùng để chế tạo vi xử lý, vi điều khiển, RAM tĩnh
và các mạch lơgíc số khác. Cơng nghệ CMOS cũng được dùng rất nhiều trong
các mạch tương tự như cảm biến hình ảnh, chuyển đổi kiểu dữ liệu, và các vi
mạch thu phát có mật độ tích hợp cao trong lĩnh vực thông tin.
Trong tên gọi của vi mạch này, thuật ngữ tiếng Anh "complementary"
("bù"), ám chỉ việc thiết kế các hàm lơgíc trong các vi mạch CMOS sử dụng cả
hai loại transistor PMOS và NMOS và tại mỗi thời điểm chỉ có một loại
transistor nằm ở trạng thái đóng (ON).
Hai đặc tính cơ bản của các linh kiện được chế tạo bằng cơng nghệ
CMOS là có độ miễn nhiễu cao và tiêu thụ năng lượng ở trạng thái tĩnh rất thấp.
Các vi mạch CMOS chỉ tiêu thụ năng lượng một cách đáng kể khi các transistor
bên trong nó chuyển đổi giữa các trạng thái đóng (ON) và mở (OFF). Kết quả là
Bài tập lớn môn Điện tử số

17


Khoa Điện – Điện Tử

Lớp ĐH ĐT1-K1

các thiết bị CMOS ít tiêu thụ năng lượng và tạo ra ít nhiệt hơn so với các loại
mạch lơgíc khác như mạch transistor-transistor logic (TTL) hay mạch logic

NMOS (khác với CMOS, NMOS chỉ dùng tồn bộ transistor hiệu ứng trường
kiểu n và khơng dùng transistor hiệu ứng trường kiểu p). CMOS cũng cho phép
tích hợp các hàm lơgíc với mật độ cao trên chíp.
Cụm từ "metal-oxide-semiconductor" bắt nguồn từ một qui trình chế tạo
các vi mạch tích hợp CMOS trước đây. Qui trình này tạo ra các transistor hiệu
ứng trường mà mỗi transistor có một điện cực cổng bằng kim loại được đặt lên
trên một lớp cách điện bằng oxide phủ trên vật liệu bán dẫn. Ngày nay, thay vì
dùng kim loại, người ta tạo ra điện cực cổng bằng một vật liệu khác, đó là
polysilicon. Tuy nhiên, IBM và Intel đã cơng bố sẽ sử dụng trở lại cổng kim loại
trong công nghệ CMOS nhằm tận dụng tính chất tiên tiến của vật liệu có hằng số
điện mơi cao trong việc chế tạo các vi mạch có kích thước 45 nanomét hay nhỏ
hơn. Dù có nhiều thay đổi, tên gọi CMOS vẫn tiếp tục được sử dụng trong các
qui trình chế tạo hiện đại.

2.3 Cấu tạo và hoạt động:
2.3.1 Cấu tạo:
 Trước khi đi vào cơng nghệ CMOS, ta tìm hiểu qua về NMOS (PMOS
tương ứng NMOS, chỉ khác ở chiều điện áp).

Mạch gồm 2 MOSFET: Q2 làm chuyển mạch còn Q1 làm tải cố định và
luôn dẫn, điện trở của Q1 khoảng 100 kΩ. Ngõ vào mạch đặt ở cực G của Q2,
còn ngõ ra lấy ở điểm chung của cực S Q1 và cực D Q2. Nguồn phân cực cho
mạch giả sử dùng 5V.
Bài tập lớn môn Điện tử số

18


Khoa Điện – Điện Tử

Lớp ĐH ĐT1-K1

 Mạch logic CMOS dùng một tổ hợp hai loại transistor hiệu ứng trường
kim loại-oxide-bán dẫn (MOSFET) kiểu P và kiểu N để thực hiện các cổng logic
và các mạch số khác mà chúng ta thấy trong máy vi tính, thiết bị viễn thơng và
xử lý tín hiệu. Mặc dầu mạch logic CMOS cũng có thể được thực hiện bằng linh
kiện rời (chẳng hạn, những mạch rời mà bạn học trong môn mạch điện tử cơ
bản), thông thường sản phẩm CMOS thương mại điển hình là vi mạch tích hợp
bao gồm hàng triệu (hay hàng trăm triệu) transistor của cả hai kiểu được chế tạo
trên một miếng silicon hình chữ nhật có diện tích trong khoảng 0,1 đến 4 cm
vuông. Những miếng silicon như vậy thường được gọi là chip, mặc dầu trong
công nghiệp người ta cũng gọi nó là die, có lẽ bời vì chúng được tạo ra từ việc
cắt nhỏ (dicing) miếng bánh silicon hình trịn là đơn vị cơ bản của sự sản xuất
dụng cụ bán dẫn.
Trong cổng logic CMOS, một số MOSFET kiểu N được sắp thành dạng
mạch kéo xuống nằm giữa đầu ra của cổng với đường cung cấp nguồn điện áp
thấp (thường được ký hiệu là VSS). Thay vì dùng tải là điện trở như trong các
cổng logic NMOS, cổng logic CMOS lại dùng tải là một số MOSFET kiểu P sắp
thành dạng mạch kéo lên nằm giữa đầu ra của cổng với đường cung cấp nguồn
điện áp cao (thường được ký hiệu là V dd). Mạch kéo lên, gồm các transistor kiểu
P, mang tính bổ túc ("bù") cho mạch kéo xuống, gồm các transistor kiểu N, sao
cho khi các transistor kiểu N tắt thì các transistor kiểu P sẽ dẫn và ngược lại.
Mạch logic CMOS tiêu tán cơng suất ít hơn mạch logic NMOS bởi vì
CMOS chỉ tiêu tán công suất trong thời gian chuyển đổi trạng thái (cơng suất
động). Một ASIC điển hình được chế tạo với công nghệ 90nm thay đổi trạng
thái đầu ra trong thời gian 120 pico giây, và sự chuyển đổi này xảy ra trong mỗi
thời gian 10 nano giây. Trong khi đó, mạch logic NMOS tiêu tán cơng suất bất
kỳ lúc nào đầu ra ở mức thấp (công suất tĩnh), bởi vì khi đó có dịng điện chạy
từ Vdd đến VSS thông qua điện trở tải và mạch gồm các transistor kiểu N.

Bài tập lớn môn Điện tử số

19


Khoa Điện – Điện Tử

Lớp ĐH ĐT1-K1

2.3.2 Hoạt động:
1) Hoạt động của NMOS:

Khi Vin = 5 V, ngõ vào mức cao kích cho Q2 dẫn, trở trên Q2 cịn khoảng
1K cầu phân áp giữa RQ1 và RQ2 cho phép áp ra còn khoảng 0,05V tức là ngõ
ra ở mức thấp.
Khi Vin = 0V, ngõ vào ở mức thấp, Q2 ngắt, trở trên nó khá lớn khoảng
1010 Ω. Cầu phân áp RQ1 và RQ2 sẽ đặt áp ngõ ra xấp xỉ nguồn, tức là ngõ ra ở
mức cao.
Vậy mạch hoạt động như một cổng NOT. Cổng NOT được xem là mạch
cơ bản nhất của công nghệ MOS. Nếu ta thêm Q3 mắc nối tiếp và giống với Q2
thì sẽ được cổng NAND. Nếu ta mắc Q3 song song và giống với Q2 thì sẽ được
cổng NOR. Cổng AND và cổng OR được tạo ra bằng cách thêm cổng NOT ở
ngõ ra của cổng NAND và cổng NOR vừa được tạo ra.
2) Hoạt động của CMOS:
Hoạt động của mạch cũng tương tự như ở NMOS.
Khi ngõ vào (nối chung cực cổng 2 transistor) ở mức cao thì chỉ có Q1
dẫn mạnh do đó áp ra lấy từ điểm chung của 2 cực máng của 2 transistor sẽ xấp
xỉ 0V nên ngõ ra ở thấp.
Khi ngõ vào ở mức thấp Q1 sẽ ngắt còn Q2 dẫn mạnh, áp ra xấp xỉ nguồn,
tức ngõ ra ở mức cao.

Để ý là khác với cổng NOT của NMOS, ở đây 2 transistor không dẫn
cùng một lúc nên khơng có dịng điện từ nguồn đổ qua 2 transistor xuống mass
Bài tập lớn môn Điện tử số

20