Nhóm 6 Sử dụng bộ MUX thiết kế mạch tạo và kiểm tra lẻ các chuỗi dữ liệu 5 bit

BỘ CÔNG THƯƠNG
TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
KHOA CƠ KHÍ
----------------------

BÀI TẬP LỚN
HỌC PHẦN KỸ THUẬT XUNG SỚ:
Chủ đề:Sử dụng bộ MUX thiết kế mạch tạo
và kiểm tra lẻ các chuỗi dữ liệu 5 bit

Giáo viên hướng dẫn :
Sinh viên thực hiện

Ths. Hà Thị Phương

: Lê Đình Đức – 2021605384
Trần Quang Phúc – 2021607141
Chử Tân Việt – 2021603718

Hà Nội, 12 – 2022

1


MỤC LỤC
Mục lục......................................................................................................2
Danh mục bảng biểu..................................................................................3
Lời nói đầu................................................................................................4
CHƯƠNG 1: Giới thiệu tổng quan...........................................................5
1.1. Lí do chọn đề tài..................................................................................5
1.2. Mục đích nghiên cứu...........................................................................5

1.3. Đối tượng nghiên cứu..........................................................................5
1.4. Phạm vi đề tài......................................................................................6
1.5. Ý nghĩa thực tiễn.................................................................................6

CHƯƠNG 2: Bài toán thiết kế..................................................................7
2.1. Bộ hợp kênh (MUX)...........................................................................7
2.2. Thiết kế mạch logic đáp ứng yêu cầu đề tài.......................................13
2.3. Thiết kế mô phỏng.............................................................................17

CHƯƠNG 3: Chế tạo, lắp ráp, thử nghiệm và hiệu chỉnh......................21
3.1. Linh kiện cần chuẩn bị cho mạch......................................................21
3.2. Chế tạo, lắp ráp thành phẩm..............................................................24
3.3 Chế tạo mạch thực tế..........................................................................26

DANH MỤC TLTK................................................................................30

Danh mục bảng biể

2


Bảng 1: Bảng chân lí vi mạch MUX 8-1 74LS151...................................9
Bảng 2: Các thông số cơ bản IC 74LS151..............................................11
Bảng 3: Bảng chân lí IC 74LS153N.......................................................12
Bảng 4: Các thông số cơ bản IC 74LS153N...........................................13
Bảng 5: Bảng trạng thái mạch tạo bit lẻ sử dụng bộ MUX cho buỗi 5 bit
.........................................................................................................................13
Bảng 6: Bảng trạng thái S0 S1 S2 điều khiển bộ MUX 8-1...................14
Bảng 7: Bảng trạng thái S3 S4 điều khiển bộ MUX 4-1.........................15
Bảng 8:Bảng trạng thái mạch kiểm tra bit lẻ...........................................16

3


LỜI NÓI ĐẦU
Hiện nay, Việt Nam đang trong thời kì phát triển công nghiệp hóa, hiện
đại hóa đất nước, cùng với đó là sự phát triển mạnh mẽ của các ngành khoa
học kĩ thuật, các công nghệ mới thuộc nhiều lĩnh vực khác nhau cũng nhờ đó
mà ra đời, đáp ứng được nhu cầu của xã hội. Chính vì thế kĩ thuật xung số
ngày càng phát triển và được giảng dạy tại nhiều trường đại học trong nước
và quốc tế.
Cùng với môn học kĩ thuật điện tử, kĩ thuật xung số là môn học cơ sở
quan trọng của bộ môn kĩ thuật mạch và xử lí tín hiệu. Chúng đóng góp vai
trò rất quan trọng với sinh viên các ngành như : điện, điện tử, cơ điện tử, …
Thông qua quá trình thực hiện đồ án sẽ giúp hiểu sâu hơn về môn học kĩ thuật
xung số đồng thời giúp sinh viên có thêm kiến thức, hiểu biết về cách ứng
dụng trong thực tiễn. Trong những đề tài được giao, nhóm xin được chọn đề
tài: “Sử dụng bộ MUX thiết kế mạch tạo và kiểm tra lẻ cho chuỗi dữ liệu
5 bit”.
Trong đề tài không tránh khỏi sự thiếu sót rất mong sự góp ý của cô và
các bạn để đề tài được hoàn thiện hơn.

4


CHƯƠNG 1: GIỚI THIỆU TỔNG QUAN
1.1. Lí do chọn đề tài
Việc truyền một dữ liệu trong một môi trường từ điểm này đến điểm
khác, ví dụ như truyền dữ liệu giữa hai máy tính trong một mạng, luôn tiềm
ẩn nhiều yếu tố làm dữ liệu truyền bị sai. Cơ chế phát hiện lỗi dữ liệu là

không thể thiếu đối với các giao thức có độ tin cậy cao.
Phương pháp chung để kiểm tra lỗi là thêm các bit kiểm tra kèm theo
dữ liệu được truyền theo một quy tắc đã được quy định trước. Bộ truyền dữ
liệu sẽ tạo ra các bit kiểm tra từ giá trị dữ liệu cần truyền và gắn nó với dữ
liệu cần truyền. Bộ phận sẽ nhận dữ liệu và tính toán lại các bit kiểm tra để so
sánh với các bit kiểm tra mà nó nhận được. Nếu hai kết quả khác nhau thì đây
là một lỗi.
Một phương pháp kiểm tra đơn giản đó chính là sử dụng parity bit.
Parity bit là phương pháp sử dụng 1 bit để kiểm tra số bit “1” hoặc “0” của
chuỗi dữ liệu là “even” (chẵn) hoặc “odd” (lẻ). Phương pháp kiểm tra parity
đơn giản nhưng độ tin cậy kém nên được ứng dụng cho các giao thức có tốc
độ truyền dữ liệu chậm hoặc số lượng bit dữ liệu cần kiểm tra ít ví dụ như
giao thức UART.
1.2. Mục đích nghiên cứu
-

Thiết kế mạch logic tổ hợp đáp ứng yêu cầu đề bài.

-

Mô phỏng mạch logic bằng phần mềm.

-

Thiết kế mạch in PCB.

-

Chế tạo mạch in PCB thủ cơng.

1.3. Đới tượng nghiên cứu
-

Quy trình thiết kế của mạch tổ hợp.

-

Phần mềm mô phỏng Proteus.

-

Phần mềm vẽ mạch in Altium.

5


-

Cấu tạo, cách hoạt động của các vi mạch tổ hợp.

-

Các linh kiện điện tử cơ bản.

-

Quy trình chế tạo mạch in PCB thủ công.

-

Kĩ năng khoan, hàn mạch điện tử.

1.4. Phạm vi đề tài
-

Đề tài thuộc lĩnh vực điện tử trong phạm vi kỹ thuật xung số.

-

Vật tư, trang thiết bị: dụng cụ cầm tay, mạch in PCB, linh kiện điện tử
căn bản.

-

Đảm bảo an toàn lao động.

1.5. Ý nghĩa thực tiễn
-

Nắm bắt phương pháp thiết kế mạch tổ hợp.

-

Thực hành quy trình chế tạo mạch in PCB.

-

Nâng cao kĩ năng khoan và hàn mạch điện tử.

-

Hiểu rõ chức năng của phương pháp kiểm tra chẵn lẻ trong việc trùn
dữ liệu.

-

Đóng vai trị quan trọng trong q trình phát hiện và kiểm tra lỗi khi
truyền dữ liệu.

6


CHƯƠNG 2: BÀI TOÁN THIẾT KẾ
Yêu cầu bài toán
Sử dụng bộ MUX thết kế mạch tạo và kiểm tra các chuỗi dữ liệu 5 bit.

2.1. Bộ hợp kênh (MUX)
2.1.1. Định nghĩa
Bộ ghép kênh là mạch có 2n đầu vào biến, n đầu vào điều khiển, 1 đầu
vào chọn mạch và một đầu ra. Tùy theo giá trị của n đầu vào điều khiển mà
đầu ra sẽ bằng một trong những giá trị ở đầu vào.
Sơ đồ khối:

Hình 1: Sơ đồ khối mạch MUX
Nếu giá trị thập phận của n đầu vào điều khiển bằng j thì Y = Xj
Phương trình tín hiệu ra của MUX 2n – 1

7

Y= G.( A´n−1 . A´n−2… A´ 0). I 0 + G.( A´n−1 . A´n−2… A´ 1 . A 0). I 1+…..+
G.( An−1. An−2 … . A 1 A 0). I 2 −1
n

2.1.2. Ứng dụng
Mở rộng kênh ghép: các kênh ghép ít ngõ có thể kết hợp với nhau
để tạo mạch ghép kênh nhiều ngõ vào.ể tạo mạch ghép kênh nhiều ngõ vào.
Chuyển để tạo mạch ghép kênh nhiều ngõ vào.ổi song song sang nối tiếp: Các dữ liệu nhị phân nhiều
bit, chẳng hạn mã ASCII, word,... thường để tạo mạch ghép kênh nhiều ngõ vào.ược xử lí song song, tức là
tất cả chúng để tạo mạch ghép kênh nhiều ngõ vào.ược làm một lúc. Trong máy tính, dữ liệu để tạo mạch ghép kênh nhiều ngõ vào.ược di
chuyển từ nơi này để tạo mạch ghép kênh nhiều ngõ vào.ến nơi khác cùng một lúc trên các để tạo mạch ghép kênh nhiều ngõ vào.ường dẫn để tạo mạch ghép kênh nhiều ngõ vào.iện
song song gọi là các bus. Khi dữ liệu để tạo mạch ghép kênh nhiều ngõ vào.ược truyền để tạo mạch ghép kênh nhiều ngõ vào.i qua khoảng cách
dài chẳng hạn hàng chục mét thì cách truyền song song khơng cịn
thích hợp vì tốn nhiều để tạo mạch ghép kênh nhiều ngõ vào.ường dây, rồi nhiễu, lúc này mạch dồn kênh có
thể dùng như mạch chuyển để tạo mạch ghép kênh nhiều ngõ vào.ổi song song sang nối tiếp.
Dùng để tạo mạch ghép kênh nhiều ngõ vào.ể dồn kênh thiết kế tổ hợp: Các mạch dồn kênh với hoạt
để tạo mạch ghép kênh nhiều ngõ vào.ộng logic như để tạo mạch ghép kênh nhiều ngõ vào.ã xét ở trước ngoài cách dùng để tạo mạch ghép kênh nhiều ngõ vào.ể ghép nhiều để tạo mạch ghép kênh nhiều ngõ vào.ường
ngõ vào cịn có thể dùng để tạo mạch ghép kênh nhiều ngõ vào.ể thiết kế mạch tổ hợp để tạo mạch ghép kênh nhiều ngõ vào.ôi khi rất dễ dàng vì
khơng cần phải để tạo mạch ghép kênh nhiều ngõ vào.ơn giản biểu thức nhiều, thường dùng ít IC, dễ thiết
kế, ….

8


2.1.3. Một số vi mạch MUX thường dùng
a. Vi mạch chọn kênh 8–1 74LS151:

Hình 2: Sơ đồ kết nốii vi mạch MUX 8-1 74LS151

Sơ đồ kết nối:

Bảng chân lý:
Bảng 1: Bảng chân lí vi mạch MUX 8-1 74LS151
Đầu vào
Đầu vào điều khiển
C
B
A

Đầu ra
Strobe
S

9

Y

W


X
0
0
0
0
1
1
1
1
Sơ đồ logic:

X
0
0
1
1
0
0
1
1

X
0
1
0
1
0
1
0
1

1
0
0
0
0
0
0
0
0

10

0
D0
D1
D2
D3
D4
D5
D6
D7

1
D0
D1
D2
D3
D4
D5
D6
D7


Hình 3,4 : Sơ đồ logic vi mạch MUX 8-1 74LS151

Bảng 2: Các thông số cơ bản IC 74LS151
Các thông số cơ bản:
Kí hiệu
VCC
VIH

VIL
IOH
IOL
TA

Tham số
Điện áp cung cấp
Điện áp đầu ra
mức cao
Điện áp đầu ra
mức thấp
Dòng đầu ra mức
cao
Dòng đầu ra mức
thấp
Nhiệt độ hoạt
động ngồi khơng
khí

Min
4.75

Nom
5

Max
5.25

2

Đơn vị
V
V

0

0.8

V

-0.4

mA

8

mA

70

11

o

C


b. Vi mạch chọn kênh 4–1 74LS153:

Sơ đồ kết nối:

Hình 5: Sơ đồ kết nối IC MUX 4-1 74LS153N
Bảng 3: Bảng chân lí IC 74LS153N
Đầu vào
điều khiển
B
A
X
X
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1

Dữ liệu đầu vào
C0
X
0

1
X
X
X
X
X
X

C1
X
X
X
0
1
X
X
X
X

C2
X
X
X
X
X
0
1
X
X

Sơ đồ logic:

12

C3
X
X
X
X
X
X
X
0
1

Strog
e
G
1
0
0
0
0
0
0
0
0

Đầu
ra

Y
0
1
0
0
1
0
1
1
0


Hình 6: Sơ đồ logic IC 74LS153
Các thông số cơ bản:
Bảng 4: Các thông số cơ bản IC 74LS153N
Kí hiệu
VCC
VIH
VIL
IOH
IOL
TA

Tham số
Điện áp cung cấp
Điện áp đầu ra mức cao
Điện áp đầu ra mức thấp
Dòng đầu ra mức cao
Dòng đầu ra mức thấp
Nhiệt độ hoạt động ngồi

khơng khí

Min
4.75
2

Nom
5

Max
5.25
0.8
-0.4
8

0

70

Đơn vị
V
V
V
mA
mA
o

C

2.2. Thiết kế mạch logic đáp ứng yêu cầu đề tài

2.2.1. Phân tích yêu cầu
Đề tài yêu cầu: Sử dụng bộ MUX thiết kế mạch tạo và kiểm tra lẻ cho
chuỗi dữ liệu 5 bit.

13


a. Mạch tạo bit lẻ
Mạch Tạo bit lẻ: bao gồm 5 đầu vào S0, S1, S2, S3, S4 và 1 đầu ra X(X là
Parity bit. Với X là bit thêm vào để chuỗi bit dữ liệu luôn là lẻ) có phương trình
logic sau:

Bảng 5: Bảng trạng thái mạch tạo bit lẻ sử dụng bộ MUX cho buỗi 5 bit
S4
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0

1
1
1
1
1
1
1
1
1

S3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0

0
0
0
0
0
1

S2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1

1
1
0

S1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0

14

S0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0

X
1
0
0
1
0
1
1
0
0
1
1
0
1
0
0
1
0
1
1
0
1
0
0
1
1


1
1

1
1
1
1
1

1
1
1
1
1
1
1

0
0
0
1
1
1
1

0
1
1
0
0
1
1

1
0
1
0
1
0
1

0
0
1
0
1
1
0

Ta có thể thấy:

Fe=X= S4⨁ S3 ⨁ S2⨁ S1 ⨁ S0.
Từ yêu cầu đề bài: mạch đầu vào có 5 biến nên ta dùng 1 bộ ghép kênh 8-1 và
một bộ ghép kênh 4-1 ghép với nhau.
 Xét S0 S1 S2 điều khiển bộ MUX 8 đầu vào và 2 đầu ra Y và Y´
Bảng 6: Bảng trạng thái S0 S1 S2 điều khiển bộ MUX 8-1
S2 S1
0
0
0
0
0
1

0
1
1
0
1
0
1
1
1
1
Vậy:

S0
0
1
0
1
0
1
0
1

X
X0=0
X1=1
X2=1
X3=0
X4=1
X5=0
X6=0

X7=1

Y´ =S 2 ⨁ S 1⨁ S 0

Y =S 2 ⨁ S 1⨁ S 0

1
0
0
1
0
1
1
0

0
1
1
0
1
0
0
1

X0=X3=X6=X5=0;
X1=X2=X4=X7=1;

 Xét mạch tạo bit lẻ: Fe=X=1
Nếu S 4 ⨁ S 3=0 → F e =Y =S 2 ⨁ S 1 ⨁ S 0
Nếu S 4 ⨁ S 3=1→ F e=Y´ =S 2 ⨁ S 1 ⨁ S 0

 Vậy ta có thể dùng kết quả của bộ MUX đầu tiên làm đầu vào của bộ
MUX thứ 2 với 2 đầu vào điều khiển S4, S3, đầu ra Fe.

15


Bảng 7: Bảng trạng thái S3 S4 điều khiển bộ MUX 4-1
S4
S3
0
0
0
1
1
0
1
1
Vậy : X0’=X3’=Y´

X’
X0’= Y´
X1’= Y
X2’=Y
X3’=Y´

Y’=Fe
'

Y =S 2 ⨁ S 1 ⨁ S 0=0
Y '=S 2 ⨁ S 1⨁ S 0=1

Y '=S 2 ⨁ S 1⨁ S 0=1
Y '=S 2 ⨁ S 1⨁ S 0=0

X1’=X3’=Y
Vậy khi truyền chuỗi dữ liệu 5 bit qua hai bộ MUX 8-1 và MUX 4 -1 ta
thu được một bit X khi kết hợp với chuỗi ban đầu ta sẽ được một chuỗi dữ
liệu 6 bit luôn lẻ.
b. Mạch kiểm tra bit lẻ.
Gọi 5 bit dữ liệu lần lượt là S0, S1, S2, S3, S4.
X là Parity bit. Với X là bit thêm vào để ch̃i bit dữ liệu ln là lẻ
Ta lấy X tìm được tìm ở mạch tạo chẵn.

Bảng 8:Bảng trạng thái mạch kiểm tra bit lẻ.
S4
0
0
0
0
0
0
0
0
0
0
0
0

S3
0
0

0
0
0
0
0
0
1
1
1
1

S2
0
0
0
0
1
1
1
1
0
0
0
0

S1
0
0
1
1

0
0
1
1
0
0
1
1

S0
0
1
0
1
0
1
0
1
0
1
0
1

16

X
1
0
0
1

0
1
1
0
0
1
1
0

Fe
1
1
1
1
1
1
1
1
1
1
1
1


0
0
0
0
1
1

1
1
1
1
1
1
1
1
1
1
1
1
1
1

1
1
1
1
0
0
0
0
0
0
0
0
1
1
1

1
1
1
1
1

1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

0
0
1

1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1
0
1
0
1

0
1
0
1
0
1
0
1

1
0
0
1
0
1
1
0
1
0
0
1
1
0
0
1
0
1
1
0

1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1

Từ bảng trên ta có:
Fe = S0⨁ S1⨁ S2 ⨁ S3⨁ S4⨁ X
Vì sử dụng parity bit thu được ở Bảng 6 nên đầu ra Fe của bộ kiểm tra
chuỗi dữ liệu lẻ sẽ luôn ở mức 1.

17


2.3. Thiết kế mô phỏng

a. Bộ tạo chuỗi mô phỏng trên phần mềm Proteus 8

Hình 7:Mô phỏng mạch tạo chuỗi dữ liệu 5 bit
b. Mạch tạo bit lẻ
Từ dữ liệu Bảng 6 và Bảng 7 Ta có:

Bộ MUX 8-1 (74LS151)
Đầu vào: X0=X3=X6=X5=0;
X1=X2=X4=X7=1;
Đầu vào điều khiển: S0; S1; S2.
Bộ MUX 4-1 (74LS153)
Đầu vào: 1X0=1X4= ´y
1X1=1X2=Y
Đầu vào điều khiển: S3; S4

18


Hình 8: Mô phỏng mạch tạo chuỗi bit lẻ khi đầu vào là chuỗi bit chẵn.
Khi đầu vào điều khiển 5 bit là chẵn thì đèn LED sẽ sáng. Khi đầu vào điều
khiển 5 bit là lẻ thì đèn LED tắt.
c. Mạch kiểm tra bit lẻ.
Từ dữ liệu Bảng 6 ta thấy:
Số lượng bit 1 ở chuỗi dữ liệu 5 bit là sớ chẵn, thì đèn D6 sáng ( kiểm tra
chuỗi dữ liệu 5 bit là chẵn). Ngược lại, khi đèn D6 không sáng tức chuỗi dữ liệu
5bit là lẻ
 Hồn thành mục đích kiểm tra ch̃i dữ liệu 5 bit
d. Kết quả mô phỏng.

19

Hình 4: Mô phỏng chuỗi giá trị đầu vào 10000.

Hình 5: Mô phỏng chuỗi giá trị đầu vào 10001.

20