Nhóm 8 SỬ DỤNG BỘ MUX THIẾT KẾ MẠCH TẠO VÀ KIỂM TRA CHẴN CÁC CHUỖI DỮ LIỆU 5 BIT

BỘ CÔNG THƯƠNG
TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
KHOA CƠ KHÍ
----------------------

ĐỒ ÁN MƠN HỌC
KỸ THUẬT XUNG SỐ
SỬ DỤNG BỘ MUX THIẾT KẾ MẠCH TẠO
VÀ KIỂM TRA CHẴN CÁC CHUỖI DỮ LIỆU 5 BIT

GVHD: Ths. Hà Thị Phương
Nhóm:

8

Lớp, Khóa:

20231FE6021002

K15

Sinh viên:

Ma Văn Hùng

- 2020604080

Lê Thị Phương Huệ - 2020405498
Cao Phan Lương

- 2020605618

HÀ NỘI, 25 THÁNG 12 NĂM 2023


LỜI CẢM ƠN
Lời đầu tiên, em xin gửi lời cám ơn chân thành đến cô Hà Thị Phương, người đã
dành thời gian và kiến thức tận tâm để hỗ trợ và hướng dẫn em trong q trình hồn
thành cơng việc thiết kế mạch. Sự sự giúp đỡ của cô không chỉ giúp em nắm vững kiến
thức mà còn tạo điều kiện thuận lợi để em phát triển kỹ năng và kiến thức cá nhân.
Cơ đã khơng ngừng khích lệ và hỗ trợ em vượt qua những thách thức trong quá
trình học tập và nghiên cứu. Nhờ có sự hướng dẫn và sự động viên từ cơ, em đã có thể
hồn thành công việc thiết kế mạch với hiệu suất tốt nhất.
Em hết sức biết ơn với tình cảm và sự nhiệt huyết mà cô Hà Thị Phương và cũng
đồng thời cám ơn quý thầy cô và các bạn phần nào giúp nhóm mình hồn thành đề tài
này.
Trong đề tài khơng tránh khỏi sự thiếu sót rất mong sự góp ý của cơ và các bạn để
đề tài được hồn thiện hơn.

Hà nội, ngày 25 tháng 12 năm 2023
Nhóm 8

1


TĨM TẮT ĐỒ ÁN
Đồ án này trình bày về “Sử dụng bộ MUX thiết kế mạch tạo và kiểm tra chẵn
cho chuỗi dữ liệu 5 bit”. Tập trung vào việc áp dụng bộ Multiplexer (MUX) trong việc
tạo ra các bit chẵn từ dãy bit đầu vào. Trong ngữ cảnh này, MUX đóng vai trị quan
trọng trong việc lựa chọn và kết hợp các tín hiệu đầu vào theo các điều kiện kiểm soát
cụ thể.

Đề tài này bao gồm việc nghiên cứu về cách thức hoạt động của bộ MUX, các ứng
dụng của MUX trong việc xử lý dữ liệu số, và cách mà MUX có thể được sử dụng để
tạo ra các bit chẵn từ dãy bit đầu vào. Nó cũng có thể xoay quanh việc phân tích, thiết
kế, và triển khai mạch logic sử dụng bộ MUX nhằm tạo ra một mơ hình hoặc ứng dụng
cụ thể.
Các nghiên cứu và dự án liên quan đến đề tài này có thể đặt ra các vấn đề như cải
thiện hiệu suất, tối ưu hóa mạch logic, tích hợp mạch, và tính ứng dụng trong các hệ
thống số phức tạp hơn. Đồng thời, đề tài cũng có thể đi sâu vào việc phân tích sự ứng
dụng của mạch tạo bit chẵn trong ngữ cảnh của các ứng dụng cụ thể trong lĩnh vực kỹ
thuật điện tử, viễn thơng, và máy tính.

2


MỤC LỤC
CHƯƠNG 1 MỞ ĐẦU .................................................................................................. 5
1.1 Tổng quan ........................................................................................................... 5
1.2 Nhiệm vụ đề tài ................................................................................................... 5
1.3 Phân chia công việc trong nhóm ......................................................................... 6
CHƯƠNG 2 LÝ THUYẾT ........................................................................................... 7
2.1 Bộ dồn kênh MUX .............................................................................................. 7
2.1 Mạch tạo Bit Parity chẵn .................................................................................... 7
2.1.1 nguyên lý tạo Bit Parity chẵn .................................................................... 7
2.1.2 Cách kết nối các bộ MUX ......................................................................... 8
2.1.3 Cấu tạo mạch tạo bit chẵn ....................................................................... 10
2.2 Mạch kiểm tra chuỗi dữ liệu chẵn .................................................................... 11
2.2.1 Nguyên lý mạch kiểm tra chẵn................................................................ 11
2.2.2 Cách kết nối các bộ MUX để tạo ra mạch .............................................. 13
2.2.3 Cấu tạo mạch kiểm tra bit chẵn ............................................................... 13
CHƯƠNG 3 THIẾT KẾ, MÔ PHỎNG VÀ THỰC HIỆN PHẦN CỨNG ........... 15

3.1 Yêu cầu thiết kế ................................................................................................ 15
3.2 Phân tích thiết kế............................................................................................... 15
3.2.1 Tạo tín hiệu đầu vào. ............................................................................... 15
3.2.2 Tạo bộ nguồn ổn định 5V........................................................................ 16
3.2.3 Báo tín hiệu. ............................................................................................ 16
3.3 Thiết kế mạch nguyên lý ................................................................................... 17
3.4 Mô phỏng mạch trên phần mềm Proteus .......................................................... 20
3.5 Thiết kế mạch In trên phần mềm Altium .......................................................... 21
CHƯƠNG 4 KẾT QUẢ THỰC HIỆN ...................................................................... 22
4.1 Đo đạc và kiểm nghiệm mạch sau khi hoàn thiện ............................................ 22
4.1.1 Cách thức đo đạc ..................................................................................... 22
4.1.2 Tiến hành đo và kiểm nghiệm. ................................................................ 22
4.2 Kết luận sau khi đo đạc ..................................................................................... 23
4.2.1 Trước khi cắm điện cho hoạt động.......................................................... 23
4.2.2 Sau khi cắm điện ..................................................................................... 23
4.3 Đánh giá kết quả làm việc nhóm ...................................................................... 24
CHƯƠNG 5 KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN ........................................... 25
5.1 Kết luận: ............................................................................................................ 25
5.2 Phương hướng phát triển cho đề tài .................................................................. 25
CHƯƠNG 6 TÀI LIỆU THAM KHẢO .................................................................... 26

3


DANH MỤC HÌNH ẢNH
Hình 1: Sơ đồ khối mạch MUX ..............................................................................7
Hình 2 ghép hai bộ MUX 8 -1 ................................................................................9
Hình 3 ghép bộ MUX 8 -1 và bộ MUX 4-1 ...........................................................9
Hình 4 Mắc cơng tắc theo cách 1 .........................................................................15
Hình 5 Mắc cơng tắc theo cách 2 .........................................................................15

Hình 6 Ngun lý mạch nguồn 5V sử dụng IC 7805 ...........................................16
Hình 7 Bật đèn led bằng cách nối đất ...................................................................16
Hình 8 Bật đèn led bằng cách nối nguồn ..............................................................16
Hình 9 Nguyên lý mạch tạo bit chẵn. ...................................................................17
Hình 10 Nguyên lý mạch kiểm tra chẵn ...............................................................18
Hình 11 Mạch tạo dữ liệu đầu vào .......................................................................19
Hình 12 Mạch hiển thị LED .................................................................................19
Hình 13 Mơ phỏng mạch tạo và kiểm tra với dữ liệu vào là 10000 .....................20
Hình 14 Mô phỏng mạch tạo và kiểm tra với dữ liệu vào là 10100 .....................20
Hình 15 Mơ phỏng mạch tạo và kiểm tra với dữ liệu bị lỗi bit S4 .......................21
Hình 16 Mạch In được thiết kế trên phần mềm ALTIUM ...................................21
Hình 17 Mạch điện mặt trước ...............................................................................22
Hình 20 Kết quả đo điện áp đầu vào IC ...............................................................24

DANH MỤC BẢNG BIỂU
Bảng 1 Phân công nghiệm vụ, công việc và thời gian hoàn thành .........................6
Bảng 2: Bảng trạng thái mạch tạo bit chẵn sử dụng bộ MUX cho buỗi 5 bit ........7
Bảng 3 Bảng trạng thái S0 S1 S2 điều khiển bộ MUX 8-1 ..................................10
Bảng 4 Nguyên lý tạo bit chẵn từ bit S3, S4 và đầu ra mạch tạo chẵn ................10
Bảng 5 Bảng trạng thái mạch kiểm tra bit chẵn. ..................................................11
Bảng 6 Bảng chân lý tạo bit chẵn từ 3 bit S3, S4, P .............................................14
Bảng 7 Bảng chân lý tạo Bit chẵn từ đầu ra của 2 mạch tạo chẵn .......................14
Bảng 8 Thông số thu được khi đo đạc ..................................................................22
Bảng 9 Đánh giá chất lượng hoạt động nhóm theo từng thành viên. ...................24

4


CHƯƠNG 1 MỞ ĐẦU
1.1 Tổng quan

Trong lĩnh vực kỹ thuật số, thiết kế mạch tạo bit chẵn phản ánh một khía cạnh
quan trọng của việc đảm bảo tính tồn vẹn dữ liệu và độ tin cậy của hệ thống thông tin.
Nguyên lý cơ bản của mạch tạo bit chẵn là thêm một bit vào cuối một chuỗi bit nhất
định để làm cho tổng số bit chẵn nhất định có giá trị chẵn. Điều này thường được thực
hiện thông qua các cấu trúc logic, như cổng XOR, để xác định số lượng bit của một
trong hai trạng thái - thường là bit '0' hoặc '1' - trong một chuỗi dữ liệu và sau đó thêm
một 'bit chẵn' thích hợp.
Những ưu điểm của mạch tạo bit chẵn là không thể bàn cãi: nó cung cấp một
cách đơn giản và hiệu quả để tăng cường độ tin cậy mà không yêu cầu nhiều nguồn lực
bổ sung. Chúng cũng cung cấp cho các nhà thiết kế linh động trong việc tích hợp với
các hệ thống kỹ thuật số khác mà không gặp quá nhiều rắc rối về tương thích hay cấu
hình.
Tuy vậy, mạch tạo bit chẵn cũng có nhược điểm. Ví dụ, nó chỉ có khả năng phát
hiện lỗi đơn giản như bit bị thay đổi từ '0' thành '1' hoặc ngược lại và không thể phát
hiện các lỗi phức tạp hơn hoặc các lỗi xảy ra theo mẫu. Do đó, trong một số ứng dụng
cần độ tin cậy cao, việc sử dụng mạch tạo bit chẵn có thể phải được kết hợp với các
phương pháp
1.2 Nhiệm vụ đề tài
-

Phân tích Đầu Vào dữ liệu: Xác định chuỗi dữ liệu 5 bit đầu vào.

-

Xác định Bit Chẵn: Tính tốn bit chẵn cho chuỗi 5 bit đầu vào

-

Thiết kế Mạch sử dụng MUX: tính tốn tạo bit chẵn cho chuỗi dữ liệu 5 bit đầu
vào với bộ MUX. Bằng cách kiểm tra 5 bit nếu là lẻ thì thêm “1” để dãy bit là

chẵn. Và ngược lại “0” nếu chuỗi bit là chẵn.

-

Thiết lập Tín hiệu Điều khiển (Select Lines): Xác định và thiết lập các tín hiệu
điều khiển cho MUX

-

Kiểm tra và Debug Mạch: Sau khi mạch được thiết kế, cần phải thực hiện kiểm
tra để đảm bảo rằng nó hoạt động hợp lý.

-

Xác minh Chức năng Kiểm Tra: Kiểm tra xem mạch có thể đúng đắn nhận diện
trạng thái chẵn của dữ liệu 5 bit (tức là, có tổng số bit '1' chẵn hay không).
5


1.3 Phân chia cơng việc trong nhóm
Bảng 1 Phân cơng nghiệm vụ, cơng việc và thời gian hồn thành
STT

Cơng việc

1

Tìm hiểu nơi dung
kiến thức

2
3
4
5
6
7
8
9
10
11
12

Phân tích ngun lý
mạch tạo bit chẵn
Phân tích ngun lý
mạch kiểm tra
Thiết kế Mơ phỏng
trên phần mềm
Proteus
Thiết kế mạch trên
phần mềm Altium
Tìm mua các linh
kiện
In mạch và ăn mịn
trên Phíp đồng
Lắp ráp linh kiện
hồn thiện mạch In
Kiểm tra lỗi của
mạch
Sửa lại mạch trên

phần mềm Altium
In mạch và ăn mịn
trên Phíp đồng
Lắp ráp linh kiện
hồn thiện mạch In

Ngày Ngày
Trạng
bắt
kết
thái
đầu
thúc

Người
thực
hiện
Huệ,
Hoàn
21/11 25/11
Lương,
thành
Hùng
Hoàn
25/11 26/11
Huệ
thành
Hoàn
25/11 26/11
Lương

thành
26/11 28/11

Hoàn
thành

Hoàn
thành
Hoàn
31/11 31/11
thành
Hoàn
31/11 5/12
thành
Hoàn
5/12 10/12
thành
28/11 30/11

10/12 15/12
15/12 16/12
16/12 18/12
18/12 20/12

13

Viết báo cáo

15/12 25/12

14

Thiết kế Slide
thuyết trình

17/12 25/12

Hồn
thành
Hồn
thành
Hồn
thành
Hồn
thành
Hồn
thành
Hồn
thành

Hùng
Hùng
Lương
Huệ
Hùng
Hùng

Ghi chú

Thống nhất ý kiến

Đưa ra các phương
pháp
Đưa ra các phương
pháp
Mô phỏng chạy ổn
định
Làm vội nên thiết kế
sai phần tạo dữ liệu
Mua thiếu nên phải
mua nhiều lần
Mạch ăn mòn còn
nhiều lỗi
Mạch chạy bị sai kết
quả
Mạch bị lỗi do
không nối đất cho
đầu vào IC

Hùng

Sửa và mô phỏng lại

Huệ

Làm lại mạch mới

Hùng
Huệ

Trễ deadline

Lương

Trễ deadline

6


CHƯƠNG 2 LÝ THUYẾT
2.1 Bộ dồn kênh MUX
Bộ ghép kênh là mạch có 2n đầu vào biến, n đầu vào điều khiển, 1 đầu vào chọn
mạch và một đầu ra. Tùy theo giá trị của n đầu vào điều khiển mà đầu ra sẽ bằng một
trong những giá trị ở đầu vào.
Sơ đồ khối:

Hình 1: Sơ đồ khối mạch MUX
Nếu giá trị thập phận của n đầu vào điều khiển bằng j thì Y = Xj
Phương trình tín hiệu ra của MUX 2n – 1
𝑌=𝑋 𝐴

𝐴
+𝑋

…𝐴
(𝐴

+𝑋 𝐴
𝐴

𝐴

…𝐴 𝐴

+⋯

…𝐴 𝐴 )

2.1 Mạch tạo Bit Parity chẵn
2.1.1 nguyên lý tạo Bit Parity chẵn
Ta có 5 đầu vào S0, S1, S2, S3, S4 và 1 đầu ra P (P là Parity bit. Với P là bit
thêm vào để chuỗi bit dữ liệu luôn là chẵn) có bảng trạng thái logic sau:
Bảng 2: Bảng trạng thái mạch tạo bit chẵn sử dụng bộ MUX cho buỗi 5 bit

DEC
0
1
2
3

S4
0
0
0
0

S3
0
0
0
0

S2
0
0
0
0

S1
0
0
1
1

S0
0
1
0
1

P
0
1
1
0
7


4
5
6

7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31

0
0
0
0

0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1

0
0
0
0
1

1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

1
1
1
1
0
0

0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

0
0
1
1
0
0
1

1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

1
0
0
1
1
0
0
1
0

1
1
0
1
0
0
1
0
1
1
0
0
1
1
0
1
0
0
1

Tối thiểu hóa hàm bằng phương pháp đại số ta có:
F=P= S4 ⨁ S3 ⨁ S2 ⨁ S1 ⨁ S0 .
2.1.2 Cách kết nối các bộ MUX
Từ yêu cầu đề bài có 5 bit dữ liệu tương ứng với 5 bit để điều khiển bộ MUX. Với
bộ MUX 8-1 ta có 3 bit điều khiển, 8 ngõ vào và 2 ngõ ra Y và 𝑌. Mà ta cần kiểm tra 5
bit dữ liệu nên một bộ MUX 8-1 là không đủ để thực hiện yêu cầu. Nếu ta sử dụng bộ
8


MUX 16-1 với 4 bit điều khiển, 16 bit vào dữ liệu, và 2 bit ra dữ liệu vẫn không đủ khả

năng để thực hiện yêu cầu.
Vì vậy ta cần ghép 2 bộ MUX để thực hiện yêu cầu kiểm tra 5 bit dữ liệu trên.
-

Ghép 2 bộ MUX 8-1:

Với cách ghép này ta dùng đầu ra của bộ MUX thứ nhất ghép nối với đầu vào
điều khiển của bộ MUX thứ hai. Từ đó ta được 5 bit điều khiển và 2 đầu ra dữ liệu ở đầu
ra bộ MUX thứ hai.

Hình 2 Ghép hai bộ MUX 8 -1
-

Ghép bộ MUX 8-1 và bộ MUX 4-1:

Ở cách ghép này ta dùng bộ MUX 8-1 kiểm tra 3 bit dữ liệu sau đó cho ra kết quả
là chẵn và lẻ ở hai đầu ra Y và 𝑌. Với 2 bit này ta lại đưa vào đầu vào dữ liệu ở bộ MUX
4-1 và hai đầu vào điều khiển kết nối với hai bit dữ liệu cịn lại cần kiểm tra.

Hình 3 Ghép bộ MUX 8 -1 và bộ MUX 4-1
9


2.1.3 Cấu tạo mạch tạo bit chẵn
So sánh 2 kết nối này ta thấy cách kết nối 2 bộ MUX cho kết quả tốt hơn vì tiết kiệm
được 1 bộ MUX 4-1 hơn nữa, ít phải nối dây hơn vì thể cho khả năng đi dây tốt hơn trên
mạch in. Vì vậy nhóm chọn cách 2 đối với đồ án này.
 Xét S0 S1 S2 điều khiển bộ MUX 8-1 với đầu vào điều khiển và 2 đầu ra Y và 𝑌.
Với 3 bit đầu vào điều khiển tương ứng với 8 trạng thái có thể xảy ra. Mà parity bit
thêm vào để chuỗi dữ liệu luôn là chẵn nên với dữ liệu nào là lẻ thì parity bit sẽ bằng 1,

ta có bảng trạng thái của bộ MUX như sau:
Bảng 3 Bảng trạng thái S0 S1 S2 điều khiển bộ MUX 8-1

S2 S1 S0 D0 D1 D2 D3 D4 D5 D6 D7

P

Y

Y

0
0
0
0
1
1
1
1

0
1
1
0
1
0
0
1

0

1
1
0
1
0
0
1

1
0
0
1
0
1
1
0

0
0
1
1
0
0
1
1

0
1
0
1

0
1
0
1

0
X
X
X
X
X
X
X

X
1
X
X
X
X
X
X

X
X
1
X
X
X
X

X

X
X
X
0
X
X
X
X

X
X
X
X
1
X
X
X

X
X
X
X
X
0
X
X

X

X
X
X
X
X
0
X

X
X
X
X
X
X
X
1

Vì khơng thể tối thiểu hóa hàm bằng phương pháp bìa Karnaugh nên sử dụng
phương pháp đại số bool để tối thiểu hóa hàm trên.
Y = S2 ⨁ S1 ⨁ S0
Vậy:

X0=X3=X6=X5=0;

P = Y = S2 ⨁ S1 ⨁ S0
X1=X2=X4=X7=1

Nếu Y = 0; Y = 1 → 3 bit dữ liệu S0, S1, S2 là số chẵn
Nếu Y = 1; Y = 0 → 3 bit dữ liệu S0, S1, S2 là số lẻ


Xét S3 S4 là đầu vào điều khiển cho bộ MUX 4-1
Với 2 bit đầu vào điều khiển tương ứng với 4 trạng thái có thể xảy ra khi 2 bit là

lẻ thì thêm một bit bằng 1 để hai bit dữ liệu là chẵn. Chính vì vậy ta có bảng trạng thái:
Bảng 4 Ngun lý tạo bit chẵn từ bit S3, S4 và đầu ra mạch tạo chẵn

S4

S3

D0

D1

D2

D3

P

Y

Y

0
0
1
1

0
1
0
1

0
X
X
X

X
1
X
X

X
X
1
X

X
X
X
0

0
1
1
0

0
1
1
0

1
0
0
1
10


Vì khơng thể tối thiểu hóa hàm bằng phương pháp bìa Karnaugh nên nhóm sử dụng
phương pháp đại số bool để tối thiểu hóa hàm trên.

𝑃 = 𝑌 = 𝑆4 ⨁ 𝑆3
𝑌 = 𝑆4 ⨁ 𝑆3
Xét các đầu vào D0, D1, D2, D3, D4 ta có:
 Nếu 𝑃 = 𝑌 = 0 → Hai bit S4 và S3 là số chẵn. Mà số chẵn sẽ phụ
thuộc vào 2 đầu vào dữ liệu D0 và D3 tín hiệu có ở mức 0 hay không
Nếu 𝑌 = 0 tức là S0, S1, S2 là chẵn và kết quả cho ra sẽ là chẵn.
 Nếu 𝑃 = 𝑌 = 1 → Hai bit S4 và S3 là số lẻ. Mà số lẻ sẽ phụ thuộc
vào hai đầu vào dữ liệu D1 và D2 tín hiệu có ở mức 1 hay khơng.
Nếu 𝑌 = 1 tức là S0, S1, S2 là chẵn và kết quả cho ra sẽ là lẻ.
Vậy khi truyền chuỗi dữ liệu 5 bit qua hai bộ MUX 8-1 và MUX 4 -1 ta thu được
một bit P khi kết hợp với chuỗi ban đầu ta sẽ được một chuỗi dữ liệu 6 bit luôn
chẵn.
2.2 Mạch kiểm tra chuỗi dữ liệu chẵn
2.2.1 Nguyên lý mạch kiểm tra chẵn
Tương tự như ở phần tạo bit parity chẵn ta có 4 bit dữ liệu S0, S1, S2, S3, S4 và

có thêm một bit dữ liệu khi tạo ra là P. P là bit dữ liệu bất kì được tạo ra nên ta coi mạch
kiểm tra là 6 bit dữ liệu.
Nếu chuỗi dữ liệu khơng là chẵn thì bit E (Error) sẽ bằng 1 và chuỗi dữ liệu
truyền đi bị lỗi.
Bảng 5 Bảng trạng thái mạch kiểm tra bit chẵn.

DEC
0
1
2
3
4
5
6
7
8

S4
0
0
0
0
0
0
0
0
0

S3
0

0
0
0
0
0
0
0
0

S2
0
0
0
0
0
0
0
0
1

S1
0
0
0
0
1
1
1
1
0

S0
0
0
1
1
0
0
1
1
0

P
0
1
0
1
0
1
0
1
0

E
0
1
1
0
1
0

0
1
1
11


9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32

33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51

0
0
0
0
0
0
0
0
0
0

0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1

1
1
1

0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0

0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1

1
1
1
1
1
1
1
0
0
0
0
0

0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0

0

0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1

1
1
1
0
0
0
0
1
1
1
1
0
0
0
0

0
1
1
0
0
1
1
0
0
1
1
0
0
1

1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0

1
0
1
0
1
0
1
0
1
0
1
0
1

0
0
1
0
1
1
0
1
0
0
1
0
1
1
0
0

1
1
0
1
0
0
1
1
0
0
1
0
1
1
0
0
1
1
0
1
0
0
1
0
1
1
0
12

1
1
0
1
0
0
1
53
1
1
0
1
0
1
0
54
1
1
0
1
1
0
0
55
1
1
0
1
1
1

1
56
1
1
1
0
0
0
1
57
1
1
1
0
0
1
0
58
1
1
1
0
1
0
0
59
1
1
1
0

1
1
1
60
1
1
1
1
0
0
0
61
1
1
1
1
0
1
1
62
1
1
1
1
1
0
1
63
1
1

1
1
1
1
0
Từ bảng trên ta có 6 bit đầu vào tương ứng với 64 giá trị. Trong đó có 32
52

bit bằng 1 tương ứng với có 32 lần mạch kiểm tra là lỗi và 32 lần kiểm tra là không
lỗi.
Do không thể tối thiểu hóa hàm bằng phương pháp bìa karnaugh nên sử
dụng phương pháp đại số để tối thiểu hóa hàm trên như sau:
Fe = S0 ⨁ S1 ⨁ S2 ⨁ S3 ⨁ S4 ⨁ P
2.2.2 Cách kết nối các bộ MUX để tạo ra mạch

Từ bảng chân lý kiểm tra bit chẵn trên ta thấy có 6 bit đầu vào điều khiển
cho bộ MUX nên ta có ba cách chọn:
- Cách một: Chọn hai bộ MUX 8-1 để gộp 6 bit thành 2 bit và một bộ
MUX 4-1 để gộp 2 bit thành 1 bit.
- Cách hai: nối tiếp 6 bộ MUX 4-1 để tìm ra dữ liệu có lỗi hay không.
- Cách ba: Sử dụng bộ MUX 16-1 và 1 bộ MUX 4-1
Với ba cách chọn IC MUX ở trên ta thấy cách 3 là hợp lý nhất nhưng do
IC MUX 16-1 trên thị trường khá khan hiếm nên nhóm đã chọn cách một để làm
mạch kiểm tra này.
2.2.3 Cấu tạo mạch kiểm tra bit chẵn

 Xét bộ MUX 8-1 thứ nhất
Tương tự như ở phần tạo bit chẵn đầu ra sẽ bằng 1 nếu ba bit dữ liệu đầu vào
S3, S1, S0 là lẻ. Tối thiểu hóa hàm bằng phương pháp đại số ta có:
13

F1= S0 ⨁ S1 ⨁ S2
 Xét bộ MUX 8-1 thứ hai
Ba dữ liệu đầu vào là S3, S4 và một bit chẵn (P).
Bảng 6 Bảng chân lý tạo bit chẵn từ 3 bit S3, S4, P

S4

S3

P

D0 D1 D2 D3 D4 D5 D6 D7

P

Y

Y

0

0

0

0

X

X

X

X

X

X

X

0

0

1

0

0

1

X

1

X

X

X

X

X

X

1

1

0

0

1

0

X

X

1

X

X

X

X

X

1

1

0

0

1

1

X

X

X

0

X

X

X

X

0

0

1

1

0

0

X

X

X

X

1

X

X

X

1

1

0

1

0

1

X

X

X

X

X

0

X

X

0

0

1

1
1
0
X X X X X X 0 X
0
0
1
1
1
X X X X X X X 1
1
1
Tối thiểu hóa hàm bằng phương pháp đại số ta được phương trình:

1
0

F1= S3 ⨁ S4 ⨁ P
 Xét bộ MUX 4-1 kiểm tra dữ liệu đầu ra của 2 bộ MUX 8-1
Vì hai bộ MUX 8-1 kiểm tra 6 bit dữ liệu và mỗi bộ cho một đầu ra bằng 1
nếu là số lẻ vì thế nếu hai bộ cùng là số lẻ thì khi kết hợp lại sẽ là số chẵn. Từ yêu

cầu đó ta có bảng chân lý như sau:
Bảng 7 Bảng chân lý tạo Bit chẵn từ đầu ra của 2 mạch tạo chẵn

Y1

Y2

D0

D1

D2

D3

P

Y

Y

0
0
1
1

0
1
0
1

1
X
X
X

X
0
X
X

X
X
0
X

X
X
X
1

1
0
0
1

1
0
0
1

0
1
1
0

14


CHƯƠNG 3 THIẾT KẾ, MÔ PHỎNG VÀ
THỰC HIỆN PHẦN CỨNG
3.1 Yêu cầu thiết kế
Các yêu cầu cần đặt ra để thiết kế mạch tạo và kiểm tra chuỗi dữ liệu chẵn là:
-

Phần tạo các tín hiệu đầu vào phải được đưa lên cao 5V và thấp 0V.

-

Thiết kế phần tạo lỗi để kiểm tra xem dữ liệu có đúng với dữ liệu được
truyền đi hay không.

-

Bộ Nguồn ổn định để khi sử dụng không may cấp nguồn cao sẽ không bị
chập cháy..

-

Đèn báo tín hiệu phải được phân chia rõ ràng cụ thể giữa các tín hiệu.

3.2 Phân tích thiết kế
3.2.1 Tạo tín hiệu đầu vào.
- Sử dụng chân số 3 (ngồi ) làm chân đầu ra của cơng tắc.

Hình 4 Mắc công tắc theo cách 1
 Với cách mắc công tắc như trên chân 1 và 2 của công tắc kéo xuống đất vì thế
chân tín hiệu sẽ trống bên ngồi cùng từ đó dễ đi thiết kế hơn trên mạch in.
-

Sử dụng chân số 2 (giữa ) làm chân đầu ra của cơng tắc

Hình 5 Mắc cơng tắc theo cách 2
 Với cách mắc công tắc kéo xuống 0V thì chân ở giữa là chân tín hiệu vì thế bị
kẹp giữa chân 1 và 3 của công tắc do vậy khó thiết kế trên mạch một lớp
15


3.2.2 Tạo bộ nguồn ổn định 5V.
-

Sử dụng IC 7805

Hình 6 Nguyên lý mạch nguồn 5V sử dụng IC 7805
 Ưu điểm: có khả năng chống nhiễu, địng điện ổn định, điện áp ổn định.
 Nhược điểm: thiết kế kì cơng, nóng cần tản nhiệt cho IC
-

Sử dụng nguồn từ sạc điện thoại.
 Ưu điểm: Cho dòng ổn định 5V, nhỏ gọn, khơng phải thiết kế

 Nhược điểm: dịng cho ra từ 100mA – 2A, khơng có khả năng chống
nhiễu.

3.2.3 Báo tín hiệu.
-

Sử dụng đèn Led nhiều màu để phân biệt các tín hiệu trên mạch. Với tín
hiệu dữ liệu sử dụng Led màu xanh dương để hiển thị. Với tín hiệu bit parity
thì sử dụng Led màu vàng để hiển thị và tín hiệu lỗi trên đường truyền mạch
thì sử dụng Led màu đỏ để hiển thị.

-

Nối chân của led xng 0V để bật led

Hình 7 Bật đèn led bằng cách nối đất
-

Nối chân của led lên nguồn 5V để bật led

Hình 8 Bật đèn led bằng cách nối nguồn
16


3.3 Thiết kế mạch nguyên lý
Mạch tạo Bit parity chẵn sử dụng bộ MUX 8-1 và bộ MUX 4-1
Giải thích nguyên lý hoạt động của mạch:
-

Như đã phân tích trong phần 2 nhóm đã sử dụng cách mắc hai bộ MUX 81 và 4-1 để thực hiện mạch tạo bit parity chẵn.

-

Bộ MUX 8-1 với các tín hiệu đầu vào dữ liệu là D0 đến D7 và các đầu vào
điều khiển là A,B,C được nối với các dữ liệu được nhập từ công tắc. Chân
7 là chân Strobe luôn phải được nối đất để IC hoạt động. Đầu ra Y sẽ cho
ra tín hiệu là 5V nếu 3 bit đầu vào là lẻ.

-

Bộ MUX 4-1 với 4 đầu vào dữ liệu được lấy từ đầu ra và đầu ra đảo của bộ
MUX 8-1 và đầu vào điều khiển là 2 bit còn lại S3 và S3. Tương tự phải đặt
chân 1 xuống mức thấp để IC hoạt động. Đầu ra Y1 của IC MUX 4-1 sẽ
cho ra tín hiệu là 0V nếu 5 bit dữ liệu là chẵn.

Hình 9 Nguyên lý mạch tạo bit chẵn.
17


Mạch kiểm tra 6 bit nhận được từ mạch tạo.
Giải thích nguyên lý hoạt động của mạch:
-

Hai bộ MUX 8-1 thực hiện chức năng kiểm tra xem 3 bit có chẵn hay khơng.
Nếu là lẻ thì đầu ra Y trên mỗi bộ MUX sẽ xuất ra giá trị là 5V. Lấy hai đầu
ra của bộ MUX 8-1 làm đầu vào của bộ MUX 4-1 sẽ cho giá trị là 0V nếu
6 bit đầu vào điều khiển là lẻ.

 Nếu trong quá trình nhận bị lỗi (mạch nhận được là 6 bit lẻ) đầu ra Y sẽ cho
giá trị là 0V và báo hiệu rằng dữ liệu truyền đi bị lỗi.

Hình 10 Nguyên lý mạch kiểm tra chẵn
Mạch tạo dữ liệu đầu vào
Giải thích nguyên lý hoạt động của mạch:
-

Sử dụng các công tắc bật tắt 3 chân để tạo điện áp 5V và 0V trên các đầu
ra. Nếu công tăc bật thì được nối với nguồn 5V qua điện trở 4,7k để hạ dịng
(Tắt đèn led). Nếu cơng tắc tắt thì được nối với 0V (Bật đèn led)
18


Hình 11 Mạch tạo dữ liệu đầu vào
Mạch hiển thị các dữ liệu nhập vào và xuất ra:
Giải thích nguyên lý hoạt động của mạch:
-

Mỗi một đèn Led sử dụng một
điện trở 560 ơm để hạn dịng
cho Led. Để đèn led hoạt động
bền bỉ. Và để bật đèn led ta cần
nôi đầu âm của đèn led với 0V
để đèn Led sáng.

Hình 12 Mạch hiển thị LED
19


3.4 Mô phỏng mạch trên phần mềm Proteus

Mô phỏng với đầu vào dữ liệu là 10000

Hình 13 Mơ phỏng mạch tạo và kiểm tra với dữ liệu vào là 10000

Mô phỏng với đầu vào dữ liệu là 10100

Hình 14 Mơ phỏng mạch tạo và kiểm tra với dữ liệu vào là 10100
20


Mô phỏng với đầu vào dữ liệu là 11111 và đầu ra bị lỗi 1 bit

Hình 15 Mơ phỏng mạch tạo và kiểm tra với dữ liệu bị lỗi bit S4
3.5 Thiết kế mạch In trên phần mềm Altium

Hình 16 Mạch In được thiết kế trên phần mềm ALTIUM
21


CHƯƠNG 4 KẾT QUẢ THỰC HIỆN
4.1 Đo đạc và kiểm nghiệm mạch sau khi hoàn thiện
4.1.1 Cách thức đo đạc
- Thiết bị sử dụng: đồng hồ vạn năng.
- Phương thức đo đạc:
 Đo giữa các chân có đường hở mạch, chập mạch giữa các dây với nhau hay không
(sử dụng chức năng đo thơng).
 Đo điện áp (tín hiệu) đầu vào của các IC có hay khơng và bao nhiêu volt (sử dụng
chức năng đo điện áp).
 Đo điện áp (tín hiệu) đầu ra của mạch xem có hay khơng và ở mức bao nhiêu (sử
dụng chức năng đo điện áp).

 Đo dịng điện khi hoạt động của mạch có lớn khơng. (sử dụng chức năng đo dịng).
4.1.2 Tiến hành đo và kiểm nghiệm.

Hình 18 Mạch điện mặt sau

Hình 17 Mạch điện mặt trước
Bảng 8 Thông số thu được khi đo đạc
Stt

Giá trị cần đo

1
2
3
4
5

Điện áp đầu vào
Điện áp đầu vào của IC
Điện áp khi Led hoạt động
Điện áp đầu ra của IC
Dòng điện của mạch

Tên chức năng
trên đồng hồ
đo điện áp
đo điện áp
đo điện áp
đo điện áp
đo dòng

Giá trị

Đơn vị

5
4.97
2.2
4.53
0.02

V
V
V
V
A
22


4.2 Kết luận sau khi đo đạc
4.2.1 Trước khi cắm điện cho hoạt động
Sau khi hồn thành việc ăn mịn mạch in, ta cần phải kiểm tra xem các dây có bị
chập, bị đứt ở đâu khơng. Bằng cách sử dụng đồng hồ đo điện ở chế độ đo thông mạch
và dị tìm từng dây một.
Kết quả là có 2 dây bị chập do đường mạch lúc ăn mòn bị dính vào nhau và một
dây bị hở.
Khắc phục bằng cách sử dụng máy hàn hàn lại vị trí bị đứt và dùng vật nhọn loại
bỏ vị trí dây bị dính vào nhau.
4.2.2 Sau khi cắm điện
Đo điện áp đầu ra của nguồn điện sau mạch nguồn ổn áp 5V. Hoàn toàn đúng với

giá trị khi thiết kế. Các đèn LED tắt một cách từ từ và sáng từ từ sau khi cấp nguồn và
rút nguồn. Cho thấy mạch nguồn hoạt động ổn định.

Hình 19 Test với tín hiệu 11111 và lỗi ở bit S0
Đo điện áp trên các chân đầu vào của IC đều được kết quả là 4.96 từ đó ta có thể
thấy đầu vào là hồn tồn phù hợp với thông số nhà sản xuất đưa ra. Đảm bảo IC hoạt
động đúng chức năng đã đưa ra.
23


Hình 2018 Kết quả đo điện áp đầu vào IC
4.3 Đánh giá kết quả làm việc nhóm
Trong q trình làm việc nhóm khơng tránh khỏi việc phân cơng cơng việc không
đồng đều. Các thành viên kết hợp chưa ăn ý, trễ hạn do nhiều yếu tố khách quan lẫn chủ
quan, tuy nhiên cơng việc đã được hồn thành tốt. Sau đây là bảng kết quả công công
việc của từng thành viên, điểm được đánh giá trên các tiêu chí hoạt động nhóm. Điểm
từ 1-5 theo các hoạt động của từng thành viên trong nhóm.
Bảng 9 Đánh giá chất lượng hoạt động nhóm theo từng thành viên.
Tiêu chí

Hùng

Huệ

Lương

Đóng góp ý kiến, sáng kiến hay

5

3

3

4

5

5

Phối hợp, hợp tác cùng các thành viên

4

3

4

Tham gia các buổi họp nhóm

5

5

5

5

4

4

Hồn thành nhiệm vụ đúng hạn

5

5

4

Chất lượng công việc thực hiện

5

3

3

Tổng điểm

33

28

28

Lắng nghe và tôn trọng ý kiến của
người khác

Chia sẻ với nhóm về cơng việc đang

thực hiện

24