Báo cáo kỹ thuật số

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINH
KHOA ĐIỆN – ĐIỆN TỬ
--------

BÁO CÁO TOPIC
Khảo sát datasheet IC 74112
Thiết kế mạch đếm nhị phân không đồng
bộ 8 bit Up/DOWN điều khiển bằng 1 nút
nhấn (mạch sử dụng IC 74112)

Tp Hồ Chí Minh, tháng 12 năm 2023


LỜI CAM KẾT
Đê tai nay la do nhom tư thưc hiên dưa trên tai liêu tham khao ma không
sư dung lai tư bât ky công trinh đa nghiên cưu nao, nêu co sao chep , nhom se
chiu trach nhiêm.
PHÂN CÔNG NHIỆM VU
Nhom: 12
STT

Họ va tên

Ma số sinh viên

Công viêc

Mưc độ
hoan thanh

1

Pham Ba Tâm

22129035

Thiêt Kê Powerpoin

100%

2

Đinh Minh Thanh

21142372

Thiêt Kê, Mô phỏng Mach

100%

3

Lê Hoan Thanh

22129036

4

Nguyễn Tân Thanh

19151286

Thuyêt trinh Powerpoin

100%

5

Huynh Ngọc Thach

21142378

Viêt Bao Cao

100%

0%

1


CHƯƠNG 1: CÁC IC LIÊN QUAN CÓ TRONG MẠCH CẦN THIẾT KẾ
1.1. NE555
1.1.1.Thông số
- Điên ap đầu vao : 4.5 - 16V ( điên ap thường dùng la 5V,15V)
- Dòng tiêu thu : 10mA - 15mA
- Điên ap logic ở mưc cao : 0.5 - 15V
- Điên ap logic ở mưc thâp : 0.03 - 0.06V
- Công suât tiêu thu (max): 600mW
- Nhiêt độ hoat động: 0-70 0C
1.1.2. Chức năng của NE555

+ Tao xung
+ Điêu chê được độ rộng xung (PWM)
+ Điêu chê vi trí xung (PPM) (Hay dùng trong thu phat hồng ngoai)
….
1.1.3. Bố trí chân và chức năng của từng chân:
a) Bố trí chân.

Hinh 1.1: IC NE555 N gồm co 8 chân
b) Chức năng của từng chân.
+ Chân số 1 (GND): cho nối GND để lây dòng câp cho IC hay chân còn gọi
la chân chung.
+ Chân số 2 (TRIGGER): Đây la chân đầu vao thâp hơn điên ap so sanh va
được dùng như 1 chân chốt hay ngõ vao của 1 tần so ap. Mach so sanh ở đây
dùng cac transitor PNP với mưc điên ap chuẩn la 2/3Vcc.
+ Chân số 3 (OUTPUT): Chân nay la chân dùng để lây tín hiêu ra logic.
Trang thai của tín hiêu ra được xac đinh theo mưc 0 va 1.
+ Chân số 4 (RESET): Dùng lập đinh mưc trang thai ra. Khi chân số 4 nối
masse thi ngõ ra ở mưc thâp. Còn khi chân 4 nối vao mưc ap cao thi trang
thai ngõ ra tùy theo mưc ap trên chân 2 va 6. Nhưng ma trong mach để tao
được dao động thường hay nối chân nay lên VCC.
2


+ Chân số 5 (CONTROL VOLTAGE): Dùng lam thay đổi mưc ap chuẩn
trong IC 555 theo cac mưc biên ap ngoai hay dùng cac điên trở ngoai cho nối
GND.
+ Chân số 6 (THRESHOLD): la một trong những chân đầu vao so sanh điên
ap khac va cũng được dùng như 1 chân chốt.
+ Chân số 7 (DISCHAGER): co thể xem chân nay như 1 khoa điên tư va
chiu điêu khiển bỡi tầng logic của chân 3. Khi chân 3 ở mưc ap thâp thi khoa

nay đong lai, ngược lai thi no mở ra. Chân 7 tư nap xa điên cho 1 mach R-C
lúc IC 555 dùng như 1 tầng dao động .
+ Chân số 8 (Vcc): la chân cung câp ap va dịng cho IC hoat động. Khơng
co chân nay coi như IC chêt. No được câp điên ap tư 4.5 - 16V
1.2. IC 74112
1.2.1. Khái niệm
74LS112 la IC flip-flop JK kep co tính năng J, K, đồng hồ va bộ không
đồng bộ riêng lẻ va đầu vao rõ rang cho mỗi flip-flop. No chưa hai flip-flop J-K
kích hoat sườn âm độc lập với J-K riêng lẻ, đồng hồ va đầu vao rõ rang trưc tiêp.
IC 74LS112 co điên ap lam viêc đa dang, nhiêu điêu kiên lam viêc va giao tiêp
trưc tiêp với CMOS, NMOS va TTL. Đầu ra của IC luôn đi kèm với TTL, giúp
dễ dang lam viêc với cac thiêt bi TTL va vi điêu khiển khac.

Hinh 1.2: IC 74LS112
1.2.2. Sơ đồ chân
Số chân Tên chân Mô ta
1

1CLK

Đầu vao đồng hồ 1

2

1K

Chân đầu vao K1

3

1J

Chân đầu vao J1
3


4

1PRE’

Chân active low preset 1

5

1Q

Chân đầu ra Q1

6

1Q’

Chân đầu ra active low Q1

7

2Q’

Chân đầu ra active low Q2

8

GND

Chân ground

9

2Q

Chân đầu ra Q2

10

2PRE’

Chân active low preset 2

11

2J

Chân đầu vao J2

12

2K

Chân đầu vao K2

13

2CLK

Đầu vao đồng hồ 2

14

2CLR’

Chân active low / clear 2

15

1CLR’

Chân active low / clear 1

16

Vcc

Nguồn chip

1.2.3 Thông số kĩ thuật:
- Họ công nghê: LS
- IC goi JK Flip Flop kep
- Điên ap cung câp (Vcc): 4,5- 5,5 (V)
- Số bit: 2
- Tần số ở điên ap binh thường (max): 45MHz

- Độ trễ lan truyên (Tối đa): 20ns
- IOL (Tối đa): 8mA
- IOH (Tối đa): - 0,4mA
- Nhiêt độ hoat động ổn đinh: 25 0C

4


CHƯƠNG 2: SƠ ĐỒ KHỐI MẠCH THIẾT KẾ VÀ HOẠT ĐỘNG CỦA
CÁC KHỐI TRONG SƠ ĐỒ

2.1. Sơ đồ khối mạch thiết kế

2.2 Hoạt động của các khối trong sơ đồ
- Khối nguồn: co chưc năng cung câp nguồn cho ca mach hoat động.
- Khối tao dao động: Sư dung IC555 để tao ra xung clock câp cho mach.
- Khối đêm: sư dung IC 74112 để đêm nhi phân.
- Khối chuyển chê độ: Sư dung một nút nhân va một con FF JK để chuyển đêm lên,
xuống.
- Khối hiển thi: sư dung 8 đầu dị logic để mơ ta trang thai đêm lên/ xuống.

5


CHƯƠNG 3: MẠCH NGUYÊN LY VÀ LY DO CHỌN CÁC LINH KIỆN,
TÍNH TỐN CÁC THƠNG SỐ TRONG MẠCH
3.1. Mạch ngun ly:

Hinh 3.1: Sơ đồ mach nguyên lý
3.2. Ly do chọn các linh kiện và tính tốn các thơng số trong mạch

3.2.1. Khối tạo xung dao động
- Chưc năng: Câp xung clock cho thanh ghi
- Lưa chọn linh kiên va lý do chọn:
+ IC555 được ưng dung rât phổ biên để tao nên cac mach như: Mach đơn ổn,
mach dao dộng đa hai, mach chia tần,….
+ Co thể kêt hợp với điên trở va tu điên để tao ra chu ki dao đông theo ý muốn.
- Nguyên lý hoat động:
Câu tao của NE555 gồm OP-amp so sanh điên ap, mach lật va transistor để
xa điên. Câu tao của IC đơn gian nhưng hoat động tốt. Bên trong gồm 3 điên trở
mắc nối tiêp chia điên ap VCC thanh 3 phần. Câu tao nay tao nên điên ap chuẩn.
Điên ap 1/3 VCC nối vao chân dương của Op-amp 1 va điên ap 2/3 VCC nối vao
chân âm của Op-amp 2. Khi điên ap ở chân 2 nhỏ hơn 1/3 VCC, chân S = [1] va
FF được kích. Khi điên ap ở chân 6 lớn hơn 2/3 VCC, chân R của FF = [1] va FF
được reset

6


Hinh 3.2: Câu tao IC NE555
- Nhin vao sơ đồ mach trên ta co cơng thưc tính tần số , độ rộng xung:
+ Tần số của tín hiêu đầu ra la: f = 1/(ln2.C.(R1 + 2R2))
+ Chu ki của tín hiêu đầu ra : t = 1/f
+ Thời gian xung ở mưc H (1) trong một chu ki: t1 = ln2 .(R1 + R2).C
+ Thời gian xung ở mưc L (0) trong 1 chu ki: t2 = ln2.R2.C
- Tính toan cac thông số trong mach:

Hinh 3.3: Mach mô phỏng mach tao xung
7

Kết quả
Tham số
Thời gian
nhưng dẫn ở
mức áp cao
(Tn)
Thời gian
nhưng dẫn ở
mức áp thấp
(Tx)
Khoảng thời
gian
(T)
Tần số (F)

Chu kỳ xung

Công thức

Đơn
vị

RV1 = 0
Ω

RV1 = 68k
Ω

ln(2) × (R3 +
RV1) × C2

0.057

0.528

Giây

ln(2) × RV1 × C2

0

0.471

Giây

ln(2) × (R3 + 2 ×
RV1) × C2
1 / ((R3 + 2 ×
RV1) × C2 ×
ln(2))
(Tn / T) × 100

0.057

17.594

100

1

1

52.8

Giây

Hertz
(Hz)
Phần
trăm
(%)

3.2.2. Khối đếm IC 74112
- Chưc năng: Đêm lên/xuống theo ma nhi phân 8 bit
- Lý do lưa chọn linh kiên: Để co thể đap ưng cho yêu cầu la khởi tao mach đêm
lên/xuống co thể hoat động thi nhom em chọn JK Flip Flop cu thể la IC 74112.
- Chưc năng cac chân:
+ Chân CLK: chân nhận xung clock của IC. Để IC co thể hoat động thi phai co
xung clock đưa vao chân nay. Xung clock se được tao ra bởi khối tao dao động
chính la IC NE555 va ngõ ra của khối tao dao động se được kêt nối với ngõ vao
xung CK của IC 74112

8


+ Chân J va K: 2 chân dùng để đưa dữ liêu vao, co thể ghep chung 2 chân lai với
nhau để IC chỉ nhận 2 trang thai.
+ Chân PRE: Chân Preset dùng để Set (Preset) trang thai của Flip-Flop lên trang
thai mưc 1 tai bât ki thời điểm nao, bât châp trang thai của ngõ vao đồng bộ khac.
+ Chân CLR: Chân Clear dùng để Reset (Clear) trang thai của Flip-Flop vê trang

thai mưc 0 tai bât ki thời điểm nao, bât châp trang thai của ngõ vao đồng bộ khac.
+ Chân Q : cac chân kêt nối với logicprobe để đưa tín hiêu ngõ ra .
+ Chân Q đao : Cac chân ngõ ra mang tín hiêu nghich đao với cac chân Q
+ Chân GND: Chân nay se nối xuống mass.
+ Chân Vcc: Chân câp nguồn cho IC hoat động.

Hinh 3.4: Bang mô ta cac chân IC 74112

9


- Sơ đồ logic của IC 74112:

Hinh 3.5: Sơ đồ logic của IC 74112
- Bang trang thai:

+ Khi chân CLR ở mưc thâp, chân PRE ở mưc cao thi ngõ ra Q bi reset vê mưc
thâp.
+ Khi chân CLR ở mưc cao, chân PRE ở mưc thâp thi ngõ ra Q được set lên mưc
cao.
+ Khi chân CLR ở mưc thâp, chân PRE ở mưc thâp thi ngõ ra Q nhận trang thai
câm.
+ Khi chân CLR ở mưc cao, chân PRE ở mưc cao, CK tac động canh lên thi ngõ
ra Q se không đổi so với trang thai trước.
+ Khi chân CLR ở mưc cao, chân PRE ở mưc cao, CK tac động canh xuống, J va
K cùng ở mưc thâp thi ngõ ra Q không đổi.
+ Khi chân CLR ở mưc cao, chân PRE ở mưc cao, CK tac động canh xuống, J ở
mưc thâp, K ở mưc cao thi chân Q bi reset vê mưc thâp.
10

+ Khi chân CLR ở mưc cao, chân PRE ở mưc cao, CK tac động canh xuống, J ở
mưc cao, K ở mưc thâp thi chân Q được set lên mưc cao.
+ Khi chân CLR ở mưc cao, chân PRE ở mưc cao, CK tac động canh xuống, J va
K cùng ở mưc cao thi ngõ ra Q bi đao trang thai với trang thai trước.
- Nguyên lý hoat động của IC 74112:
+ IC 74112 được câu thanh tư 2 JK Flip-Flop cho nên nguyên lý hoat động của IC
74112 cũng tương tư như của JK Flip-Flop.
+ Khi co xung CK tac động canh xuống vao chân CLK của IC thi dữ liêu ngõ vao
J va K se được đưa đên ngõ ra Q.
3.2.3. Khối chuyển đổi 2 chế độ đếm lên/xuống
Theo yêu cầu đê tai, mach cần hoat động theo 2 chê độ la đêm lên va đêm xuống
điêu khiển bằng nút bâm.
- Chưc năng: chuyển đổi qua lai giữa 2 chê độ hiển thi.
- Lý do lưa chọn:
+ 74LS112 la IC Flip-Flop JK kep co tính năng J, K, đồng hồ va bộ không đồng
bộ riêng lẻ va đầu vao rõ rang cho mỗi flip-flop. IC 74LS112 co điên ap lam viêc
đa dang, nhiêu điêu kiên lam viêc va giao tiêp trưc tiêp với CMOS, NMOS va TTL.
Đầu ra của IC luôn đi kèm với TTl, giúp dễ dang lam viêc với cac thiêt bi TTL va
vi điêu khiển khac. Yêu cầu cần chuyển 2 chê độ nên chọn IC 74LS112 se giúp
mach chuyển đổi qua lai 2 chê độ bằng trang thai đao của Flip-Flop JK.
- Cơ chê hoat động
Để mach co thể hoat động ở 2 chê độ như yêu cầu đê tai ta cần kêt hợp hai
mach đêm lên va đêm xuống. Phương phap thưc hiên như sau:
Gọi tín hiêu điêu khiển viêc đêm lên/xuống la UD với UD = 0 mach đêm lên
va UD = 1 mach đêm xuống. Ham tổng hợp cho ngõ vao chân CLK kích flip-flop
như sau:
CK0 = CK;
CK1 = �0 .UD + Q0.��
CK2 = �1 .UD + Q1.��

CK3 = �2 .UD + Q2.��
CK4 = �3 .UD + Q3.��
........................................
CKn = �� .UD + Qn-1.��
=> CKn = Qn-1 ⨁ UD

11


Để mach co thể đêm lên/xuống tai gia tri lúc bâm nút ta phai dùng cac chân
Preset va Clear để thiêt lập trang thai đêm cho flip-flop. Tuy nhiên, sau khi thiêt lập
trang thai đêm xong thi cac chân ngõ vao Preset va Clear không được tac động để
flip-flop co thể hoat động binh thường. Do đo chúng ta se thiêt kê mach như hinh
sau:

Hinh 3.6 : Mach tac động chân Pre va Clr để đặt gia tri
Khi PL tích cưc thâp như trong hinh (a) thi ngõ vao Pre va Clr của FF-JK co
mưc logic 1 bât châp ngõ vao D bằng 0 hay 1. Như vậy tín hiêu ngõ vao D không
anh hưởng đên ngõ ra của flip-flop.
Trong hinh (b), khi cho PL = 1 va ngõ vao D = 0 nên ngõ vao Pre = 1 va Clr
= 0, ngõ vao Clr tac động xoa Q vê 0, tư đo ta co thể xem như ngõ vao D được
chuyển đên ngõ ra Q.
Trong hinh (c), khi cho PL = 1 va ngõ vao D = 1 nên ngõ vao Pre = 0 va Clr
= 1, ngõ vao Pre tac động đẩy Q lên 1, tư đo ta co thể xem như ngõ vao D được
chuyển đên ngõ ra Q.
Để thiêt kê mach đêm lên bắt đầu tư 0 va đêm xuống bắt đầu tư 1, ta cần phai
kiểm soat ngõ vao D. Song, ta lai co kênh UD = 0 ưng với mach đêm lên va UD =
1 ưng với mach đêm xuống. Nên kênh UD se được nối vao đầu D.

12

Hinh 3.7 : Sơ đồ mach đêm chuyển chê độ
Nút bâm điêu khiển mach đêm se được nối với một flip-flop JK co CK tac
động canh xuống, Pre va Clr tích cưc mưc thâp như hinh sau.

Hinh3.8: Mach chưa nút bâm điêu khiển đêm lên/xuống
Cac chân J, K được mắc lên mưc logic 1 còn cac chân Pre va Clr được mắc
lên mưc khơng tích cưc.
Chân CLK được nối với nguồn (mưc logic 1) va khi bâm nút thi CLK se
được nối đât (mưc logic 0) thi sinh ra một xung truyên thẳng vao chân CLK lam
đao ngược trang thai hiên tai của ngõ ra Q. Tư đo lam thay đổi mưc logic của tín
hiêu UD trong mach đêm khiên cho mach đêm thay đổi trang thai đêm.
Ngoai ra lúc chưa bâm nút thi PL mang mưc logic 0, mach đêm như binh
thường. Khi bâm nút thi PL mang mưc logic 1 va kênh nay se cố đinh trang thai
hiên tai của mach đêm giúp cho gia tri nhi phân không bi đao ngược.

13


3.2.4 Khối hiển thị
- Chưc năng: Hiển thi kêt qua đầu ra
- Lý do lưa chọn:
+ Để đap ưng nhu cầu hiển thi kêt qua đầu ra dưới dang nhi phân thông qua led
ưng với mau đỏ la mưc logic 1 còn mau xanh la mưc logic 0.
+ Sư dung 8 đầu dò logic nối trưc tiêp với 8 đầu ra vi cho kêt qua rõ net, độ sang
dễ nhin ....
- Thông số kỹ thuật:
+ Tests TTL, and CMOS
+ Tần số DC: 20MHz

+ Logic 1 (đèn LED đỏ): 2.3V +0.2V
+ Logic 0 (đèn LED xanh): 0.8V +0.2V
+ Bao vê qua tai đầu vao: 220Vac/DC (15 sec.)
+ Trở khang đầu vao: 1MΩ

14


CHƯƠNG 4 : MÔ PHỎNG MẠCH TRÊN PROTEUS

Hinh 4.1a: Trang thai đêm lên

Hinh 4.1b: Trang thai đêm lên
15


Hinh 4.2a: Trang thai đêm xuống

Hinh 4.2b: Trang thai đêm xuống

16


Hinh 4.2c: Trang thai đêm xuống

17


CHƯƠNG 5: THI CÔNG MẠCH

18