Thiết kế mạch khếch đại công suất âm tần

TRƯỜNG ĐẠI HỌC SƯ PHẠM KĨ THUẬT TP.HCM
KHOA ĐIỆN-ĐIỆN TỬ

--------

MÔN HỌC: ĐỒ ÁN 1

ĐỀ TÀI:
MẠCH KHUẾCH ĐẠI CÔNG SUẤT

ÂM TẦN OCL

GVHD: PGS.TS Phạm Hồng Liên

SVTH MSSV

1. Phạm Đức Huy 20161322
2. Đặng Văn Khải 20161325

TP. THỦ ĐỨC - 06/2023

DANH SÁCH THÀNH VIÊN BÁO CÁO
ĐỒ ÁN 1: THIẾT KẾ MẠCH KHUẾCH ĐẠI ÂM TẦN OCL

Học Kỳ - 2 Năm Học 2022 – 2023

Họ và Tên MSSV Điểm
Đặng Văn Khải 20161325
Phạm Đức Huy 20161322

Nhận xét của giảng viên:

……………………………………………………………………………………………………………………….
……………………………………………………………………………………………………………………….
……………………………………………………………………………………………………………………….
……………………………………………………………………………………………………………………….
……………………………………………………………………………………………………………………….
……………………………………………………………………………………………………………………….
……………………………………………………………………………………………………………………….
……………………………………………………………………………………………………………………….
……………………………………………………………………………………………………………………….
……………………………………………………………………………………………………………………….
……………………………………………………………………………………………………………………….
……………………………………………………………………………………………………………………….
……………………………………………………………………………………………………………………….
……………………………………………………………………………………………………………………….

TP.Thủ Đức, Ngày Tháng Năm 2023
Chữ ký của giảng viên

MỤC LỤC
PHẦN 1: CƠ SỞ LÝ THUYẾT ................................................................................................. 1

1. Sơ đồ khối mạch khuếch đại âm tần OCL ................................................................... 1
2. Mạch khuếch đại vi sai ................................................................................................ 1

2.1 Đặc điểm của mạch khuếch đại vi sai cơ bản ở trạng thái cân bằng .................... 1
3. Mạch khuếch đại công suất OCL.................................................................................2

3.1 Phân loại mạch khuếch đại công suất.......................................................................... 2
3.2 Mạch OCL...................................................................................................................3

4. Hồi tiếp âm...................................................................................................................4
5. Mạch đảo pha tín hiệu..................................................................................................5
PHẦN 2: THIẾT KẾ MẠCH KHẾCH ĐẠI CÔNG SUẤT ÂM TẤN OCL ............................. 7
A./ Tầng khuếch đại công suất OCL......................................................................................8
I./ Nguồn cung cấp: Cơng suất trung bình phân phối trên tải được tính theo cơng thức: . 8
II./ Chọn các giá trị R,Q: .................................................................................................. 8
III./ Độ lợi áp vòng hở.....................................................................................................11
B./ Tầng đảo pha và khuếch đại...........................................................................................11
I./ Chọn các giá trị R6, R14,Q5 :.......................................................................................11
II./ Độ lợi áp vòng hở ...................................................................................................... 12
C./ Tầng khuếch đại vi sai và nguồn dịng khơng đổi..........................................................13
I./Nguồn dịng khơng đổi ................................................................................................ 13
II./Tầng khuếch đại vi sai ................................................................................................ 14
D./ Khảo sát các tụ điện ở tần số thấp 100hz.......................................................................15
F./ Sơ đồ nguyên lý mạch khuếch đại âm tần OCL sau khi thiết kế....................................16
E./ Dùng phần mềm Multisim mô phỏng kết quả thiết kế ................................................... 17
I./Kiểm tra chế độ DC ..................................................................................................... 17
II./Kiểm tra chế độ AC .................................................................................................... 19
G./ Q trình thi cơng mạch.................................................................................................23
I./ Chuẩn bị linh kiện và vẽ mạch PCB ........................................................................... 23
II./ Hàn chì mạch in.........................................................................................................25
III./ Đánh giá kết quả thi công......................................................................................... 25
Tài liệu tham khảo ............................................................................................................... 26

PHẦN 1: CƠ SỞ LÝ THUYẾT

1. Sơ đồ khối mạch khuếch đại âm tần OCL

Tầng vào Tầng đảo Tầng
vi sai pha KĐSC

OCL

Hồi tiếp
âm

2. Mạch khuếch đại vi sai
Mạch khuếch đại vi sai cũng là một dạng ghép trực tiếp đặc biệt, một dạng cơ bản của
mạch khuếch đại vi sai như hình 1

Hình 1: Mạch khuếch đại ghép vi sai

2.1 Đặc điểm của mạch khuếch đại vi sai cơ bản ở trạng thái cân bằng

Hai mạch khuếch đại đối xứng nhau theo đường thẳng đứng và cực E của 2 transistor nối
chung với nhau có:

- VCC = VEE : Mạch được phân cực bằng 2 nguồn điện thế đối xứng (âm, dương) để có các điện
thế ở cực nền bằng 0 volt (hầu hết các mạch khuếch đại vi sai dùng 2 nguồn điện áp, nhưng
nó cũng có thể hoạt động khi sử dụng một nguồn đơn).

- RC1 = RC2 = RC
- Q1 giống Q2
- Hai mạch khuếch đại đối xứng nhau và cực E của 2 transistor nối chung với nhau.

1

- Mạch vi sai có 2 ngõ vào Vi1 ,Vi2 và 2 ngõ ra Vo1 ,Vo2 .
➢ Có hai phương pháp lấy tín hiệu ra:
- Phương pháp ngõ ra vi sai: tín hiệu được lấy ra giữa 2 cực thu.
- Phương pháp ngõ ra đơn cực: tín hiệu được lấy ra giữa cực thu và mass.

➢ Tín hiệu ngõ vào có 2 loại:

-Tín hiệu cách chung ngõ vào. Đây là tín hiệu nhiễu đồng pha (cùng pha, cùng biên độ)

Vic1 = Vic2 = Vic
Vo1 = Avc1.Vi1
Vo2 = Avc2.Vi2

Trong đó Avc là độ khuếch đại của 1 transistor và được gọi là độ lợi cho tín hiệu cách chung.

-Tín hiệu vào vi sai: hai tín hiệu ngõ vào cùng biên độ nhưng ngược pha

Vid = Vid1 = −Vid2
2

Gọi tín hiệu vi sai là tín hiệu ac cần khuếch đại và chúng ngược pha với nhau 180 . Gọi Avd là

hệ số khuếch đại tín hiệu vi sai, Ac là hệ số khuếch đại nhiễu.

Vo1 = Ad .Vi1 + Ac.Vic1 = Ad .Vid + Ac.Vic
2

Vo2 = Ad .Vi2 + Ac.Vic2 = Ad . −Vid + Ac .Vic
2

Vo = Vo1 −Vo2 = 2 Ad .Vid = Ad .Vid
2

Như vậy, nếu ngõ ra lấy giữa cực thu và mass ta có ngõ ra chỉ cịn tín hiệu vi sai được khuếch
đại Ad lần. Ta gọi mạch ghép vi sai là mạch triệt nhiễu.

3. Mạch khuếch đại công suất OCL
3.1 Phân loại mạch khuếch đại công suất
Các dạng mạch KĐ công suất: lớp A, B, AB, C
- Mạch KĐ công suất lớp A là mạch KĐ mà transistor có điểm làm việc Q nằm trong
vùng KĐ và dẫn trong tồn chu kì của tín hiệu ngõ vào.
- Mạch KĐ công suất lớp B là mạch KĐ mà transistor có điểm làm việc Q nằm trong vùng tắt
do đó transistor chỉ dẫn trong một bán kì của của tín hiệu ngõ vào.

2

- Mạch KĐ công suất lớp AB là mạch KĐ mà transistor có điểm làm việc Q nằm trong vùng
KĐ gần vùng tắt do đó transistor dẫn nhiều hơn một bán kì và ít hơn một chu kì của tín hiệu
ngõ vào.
- Mạch KĐ công suất lớp C là mạch KĐ mà transistor có điểm làm việc Q nằm sâu trong
vùng tắt do đó transistor dẫn ít hơn một bán kì của của tín hiệu ngõ vào

Dạng sóng dịng iC của bốn dạng mạch KĐ cơng suất với tín hiệu ngõ vào có dạng sin trong
Hình 2

Hình 2: a. Dạng sóng dịng iC của mạch KĐ cơng suất chế độ A; b. Dạng sóng dịng iC của
mạch KĐ cơng suất chế độ B; c. Dạng sóng dịng iC của mạch KĐ công suất chế độ AB; d.

Dạng sóng dịng iC của mạch KĐ cơng suất chế độ C

3.2 Mạch OCL
Mạch OCL sử dụng:
- Nguồn đôi: +VCC/-VEE.
- Tải RL được ghép trực tiếp với ngõ ra của tầng công suất.
Xét mạch OCL như ở Hình 3

Nguyên lý hoạt động của mạch

- Ở bán kỳ dương của Vi ta có transistor Q1 Hình 3. Mạch khuếch đại đẩy kéo
dẫn, Q2 khơng dẫn. Vì vậy, tồn tại dòng công suất chế độ AB (OCL).
điện iT1, dịng điện iT2 bằng khơng. Ở bán
kỳ âm của Vi ta có transistor Q1 khơng dẫn,
Q2 dẫn. Vì vậy, tồn tại dịng điện iT2, dịng
điện iT1 bằng khơng.

3

Do đó, theo chiều dịng điện trên mạch ta có:
- Dòng trên tải: iL = iT1 – iT2
- Dòng của nguồn cung cấp: is = iT1 + iT2

Để dòng tải khơng méo thì Ip1 = Ip2 = Ip, hoạt

động của 2 transistor phải đối xứng, R1 = R2, Re1 =

Re2, VCC = VEE (nguồn đôi đối xứng), điện thế điểm

giữa VM = 0.

Nhìn trên giản đồ của dịng IS ta có cơng thức

tính dịng điện trung bình của nguồn như sau:

2 T/2 2I p

ISAV =  I p sin(t)dt =
0 

Ưu và nhược điểm của mạch khuếc h đại OCL Hình 4: Giản đồ các tín hiệu dòng
Ưu điểm: và áp ngõ vào và ra theo thời gian
- Mạch không dùng tụ xuất âm nên băng thông của
của mạch OCL
mạch được mở rộng ở tần số thấp, tiếng sẽ

ấm hơn, khắc phục nhược điểm của OTL.

- Tín hiệu ra không méo xuyên tâm.

- Hiệu suất cao.

Nhược điểm:

- Mạch khó thiết kế.

- Mạch sử dụng nguồn đơi.

- Do tải ghép trực tiếp nên phải có mạch bảo vệ quá cơng suất, mạch bảo vệ lệch điểm 0V,

mạch đóng chậm tải.

4. Hồi tiếp âm

Sơ đồ khối của hồi tiếp

4

A : mạch khuếch đại vịng hở có hệ số khuếch đại vòng hở là A.
 : là mạch hồi tiếp, có hệ số hồi tiếp là .
S fb : là tín hiệu hồi tiếp.
Si : tín hiệu ngõ vào.
S  : tín hiệu ngõ vào của mạch khuếch đại khi có hồi tiếp.
So : tín hiệu ngõ ra.
AF : độ lợi vịng kín của mạch khuếch đại khi có hồi tiếp
Ưu điểm:
- Ổn định hàm truyền: sự thay đổi giá trị hàm truyền chủ yếu do sự thay đổi các thơng số của
transistor sẽ giảm khi có hồi tiếp âm đây chính là ưu điểm chính của hồi tiếp âm.
- Mở rộng băng thông.
- Giảm nhiễu: hồi tiếp âm làm tăng tỉ số nén tín hiệu trên nhiễu.
- Giảm méo: khi transistor làm việc khơng tuyến tính, méo sẽ xuất hiện trong tín hiệu ngõ ra,
đặc biệt tại những mạch có biên độ tín hiệu ngõ ra lớn. Hồi tiếp âm sẽ làm transistor hoạt
động tuyến tính hơn.
- Cải thiện tổng trở vào và tổng trở ra.
Khuyết điểm:
- Giảm độ lợi hay giảm hệ số khuếch đại điện áp.
- Có thể mạch khơng ổn định (sinh ra dao động) tại tần số cao
Phân loại:
+) Hồi tiếp điện áp nối tiếp (khuếch đại điện áp)
+) Hồi tiếp dòng điện song song (khuếch đại dòng điện)
+) Hồi tiếp dòng điện nối tiếp (khuếch đại truyền dẫn)
+) Hồi tiếp điện áp song song (khuếch đại truyền trở)
5. Mạch đảo pha tín hiệu
Trong mạch KĐ công suất đẩy kéo do hai transistor phải dẫn luân phiên nhau trong một chu
kỳ của tín hiệu, mỗi transistor dẫn trong một bán kì vì vậy phải sử dụng thêm một mạch đảo
pha để đảo pha tín hiệu trước khi cung cấp tín hiệu cho mạch KĐ công suất đẩy kéo

5

Các dạng mạch đảo pha:
Hình 5: Các dạng mạch đảo pha

6

PHẦN 2: THIẾT KẾ MẠCH KHẾCH ĐẠI CÔNG SUẤT ÂM TẤN OCL
Mạch khuếch đại công suất âm tần OCL

Hình 6: Sơ đồ cần thiết kế

Yêu cầu thiết kế:

PL = 15w
RL = 8
VBB = 0.75V
Zi  50K
  65%
vi(RMS) = 50mV

7

A./ Tầng khuếch đại công suất OCL
Yêu cầu của thiết kế: Công suất loa: PL = 15W

I./ Nguồn cung cấp:

Công suất trung bình phân phối trên tải được tính theo công thức:

PL = 1 I PL 2 RL = 1 I Lm 2 RL = 1  Vp2 RL

2
2 2 2 2(R2 + RL )

+) Ta chọn R2 RL , bởi vậy có thể tính gần đúng:

VLPmax = 2PL RL = 2.15.8  15, 49V

+) Trong mạch OCL, VLPmax = Vcm với hệ số sử dụng điện áp:
 = Vcm = 0,9

VCC

VCC = Vcm = 2.15.8  17, 2V , ta chọn nguồn VCC = 18V

0,9 0.9

PCC = 2.VCC .IL = 2.18. 2.15
8  22,19055W
 

 = PL = 15W  67, 6%
PCC 22,19055W

II./ Chọn các giá trị R,Q: Hình 7: Sơ đồ tầng khuếch
*Chọn các giá trị R2, R3,Q1,Q2 : đại công suất
Công suất tiêu tán tối đa trên 2 transistor Q1,Q2 :

+) Ta có:

PC = PCC − PL

PCC = Pstb = 2VCC Istb = 2V CC 2
 (RL + R2 )

1 V CC 2 RL
PL = .
2 (R2 + RL ) 2

 PC = 2V CC 2 1 V CC 2 RL
−.
 (R2 + RL ) 2 (R2 + RL ) 2

R2 RL :

 PC max = 2V CC 2 V CC 2 V CC 2 (4 −  )
−  5,5W
 RL 2RL 2 RL

8

+) Lúc ấy hệ số phẩm chất transistor: PC = 5,5  0,36 (thường chọn PL  5PCmax ) giá trị phù hợp
PLmax 15



P  C  5,5W
+) Để transistor hoạt động an toàn, ta chọn: IC  2VCC = 2.18 = 36V

 15.2 = 1,94A
IC max  ILPmax = 8

+) Các điều kiện khác ràng buộc để chọn transistor có tại dịng DC khoảng 1.94  0, 62A , là


điều kiện DC của Transistor khi vận hành, Transistor hoạt động ở nhiệt độ đến 100C , phải

bảo đảm không hư hỏng, khơng q cơng suất định mức.Từ đó ta chọn cặp Transistor bổ phụ:

PC = 65W

IC = 6A
Q1(npn) TIP41A và Q2 ( pnp) TIP42A 
VCEO = 60V
hfe = 15  75(0, 62A)

+) Do R2 = R3 RL nên ta chọn R2 = R3 = 1 RL = 0,1
80

*Chọn các giá trị R4 , R5,Q3,Q4 :

+) Mạch làm việc ở chế độ AB ta phân cực R4, R5 sao cho DC Q1,Q2, ICQ = 50mA

VR4(DC) = VBE + VR2(DC) = VBE + R2 ICQ2
= 0, 75 + 0,1.( 18 + 50mA) = 0,83V
 (0,1+ 8)

+) Ta chọn hfe1(tb) = 15 + 75 = 45
2

+) Nếu chọn dòng DC của Q3,Q4 khoảng 510mA .Tìm R4, R5

VR4(DC) = R4IR4 = R4 (ICQ3 − IBQ1)

 R4 = V4(DC) = 0,83  93,375
ICQ3 − ICQ1 10mA − 50mA
45 45

 Chọn R4 = R5 = 100

9

+) Với giá trị như trên, ta tìm dịng ICQ3(tb) , ICQ4(tb)

18 + 50mA
IBQ1(tb) =  (0,1+ 8)
45 = 16,8mA

ICQ4(tb) = ICQ3(tb) = I R4(tb) + I BQ1(tb)

= R2 ICQ1(tb) + VBE1(tb) + I BQ1(tb)
R4

0,1 ( 18 + 50mA) + 0.75
=  (0,1+ 8)
100 +16,8mA  18mA

+) Công suất tiêu tán trên transistor Q3,Q4 : P3 = P4 = 1 VCC ICQ3(tb) = 1 1818mA  0,162W
2 2

+)Ta chọn cặp Transistor có các thông số sau:

 P  0,162W
C

VCEO  36V
Q3(npn) 2N222 và Q4 ( pnp) BC327 
 IC  10mA

hfe = 100  300(ICQ = 10mA)

hfe transistor 2N222

10

III./ Độ lợi áp vòng hở
R = R4hfe3 / /(hfe3re1 + R2hfe3 + R2hfe1hfe3 )

= 100.200 / /(200  26mA + 0,1.200 + 0,1.200.45)
50mA

 956 

AV (OCL) = VL = RL hfe1hfe3

Vi hfe3re3 + R + RLhfe1hfe3

= 8.45.200  0,98
200  26mA + 965 + 8.45.200

18mA

Hình 8: Sơ đồ tương đương
tín hiệu nhỏ Q1,Q3

B./ Tầng đảo pha và khuếch đại

I./ Chọn các giá trị R6 , R14 ,Q5 :

+) Qua sơ đồ mạch, ta nhận thấy rằng nhiệm vụ khác của 4 diode
là phân cực DC cho cặp Transistor Q3, Q4 sao cho 2 Transistor

này làm việc ở lớp AB, tránh méo tín hiệu khuếch đại ở ngõ ra loa. A

+) Như tính ở trên ta có:

VR4(DC) = VBE1 + VR2 = 0,83V

 VAB = 0,83 + 0, 75 = 1,58V

 VAA' = 1,58.2 = 3,16V

+) Giả sử transistor Q5 được phân cực với dịng ICQ5 = −10mA

thì R6 được tính như sau: A’

−ICQ5.R6 +VEE −VA' A = 0

 R6 = VEE +VAA' = −18 + 3,16  1.484K
ICQ5 −10mA

 Chọn R6 = 1,5K

VECQ5(DC) = VCC −VAA' = 18 − 3,16 = 14,84V Hình 9: Sơ đồ tầng tiền
khuếch đại
0.7 + 0.7
R14 = = 140  Chọn R14 = 105
10mA

11

+) Công suất tiêu tán trên Q5 khi ở chế độ DC:

PC = VCC.IEQ5 =14,84.(−10mA)  −0.1484W



 PC  −0.148W


+) Chọn transistor Q5 ( pnp)BC557B  IC  −10mA

VCEO  −36V
hfe = 300(ICQ5 = −10mA)

 ID  10mA

+) Chọn thông số cho 4 điot như sau:  VD  36V
V
 Df = 0, 75V

hfe transistor BC557B

II./ Độ lợi áp vòng hở QQ55

IEQ5 = hfe5Ib + Ib = Ib(hfe5 +1) Hình 10: Sơ đồ tương đương
tín hiệu nhỏ
ZOQ5 = R6 / / Ziocl

= R6 / /(hfe3re3 + R + RLhfe1hfe3 )

= 1, 5K / /(200  26mA + 965 + 8.45.200)
18mA

 1, 5K

Zi = hieQ5 = 300. 26mA  7,8K
10mA

AVQ5 = ZOQ5.Ib(hfe5 +1)  R6  57, 69
Zi .Ib re5

12

C./ Tầng khuếch đại vi sai và nguồn dịng khơng đổi
I./Nguồn dịng khơng đổi

Hình 11: Sơ đồ nguồn dòng
không đổi

+) Giả sử chọn điot zener có dịng điện IZt = 5mA và điện áp ngược đánh thủngVZ = 6, 2V

+) Ta thường chọn giá trị nguồn dịng khoảng 2 5mA do đó sử dụng transistor npn loại

2SC1815 có dịng phân cực ICQ8 = 2mA  hfe8 = 100  200 tìm được giá trị R1, R2 :

VR2 +VEE +Vzener = 0 hfe transistor 2SC1815
 VR2 = −VEE −Vzener = −(−18) − 6, 2 = 11,8V

IBQ8 = ICQ8 = 2mA = 13, 3 A
hfe8 100 + 200
2

R12 = VR2 = 11,8  2,366K
IZt − IQ8 5mA −13,3 A

 Chọn R12 = 2, 4K

IEQ8 = VB −VBE (VZ = VB )
R11

 R11 = 6, 2 − 0, 75  2, 725K
2mA

 Chọn R11 = 2, 7K

13

II./Tầng khuếch đại vi sai
+) Từ nguồn dịng khơng đổi là 2mA ở trên ta có:

ICQ7 = ICQ6 = IEQ8 = 2mA = 1mA
22

Hình 12: Sơ đồ tầng khuếch

đại vi sai

 VCEO = 50V

 IC = 200mA
 +) Chọn cặp transistor cho Q6 (npn),Q7 (npn) loại 2SC1815 Pc = 400mW

 hfe = 100  200(ICQ = 1mA)

+) Điều chỉnh R9 = R10 = 750 để tầng tiền khuếch đại và tầng khuếch đại cơng suất phân
cực transistor với dịng khơng đổi lần lượt ICQ5 = −10mA , ICQ1 = 50mA

VBE6 − IBQ6R7 = 0
 R7 = 0, 75  112,5K

1mA / (100 + 200) / 2

 Chọn giá trị R13 = R7 = 120K

III./Độ lợi áp vịng hở

+) Sơ đồ tín hiệu nhỏ đối với Q6 . Do Q6 , Q7 giống nhau nên re6 = re7 , hfe6 = hfe7

ZOQ7 = R9 / /ZiQ5 = R9 / /hieQ5

26mA Q7

= 750 / / 300  684, 21
10mA

Zi = R13 / /hieQ7 = 120K / / 100 + 200  26mA  3, 78K
2 1mA

AVQ7 = ZOQ7hfeQ7Ib = 150.684, 21  27,15
Zi Ib 3, 78K

AV = AVQ7.AVQ5.AV (OCL) Hình 13: Sơ đồ tương đương
+) Độ lợi áp toàn mạch: = 27,15.57,69.0,98 1534,96 tín hiệu nhỏ Q7

14

+) Độ lợi khi có hồi tiếp:

AVf = Vo = 1+ R7 = 15, 49 = 309,8
Vi R8 50mA

R8 = 120K  388, 6
309,8 −1

+)Tuy nhiên để tránh quá dòng khi ra tải khi có hồi tiếp âm điện áp nối tiếp ta chọn R8 = 5K

 = R8 = 5K = 1 , Avf = 1+ 120K = 25
R8 + R7 5K +120K 25 5K

+) Tổng trở của mạch khi có hồi tiếp:

Zinf = Zi (1+  AV ) = 3, 78K (1+ 1 1534,96)
25

 237,113K

+) Tổng trở vào toàn mạch đối với tín hiệu Vin

Zin = Zinf / /R7 = 237,113K / /120K  79, 68K

D./ Khảo sát các tụ điện ở tần số thấp 100hz
*Xem xét ảnh hưởng tụ C1 :

+) Giả sử chon giá trị R1 = 10 ,tìm C1 : Q1

Rtd1 = R2ntR1 = 0,1nt10  10,1 Hình 14: Sơ đồ tương đương
tín hiệu nhỏ Q1
fLc1 = 1  C1 = 1  0,157mF Q6
2 C1Rtd1 2 .100.10,1

 Chọn giá trị tụ C1 :  VC1  36V

C1  0,157mF

 Chọn C1 = 0,1F

*Xem xét ảnh hưởng tụ C2 :

Rtd2 = R7nt(R8 / /hie6 ) = 120Knt(5K / / 26mA .150)

1mA

 3, 617K

fLc2 = 1  C2 = 1  0, 44 F
2 C2 Rtd2 2 .100.3, 617K

 VC2  36V Hình 15: Sơ đồ tương đương
 Chọn giá trị tụ C2 :  tín hiệu nhỏ Q6

C2  0, 44F
 Chọn C2 = 1uF

15

*Xem xét ảnh hưởng tụ C3 : Q7

Rtd3 = R13 / /hie7 = 120K / / 26mA 150  3,887K Hình 16: Sơ đồ tương đương
1mA tín hiệu nhỏ Q7

fLc3 = 1  C3 = 1  0, 409F
2 C3Rtd3 2 .100.3, 887 K

 VC3  36V
 Chọn giá trị tụ C3 : 

C3  0, 409 F

 Chọn C3 = 1F

F./ Sơ đồ nguyên lý mạch khuếch đại âm tần OCL sau khi thiết kế

Hình 17: Sơ đồ đã thiết kế

16

E./ Dùng phần mềm Multisim mô phỏng kết quả thiết kế
I./Kiểm tra chế độ DC

Hình 18: Kết quả mơ phỏng dòng điện DC ở tầng vi sai, tiền khuếch đại, tầng OCL

+) Bảng kết quả đo dòng điện ICQ của các transistor

ICQ Mơ phỏng GT tính tốn Sai số
ICQ1 65,3mA 50mA 30,6%
ICQ2 65,9mA 50mA 31,8%
ICQ3 6,63mA 10mA 33,7%
ICQ4 6,26mA 10mA 37,4%
ICQ5 11,2mA 10mA 12%
ICQ6 1,1mA 1mA 10%
ICQ7 1,01mA 1mA 1%
ICQ8 2,11mA 2mA 5,5%

17