đồ án mạch đồng hồ thời gian thực

TÊN ĐỀ TÀI: MẠCH ĐỒNG HỒ THỜI GIAN THỰC Nhóm 3
Luận văn
Đề tài: Mạch đồng hồ thời gian thực
Tạ Tấn Vàng
SVTH: Nguyễn Tấn Vinh GVHD: Nguuyễn Tất Bảo Thiện
Nguyễn Mạnh Tú Trang 1
TÊN ĐỀ TÀI: MẠCH ĐỒNG HỒ THỜI GIAN THỰC Nhóm 3
BỘ CÔNG THƯƠNG
TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP TP.HCM
KHOA ĐẠI HỌC LIÊN THÔNG VÀ VỪA HỌC VỪA
LÀM
NHẬN XÉT ĐỒ ÁN CỦA GIÁO VIÊN HƯỚNG DẪN
Họ và tên sinh viên : Tạ Tấn Vàng
: Nguyễn Tấn Vinh
: Nguyễn Mạnh Tú
Ngành : Điện tử
Lớp : DHDT6LTA
GIÁO VIÊN HƯỚNG DẪN : Nguyễn Tất Bảo Thiện
Nhận Xét Của Giáo Viên Hướng Dẫn:


Tạ Tấn Vàng
SVTH: Nguyễn Tấn Vinh GVHD: Nguuyễn Tất Bảo Thiện
Nguyễn Mạnh Tú Trang 2
TÊN ĐỀ TÀI: MẠCH ĐỒNG HỒ THỜI GIAN THỰC Nhóm 3




















Ngày tháng năm 2009
Giáo viên hướng dẫn
Tạ Tấn Vàng
SVTH: Nguyễn Tấn Vinh GVHD: Nguuyễn Tất Bảo Thiện
Nguyễn Mạnh Tú Trang 3
TÊN ĐỀ TÀI: MẠCH ĐỒNG HỒ THỜI GIAN THỰC Nhóm 3

BỘ CÔNG THƯƠNG
TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP TP.HCM
KHOA ĐẠI HỌC LIÊN THÔNG VÀ VỪA HỌC VỪA
LÀM
NHẬN XÉT ĐỒ ÁN CỦA GIÁO VIÊN DUYỆT
Họ và tên sinh viên : Tạ Tấn Vàng
: Nguyễn Tấn Vinh
: Nguyễn Mạnh Tú
Ngành : Điện tử
Lớp : DHDT6LTA
GIÁO VIÊN DUYỆT ĐỒ ÁN :
Nhận Xét của Giáo Viên duyệt:










Tạ Tấn Vàng
SVTH: Nguyễn Tấn Vinh GVHD: Nguuyễn Tất Bảo Thiện
Nguyễn Mạnh Tú Trang 4
TÊN ĐỀ TÀI: MẠCH ĐỒNG HỒ THỜI GIAN THỰC Nhóm 3

Ngày tháng năm 2009
Giáo viên duyệt
Tạ Tấn Vàng
SVTH: Nguyễn Tấn Vinh GVHD: Nguuyễn Tất Bảo Thiện
Nguyễn Mạnh Tú Trang 5
TÊN ĐỀ TÀI: MẠCH ĐỒNG HỒ THỜI GIAN THỰC Nhóm 3
MỤC LỤC
trang
Lời mở đầu 6
PHẦN MỘT: GIỚI THIỆU VỀ 8051,DS12887,74154 VÀ LED 7 ĐOẠN 7
I. VÀI ĐIỂM CƠ BẢN VỀ 8051: 7
1. Chức năng các chân của chip 8051 8

2. Tổ chức bộ nhớ 12
II. DS12887: 18
III. IC 74154: 28
IV. LED 7 ĐOẠN: 30
PHẦN HAI: THIẾT KẾ VÀ THI CÔNG 31
1. Thiết kế phần cứng 31
2.Thiết kế phần mềm 33
3. Thi công 54
PHẦN BA: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 56
TÀI LIỆU THAM KHẢO 57
Tạ Tấn Vàng
SVTH: Nguyễn Tấn Vinh GVHD: Nguuyễn Tất Bảo Thiện
Nguyễn Mạnh Tú Trang 6
TÊN ĐỀ TÀI: MẠCH ĐỒNG HỒ THỜI GIAN THỰC Nhóm 3
LỜI MỞ ĐẦU

-Trong thời đại phát triển của thế giới cũng như sự phát triển của đất nước
chúng ta đã và đang có và sử dụng rất nhiều những thành tựu từ ngành công nghệ
thông tin – khoa học kĩ thuật, có thể nói ngành công nghệ này trong tương lai gần nó
sẽ chiếm một vị trí rất quan trọng trong nền kinh tế cũng như sự góp phần vào việc
phát triển của đất nước. Hiện nay, trên tất cả các nước phát triển kể cả các nước đang
phát triển đã ứng dụng rộng rãi các sản phẩm công nghệ cao của ngành vào việc sản
xuất cũng như sinh hoạt hàng ngày không thể thiếu.Vì thế mà sản phẩm điện tử ngày
nay được sử dụng rộng rãi hầu hết trong các lĩnh vực.
- Điện tử là một lĩnh vực vô cùng rộng lớn, hầu như mọi công cụ hay thiết bị
ngày nay phục vụ cho đời sống tiện nghi hiện nay đều liên quan đến điện tử. Qua đó ta
thấy được sự phát triển mạnh mẽ và ảnh hưởng sâu sắc của lĩnh vực điện tử đến cuộc
sống như thế nào. Các ứng dụng của điện tử hầu như trên mọi lĩnh vực, trong mọi
ngành nghề: sân khấu, y tế, giáo dục, quốc phòng, tài chính -ngân hàng…
- Qua đó cùng với những kiến thức đã học về điện tử em xin giới thiệu một ứng

dụng trong lĩnh vực các thiết bị thời gian nhu đồng hồ thời gian. Có tác dụng giúp ta
biết được thời gian để có thể sắp xếp công việc tốt hơn,…đó là mạch đồng hồ thời
gian thực, sự dụng vi xử lý và một số linh kiện tích cực và thụ động được thiết kế đơn
giản. Tuy vậy, việc hoàn thiện đồ án cũng không thể tránh khỏi sự thiếu sót, mong
được sự đóng góp của quý thầy cô và các bạn sinh viên để đề tài được hoàn thiện hơn.
Cuối cùng, em chân thành cảm ơn sự tận tình chỉ bảo của thầy phụ trách và các
bạn sinh siên trong quá trình hoàn thành đồ án.
Tạ Tấn Vàng
SVTH: Nguyễn Tấn Vinh GVHD: Nguuyễn Tất Bảo Thiện
Nguyễn Mạnh Tú Trang 7
TÊN ĐỀ TÀI: MẠCH ĐỒNG HỒ THỜI GIAN THỰC Nhóm 3
PHẦN MỘT: GIỚI THIỆU VỀ 8051, DS12887,
74154 VÀ LED 7 ĐOẠN
I. VÀI ĐIỂM CƠ BẢN VỀ 8051:
8051 là IC vi điều khiển (Microcontroller) do hãng Intel sản xuất. IC này có
đặc điểm như sau:
- 4k byte ROM,128 byte RAM
- 4 Port I/O 8 bit.
- 2 bộ đếm/ định thời 16 bit.
- Giao tiếp nối tiếp.
- 64k byte không gian bộ nhớ chương trình mở rộng.
- 64k byte không gian bộ nhớ dữ liệu mở rộng.
- Một bộ xử lý luận lý (thao tác trên các bít đơn).
- 210 bit được địa chỉ hóa.
- Bộ nhân / chia 4µs.
Sơ lược về các chân của 8051:
Tạ Tấn Vàng
SVTH: Nguyễn Tấn Vinh GVHD: Nguuyễn Tất Bảo Thiện
Nguyễn Mạnh Tú Trang 8
TÊN ĐỀ TÀI: MẠCH ĐỒNG HỒ THỜI GIAN THỰC Nhóm 3

1. Chức năng các chân của chip 8051
1.1. Port 0:
Port 0 ( P0.0 – P0.7) có số chân từ 32 – 39.
Port 0 có 2 chức năng:
+ Port xuất nhập dữ liệu (P0.0 – P0.7) → không sử dụng bộ nhớ ngoài.
+ Bus địa chỉ byte thấp và bus dữ liệu đa hợp (AD0 - AD7) → có sử dụng
bộ nhớ ngoài.
Ở chế độ mặc định thì các chân Port 0 (P0.0 – P0.7) được cấu hình là port dữ
liệu. Muốn các chân Port 0 làm Port nhập dữ liệu thì cần lập trình lại, bằng cách
ghi mức logic cao (mức 1) đến tất cả các bit của port trước khi bắt đầu nhập dữ liệu
từ port ( vấn đề này được trình bày ở phần kế tiếp).
Khi lập trình cho ROM trong chip thì Port 0 đóng vai trò là ngõ vào của dữ
liệu (D0 – D7).
1.2. Port 1:
Port 1 (P1.0 – P1.7) có số chân từ 1-8.
Port 1 có một chức năng: là port xuất nhập dữ liệu (P1.0 – P1.7) → sử dụng
hoặc không sử dụng bộ nhớ ngoài.
Ở chế độ mặc định (khi reset) thì các chân Port 1 (P1.0 – P1.7) được cấu
hình là port xuất dữ liệu. Muốn các chân Port 1 làm port nhập dữ liệu thì cần phải
lập trình lại, bằng cách ghi mức logic cao (mức 1) đến tất cả các bit của port trước
khi bắt đầu nhập dữ liệu từ port .
Khi lập trình cho ROM trong chip thì Port 1 đóng vai trò là ngõ vào của địa
chỉ byte thấp (A0 – A7).
1.3. Port 2:
Tạ Tấn Vàng
SVTH: Nguyễn Tấn Vinh GVHD: Nguuyễn Tất Bảo Thiện
Nguyễn Mạnh Tú Trang 9
TÊN ĐỀ TÀI: MẠCH ĐỒNG HỒ THỜI GIAN THỰC Nhóm 3
Port 2 (P2.0 –P2.7) có số chân từ 21-28.
Port 2 có 2 chức năng:

+ Port nhập dữ liệu (P2.0 – P2.7) → không sử dụng bộ nhớ ngoài
+ Bus địa chỉ byte cao (A8 – A15) → có sử dụng bỗ nhớ ngoài.
Ở chế độ mặc định ( khi reset) thì các chân Port 2 (P2.0 – P2.7) được cấu
hình là port xuất dữ liệu. Muốn các chân port 2 làm port nhập dữ liệu thì cần phải
lập trình lại, bằng cách ghi mức logic cao ( mức 1) đến tất cả các bit của port trước
khi nhập dữ liệu từ port.
Khi lâp trình cho ROM trong chip thì port 2 đóng vai trò là ngõ vào của địa
chỉ byte cao (A8 – A11) và các tín hiệu điều khiển.
1.4. Port 3:
Port 3 (P3.0 – P3.7) có số chân từ 10 -17.
Port 3 có 2 chức năng:
Port xuất nhập dữ liệu (P3.0 – P3.7) → không sử dụng bộ nhớ ngoài hoặc
các chức năng đặc biệt.
Các tín hiệu điều khiển →có sử dụng bộ nhớ ngoài hoặc chức năng đặc biệt.
Ở chức năng đặc biệt thì các chân port 3 (P3.0 – P3.7) được cấu hình là port
xuất dữ liệu. Muốn các chân port 3 làm port nhập dữ liệu thì cần phải lập trình lại,
bằng cách ghi mức logic cao (mức 1) đến tất cả các bit của port trước khi bắt đầu
nhập dữ liệu từ port. Khi lập trình cho ROM trong chip thì port 3 đóng vai trò là
ngõ vào của các tín hiệu điều khiển. Chức năng các chân của port 3:
Bit Tên Chức năng chuyển đổi
P3.0
P3.1
P3.2
P3.3
RXD
TXD
INT0\
INT1\
Ngõ vào dữ liệu nối tiếp.
Ngõ xuất dữ liệu nối tiếp.

Ngõ vào ngắt cứng thứ 0.
Ngõ vào ngắt cứng thứ 1.
Tạ Tấn Vàng
SVTH: Nguyễn Tấn Vinh GVHD: Nguuyễn Tất Bảo Thiện
Nguyễn Mạnh Tú Trang 10
TÊN ĐỀ TÀI: MẠCH ĐỒNG HỒ THỜI GIAN THỰC Nhóm 3
P3.4
P3.5
P3.6
P3.7
T0
T1
WR\
RD\
Ngõ vào TIMER/ COUNTER thứ 0.
Ngõ vào của TIMER/ COUNTER thứ 1.
Tín hiệu ghi dữ liệu lên bộ nhớ ngoài.
Tín hiệu đọc bộ nhớ dữ liệu ngoài.
1.5. Chân PSEN:
PSEN (Program Store Enable ): cho phép bộ nhớ chương trình, chân số 29.
Chức năng:
+ Là tín hiệu cho phép truy xuất (đọc) bộ nhớ chương trình (ROM) ngoài.
+ Là tín hiệu xuất, tích cực mức thấp.
 PSEN\= 0 → trong thời gian CPU tìm – nạp lện từ ROM ngoài.
 PSEN\= 0 → CPU sử dụng ROM trong ( không sử dụng ROM ngoài).
Khi sử dụng bộ nhớ chương trình bên ngoài, chân PSEN\ thường được nối
với chân OE\ của ROM ngoài để cho phép CPU đọc mã lệnh từ ROM ngoài.
1.6. Chân ALE:
ALE (Address Latch Enable): cho phép chốt địa chỉ, chân số 30.
Chức năng:

Là tín hiệu cho phép chốt địa chỉ để thức hiện việc giải đa hợp cho bus địa
chỉ byte thấp và bus dữ liệu đa hợp (AD0 – AD7).
Là tín hiệu xuất, tích cực mức cao.
 ALE = 0 → trong thời gian AD0 – AD7 đóng vai trò là bus D0 – D7.
 ALE = 1 → trong thời gian AD0 – AD7 đóng vai trò là bus A0 – A7.
Khi lập trình cho ROM trong chip thì chân ALE đóng vai trò là ngõ vào của
xung lập trình (PGM\)
1.7. Chân EA:
EA (External Access): Truy xuất ngoài, chân số 312.
Chức năng:
Tạ Tấn Vàng
SVTH: Nguyễn Tấn Vinh GVHD: Nguuyễn Tất Bảo Thiện
Nguyễn Mạnh Tú Trang 11
TÊN ĐỀ TÀI: MẠCH ĐỒNG HỒ THỜI GIAN THỰC Nhóm 3
+ Là tín hiệu cho phép truy xuất bộ nhớ chương trình ROM ngoài.
+ Là tín hiệu nhập, tích cực mức thấp.
 EA\= 0 → Chip 8051 sử dụng chương trình của ROM ngoài.
 EA\= 1 → Chip 8051 sử dụng chương trình của ROM trong.
Khi lập trình cho ROM trong chip thì chân EA đóng vai trò là ngõ vào của
điện áp lập trình
Lưu ý: Chân EA phải được nối lên Vcc ( nếu sử dụng chương trình của
ROM trong ) hoặc nối xuống Mass ( nếu sử dụng chương trình của ROM ngoài ),
không bao giờ được phép bỏ trống chân này.
1.8. Chân XTAL1,XTAL2:
XTAl (Crystal): Tinh thể thạch anh, ch6an số 18-19.
Chức năng:
Dùng để nối với thạch anh hoặc mạch dao động tạo xung clock bên ngoài,
cung cấp tín hiệu xung clock cho chip hoạt động.
 XTAL1 → Ngõ vào mạch tạo xung clock trong chip.
 XTAL2 → ngõ ra mạch tạo xung clock trong chip.

Lưu ý: f
TYP
= 12MHZ f
TYP
(MHZ): tần số danh định.
1.9. Chân RST:
RST (Reset): thiết lập lại, chân số 9.
Chức năng:
+Là tín hiệu cho phép thiết lặp lại trạng thái ban đầu cho hệ thống.
+Là tín hiệu nhập, tích cực mức cao.
RST = 0 → chip 8051 họat động bình thường.
RST = 1 → chip 8051 được thiết lập lại trạng thái ban đầu
1.10. Chân Vcc, GND
Tạ Tấn Vàng
SVTH: Nguyễn Tấn Vinh GVHD: Nguuyễn Tất Bảo Thiện
Nguyễn Mạnh Tú Trang 12
TÊN ĐỀ TÀI: MẠCH ĐỒNG HỒ THỜI GIAN THỰC Nhóm 3
Vcc, GND: nguồn cấp điện,chân số 40 và 20.
Chức năng:
+Cung cấp nguồn điện cho chip 8051 họat động.
+Vcc = +5V và GND =0 V.
2. Tổ chức bộ nhớ
8051 có bộ nhớ theo cấu trúc Harvard: có những vùng bộ nhớ riêng biệt cho
chương trình và dữ liệu. Như đã nói ở trên, cả chương trình và dữ liệu có thể ở bên
trong; dù vậy chúng có thể được mở rộng bằng các thành phần ngoài lên đến tối đa
64 Kbytes bộ nhớ chương trình và 64 Kbytes bộ nhớ dữ liệu.
Bộ nhớ bên trong bao gồm ROM và RAM trên chip, RAM trên chip bao
gồm nhiều phần : phần lưu trữ đa dụng, phần lưu trữ địa chỉ hóa từng bit, các bank
thanh ghi và các thanh ghi chức năng đặc biệt.
Hai đặc tính cần lưu ý là :

Các thanh ghi và các port xuất nhập đã được xếp trong bộ nhớ và có thể
được truy xuất trực tiếp giống như các địa chỉ bộ nhớ khác.
Ngăn xếp bên trong RAM nội nhỏ hơn so với RAM ngoài như trong các bộ
vi xử lý khác.
2.1. Chi tiết về bộ nhớ RAM trên chip:
Như ta thấy trên hình, RAM bên trong 8051được phân chia giữa các bank
thanh ghi (00H–1FH), RAM địa chỉ hóa từng bit (20H–2FH), RAM đa dụng (30H–
7FH) và các thanh ghi chức năng đặc biệt (80H–FFH).
Tạ Tấn Vàng
SVTH: Nguyễn Tấn Vinh GVHD: Nguuyễn Tất Bảo Thiện
Nguyễn Mạnh Tú Trang 13
7F 7E
7D 7C 7B 7A
79 78
2F
77
76 75 74 73 72 71 70
2
E
6F
6E
6D 6C 6B 6A
69 68
2
D
67
66 65 64 63 62 61 60
2
C
5F

5E
5D 5C 5B 5A
59 58
2
B
57
56 55 54 53 52 51 50
2
A
4F
4E
4D 4C 4B 4A
49 48
29
47
46 45 44 43 42 41 40
28
3F
3E
3D 3C 3B 3A
39 38
27
37
36 35 34 33 32 31 30
26
2F
2E
2D 2C 2B 2A
29 28
25

27
26 25 24 23 22 21 20
24
1F
1E
1D 1C 1B 1A
19 18
23
17
16 15 14 13 12 11 10
22
0F
0E
0D 0C 0B 0A
09
08
21
07 06 05 04 03 02 07
1
00
20
Bank 31F
18
Bank 2
17
10
Bank 1
0F
08
Bank thanh ghi 0

(mặc định cho R0-R7)
07
00
RAM đa dụng
7F
30
RAM
Địa chỉ bit
Địa chỉ
byte
87 86 85 84 83 82 81 80
80
P0
không được địa chỉ hóa bit
81
SP
không được địa chỉ hóa bit
82
DPL
không được địa chỉ hóa bit
83
DPH
không được địa chỉ hóa bit
87
PCON
8F 8E
8D 8C 8B 8A
89 88
88
TCON

không được địa chỉ hóa bit
89
TMOD
không được địa chỉ hóa bit
8
A
TL0
không được địa chỉ hóa bit
8
B
TL1
không được địa chỉ hóa bit
8
C
TH0
97 96 95 94 93 92 91 90
90
P1
9F 9E
9D 9C 9B 9A
99 98
98
SCON
không được địa chỉ hóa bit
99
SBUF
A7 A6 A5 A4 A3 A2 A1 A0
A
0
P2

AF – – A
C
A
B
A
A
A9 A8
A
8
IE
– – – BC BB B
A
B9 B8
B
8
IP
E7 E6 E5 E4 E3 E2 E1 E0
E
0
ACC
D7 D6 D5 D4 D3 D2 – D0
D
0
PSW
B7 B6 B5 B4 B3 B2 B1 B0
B
0
P3
F7 F6 F5 F4 F3 F2 F1 F0
F0

B
CÁC THANH GHI CHỨC NĂNG ĐẶC
BIỆT
Địa chỉ
byte
Địa chỉ bit
không được địa chỉ hóa bit
8
D
TH1
F
F
TÊN ĐỀ TÀI: MẠCH ĐỒNG HỒ THỜI GIAN THỰC Nhóm 3
Tạ Tấn Vàng
SVTH: Nguyễn Tấn Vinh GVHD: Nguuyễn Tất Bảo Thiện
Nguyễn Mạnh Tú Trang 14
TÊN ĐỀ TÀI: MẠCH ĐỒNG HỒ THỜI GIAN THỰC Nhóm 3
Tóm tắt bộ nhớ dữ liệu trên chip:
2.1.1. RAM đa dụng:
Mặc dù trên hình vẽ cho thấy 80 byte đa dụng chiếm các địa chỉ từ 30H đến
7FH, 32 byte dưới từ 00H đến 1FH cũng có thể dùng với mục đích tương tự (mặc
dù các địa chỉ này đã có mục đích khác).
Mọi địa chỉ trong vùng RAM đa dụng đều có thể truy xuất tự do dùng kiểu
địa chỉ trực tiếp hoặc gián tiếp.
2.1.2. RAM có thể truy xuất từng bit:
8051 chứa 210 bit được địa chỉ hóa, trong đó có 128 bit có chứa các byte
chứa các địa chỉ từ 20H đến 2FH và các bit còn lại chứa trong nhóm thanh ghi có
chức năng đặc biệt.
Ý tưởng truy xuất từng bit bằng phần mềm là các đăc tính mạnh của
microcontroller xử lý chung. Các bit có thể được đặt, xóa, AND, OR, … , với 1

lệnh đơn. Đa số các microcontroller xử lý đòi hỏi một chuỗi lệnh đọc-sửa- ghi để
đạt được mục đích tương tự. Ngoài ra các port cũng có thể truy xuất được từng bit.
128 bit có chứa các byte có địa chỉ từ 00H -1FH cũng có thể truy xuất như
các byte hoặc các bit phụ thuộc vào lệnh được dùng.
2.1.3. Các bank thanh ghi :
32 byte thấp của bộ nhớ nội được dành cho các bank thanh ghi. Bộ lệnh
8951 hổ trợ 8 thanh ghi có tên là R0 -R7 và theo mặc định sau khi reset hệ thống,
các thanh ghi này có các địa chỉ từ 00H - 07H.
Các lệnh dùng các thanh ghi RO - R7 sẽ ngắn hơn và nhanh hơn so với các
lệnh có chức năng tương ứng dùng kiểu địa chỉ trực tiếp. Các dữ liệu được dùng
thường xuyên nên dùng một trong các thanh ghi này.
Do có 4 bank thanh ghi nên tại một thời điểm chỉ có một bank thanh ghi
được truy xuất bởi các thanh ghi RO - R7 để chuyển đổi việc truy xuất các bank
thanh ghi ta phải thay đổi các bit chọn bank trong thanh ghi trạng thái.
2.2. Các thanh ghi chức năng đặc biệt :
Các thanh ghi nội của 8051 được truy xuất ngầm định bởi bộ lệnh.
Các thanh ghi trong 8051 được định dạng như một phần của RAM trên chip
vì vậy mỗi thanh ghi sẽ có một địa chỉ (ngoại trừ thanh ghi bộ đếm chương trình và
thanh ghi lệnh vì các thanh ghi này hiếm khi bị tác động trực tiếp). Cũng như R0
đến R7, 8951 có 21 thanh ghi có chức năng đặc biệt (SFR: Special Function
Register) ở vùng trên của RAM nội từ địa chỉ 80H - FFH.
Chú ý: tất cả 128 địa chỉ từ 80H đến FFH không được định nghĩa, chỉ có 21
thanh ghi có chức năng đặc biệt được định nghĩa sẵn các địa chỉ.
Tạ Tấn Vàng
SVTH: Nguyễn Tấn Vinh GVHD: Nguuyễn Tất Bảo Thiện
Nguyễn Mạnh Tú Trang 15
TÊN ĐỀ TÀI: MẠCH ĐỒNG HỒ THỜI GIAN THỰC Nhóm 3
Ngoại trừ thanh ghi A có thể được truy xuất ngầm như đã nói, đa số các
thanh ghi có chức năng điệt biệt SFR có thể địa chỉ hóa từng bit hoặc byte.
2.2.1. Thanh ghi trạng thái chương trình (PSW: Program Status Word):

Từ trạng thái chương trình ở địa chỉ D0H được tóm tắt như sau:
Bit Symbol Address Description
PSW.7 CY D7H Cary Flag
PSW.6 AC D6H Auxiliary Cary Flag
PSW.5 F0 D5H Flag 0
PSW4 RS1 D4H Register Bank Select 1
PSW.3 RS0 D3H Register Bank Select 0
00=Bank 0; address 00H÷07H
01=Bank 1; address 08H÷0FH
10=Bank 2; address 10H÷17H
11=Bank 3; address 18H÷1FH
PSW.2 OV D2H Overlow Flag
PSW.1 - D1H Reserved
PSW.0 P DOH Even Parity Flag
Chức năng từng bit trạng thái chương trình
Chức năng từng bit trạng thái chương trình
•
•
Cờ Carry CY (Carry Flag):
Cờ Carry CY (Carry Flag):
Cờ nhớ có tác dụng kép. Thông thường nó được dùng cho các lệnh toán học:
C=1 nếu phép toán cộng có sự tràn hoặc phép trừ có mượn và ngược lại C=0 nếu
phép toán cộng không tràn và phép trừ không có mượn.
•
•
Cờ Carry phụ AC (Auxiliary Carry Flag):
Cờ Carry phụ AC (Auxiliary Carry Flag):
Khi cộng những giá trị BCD (Binary Code Decimal), cờ nhớ phụ AC được
set nếu kết quả 4 bit thấp nằm trong phạm vi điều khiển 0AH - 0FH. Ngược lại
AC=0.

•
•
Cờ 0 (Flag 0):
Cờ 0 (Flag 0):
Cờ 0 (F0) là 1 bit cờ đa dụng dùng cho các ứng dụng của người dùng.
Tạ Tấn Vàng
SVTH: Nguyễn Tấn Vinh GVHD: Nguuyễn Tất Bảo Thiện
Nguyễn Mạnh Tú Trang 16
TÊN ĐỀ TÀI: MẠCH ĐỒNG HỒ THỜI GIAN THỰC Nhóm 3
•
•
Những bit chọn bank thanh ghi truy xuất:
Những bit chọn bank thanh ghi truy xuất:
RS1 và RS0 quyết định dãy thanh ghi tích cực. Chúng được xóa sau khi
reset hệ thống và được thay đổi bởi phần mềm khi cần thiết.
Tùy theo RS1, RS0 = 00, 01, 10, 11 sẽ được chọn Bank tích cực tương ứng
là Bank 0, Bank1, Bank2, Bank3.
RS1 RS0 BANK
0 0 0
0 1 1
1 0 2
1 1 3
•
•
Cờ tràn OV (Over Flag):
Cờ tràn OV (Over Flag):
Cờ tràn được set sau một hoạt động cộng hoặc trừ nếu có sự tràn toán học.
Khi các số có dấu được cộng hoặc trừ với nhau, phần mềm có thể kiểm tra bit này
để xác định xem kết quả có nằm trong tầm xác định không. Khi các số không có
dấu được cộng bit OV được bỏ qua. Các kết quả lớn hơn +127 hoặc nhỏ hơn -128

thì bit OV=1.
•
•
Bit Parity (P) :
Bit Parity (P) :
Bit tự động được set hay Clear ở mỗi chu kỳ máy để lập Parity chẵn với
thanh ghi A. Sự đếm các bit 1 trong thanh ghi A cộng với bit Parity luôn luôn chẵn.
Ví dụ A chứa 10101101B thì bit P set lên 1 để tổng số bit 1 trong A và P tạo thành
số chẵn.
Bit Parity thường được dùng trong sự kết hợp với những thủ tục của Port nối
tiếp để tạo ra bit Parity trước khi phát đi hoặc kiểm tra bit Parity sau khi thu.
2.2.2. Thanh ghi B :
2.2.2. Thanh ghi B :
Thanh ghi B ở địa chỉ F0H được dùng cùng với thanh ghi A cho các phép
toán nhân chia. Lệnh MUL AB sẽ nhận những giá trị không dấu 8 bit trong hai
thanh ghi A và B, rồi trả về kết quả 16 bit trong A (byte cao) và B(byte thấp). Lệnh
DIV AB lấy A chia B, kết quả nguyên đặt vào A, số dư đặt vào B.
Thanh ghi B có thể được dùng như một thanh ghi đệm trung gian đa mục
đích. Nó là những bit định vị thông qua những địa chỉ từ F0H - F7H.
2.2.3. Con trỏ Ngăn xếp SP (Stack Pointer) :
2.2.3. Con trỏ Ngăn xếp SP (Stack Pointer) :
Con trỏ ngăn xếp là một thanh ghi 8 bit ở địa chỉ 81H. Nó chứa địa chỉ của
của byte dữ liệu hiện hành trên đỉnh ngăn xếp. Các lệnh trên ngăn xếp bao gồm các
Tạ Tấn Vàng
SVTH: Nguyễn Tấn Vinh GVHD: Nguuyễn Tất Bảo Thiện
Nguyễn Mạnh Tú Trang 17
TÊN ĐỀ TÀI: MẠCH ĐỒNG HỒ THỜI GIAN THỰC Nhóm 3
lệnh cất dữ liệu vào ngăn xếp (PUSH) và lấy dữ liệu ra khỏi ngăn xếp (POP). Lệnh
cất dữ liệu vào ngăn xếp sẽ làm tăng SP trước khi ghi dữ liệu và lệnh lấy ra khỏi
ngăn xếp sẽ làm giảm SP. Ngăn xếp của 8031/8051 được giữ trong RAM nội và

giới hạn các địa chỉ có thể truy xuất bằng địa chỉ gián tiếp, chúng là 128 byte đầu
của 8051.
Để khởi động SP với ngăn xếp bắt đầu tại địa chỉ 60H, các lệnh sau đây
được dùng:
MOV SP , #5F
Với lệnh trên thì ngăn xếp của 8051 chỉ có 32 byte vì địa chỉ cao nhất của
RAM trên chip là 7FH. Sở dĩ giá trị 5FH được nạp vào SP vì SP tăng lên 1 là 60H
trước khi cất byte dữ liệu.
Khi Reset 8051, SP sẽ mang giá trị mặc định là 07H và dữ liệu đầu tiên
sẽ được cất vào ô nhớ ngăn xếp có địa chỉ 08H. Nếu phần mềm ứng dụng không
khởi động SP một giá trị mới thì bank thanh ghi1 có thể cả 2 và 3 sẽ không dùng
được vì vùng RAM này đã được dùng làm ngăn xếp. Ngăn xếp được truy xuất
trực tiếp bằng các lệnh PUSH và POP để lưu trữ tạm thời và lấy lại dữ liệu, hoặc
truy xuất ngầm bằng lệnh gọi chương trình con (ACALL, LCALL) và các lệnh trở
về (RET, RETI) để lưu trữ giá trị của bộ đếm chương trình khi bắt đầu thực hiện
chương trình con và lấy lại khi kết thúc chương trình con
2.2.4. Con trỏ dữ liệu DPTR (Data Pointer):
2.2.4. Con trỏ dữ liệu DPTR (Data Pointer):
Con trỏ dữ liệu (DPTR) được dùng để truy xuất bộ nhớ ngoài là một thanh
ghi 16 bit ở địa chỉ 82H (DPL: byte thấp) và 83H (DPH: byte cao). Ba lệnh sau sẽ
ghi 55H vào RAM ngoài ở địa chỉ 1000H:
MOV A , #55H
MOV DPTR, #1000H
MOV @DPTR, A
Lệnh đầu tiên dùng để nạp 55H vào thanh ghi A. Lệnh thứ hai dùng để nạp
địa chỉ của ô nhớ cần lưu giá trị 55H vào con trỏ dữ liệu DPTR. Lệnh thứ ba sẽ di
chuyển nội dung thanh ghi A (là 55H) vào ô nhớ RAM bên ngoài có địa chỉ chứa
trong DPTR (là 1000H)
2.2.5. Các thanh ghi Port (Port Register):
2.2.5. Các thanh ghi Port (Port Register):

Các Port của 8051 bao gồm Port 0 ở địa chỉ 80H, Port1 ở địa chỉ 90H, Port2
ở địa chỉ A0H, và Port3 ở địa chỉ B0H. Tất cả các Port này đều có thể truy xuất
từng bit nên rất thuận tiện trong khả năng giao tiếp.
2.2.6. Các thanh ghi Timer (Timer Register):
2.2.6. Các thanh ghi Timer (Timer Register):
Tạ Tấn Vàng
SVTH: Nguyễn Tấn Vinh GVHD: Nguuyễn Tất Bảo Thiện
Nguyễn Mạnh Tú Trang 18
TÊN ĐỀ TÀI: MẠCH ĐỒNG HỒ THỜI GIAN THỰC Nhóm 3
8051 có chứa hai bộ định thời/bộ đếm 16 bit được dùng cho việc định thời
được đếm sự kiện. Timer0 ở địa chỉ 8AH (TLO: byte thấp) và 8CH ( THO: byte
cao). Timer1 ở địa chỉ 8BH (TL1: byte thấp) và 8DH (TH1 : byte cao). Việc khởi
động timer được SET bởi Timer Mode (TMOD) ở địa chỉ 89H và thanh ghi điều
khiển Timer (TCON) ở địa chỉ 88H. Chỉ có TCON được địa chỉ hóa từng bit.
2.2.7. Các thanh ghi Port nối tiếp (Serial Port Register):
2.2.7. Các thanh ghi Port nối tiếp (Serial Port Register):
8051 chứa một Port nối tiếp cho việc trao đổi thông tin với các thiết bị nối
tiếp như máy tính, modem hoặc giao tiếp nối tiếp với các IC khác. Một thanh ghi
đệm dữ liệu nối tiếp (SBUF) ở địa chỉ 99H sẽ giữ cả hai dữ liệu truyền và dữ liệu
nhập. Khi truyền dữ liệu ghi lên SBUF, khi nhận dữ liệu thì đọc SBUF. Các mode
vận khác nhau được lập trình qua thanh ghi điều khiển Port nối tiếp (SCON) được
địa chỉ hóa từng bit ở địa chỉ 98H.
2.2.8. Các thanh ghi ngắt (Interrupt Register):
2.2.8. Các thanh ghi ngắt (Interrupt Register):
8051 có cấu trúc 5 nguồn ngắt, 2 mức ưu tiên. Các ngắt bị cấm sau khi bị
reset hệ thống và sẽ được cho phép bằng việc ghi thanh ghi cho phép ngắt (IE) ở
địa chỉ A8H. Cả hai được địa chỉ hóa từng bit.
2.2.9. Thanh ghi điều khiển nguồn PCON (Power Control Register):
2.2.9. Thanh ghi điều khiển nguồn PCON (Power Control Register):
Thanh ghi PCON không có bit định vị. Nó ở địa chỉ 87H chứa nhiều bit điều

khiển. Thanh ghi PCON được tóm tắt như sau:
• Bit 7 (SMOD) : Bit có tốc độ Baud ở mode 1, 2, 3 ở Port nối tiếp khi
set.
• Bit 6, 5, 4 : Không có địa chỉ.
• Bit 3 (GF1) : Bit cờ đa năng 1.
• Bit 2 (GF0) : Bit cờ đa năng 2.
• Bit 1 * (PD) : Set để khởi động mode Power Down và thoát để reset.
• Bit 0 * (IDL) : Set để khởi động mode Idle và thoát khi ngắt mạch
hoặc reset.
Các bit điều khiển Power Down và Idle có tác dụng chính trong tất cả
các IC họ MSC-51 nhưng chỉ được thi hành trong sự biên dịch của CMOS.
II. DS12887:
IC ĐỒNG HỒ THỜI GIAN THỰC DS12C887
Tạ Tấn Vàng
SVTH: Nguyễn Tấn Vinh GVHD: Nguuyễn Tất Bảo Thiện
Nguyễn Mạnh Tú Trang 19
TÊN ĐỀ TÀI: MẠCH ĐỒNG HỒ THỜI GIAN THỰC Nhóm 3
1. Khảo sát sơ đồ chân của DS12C887 – Chức năng từng chân.
AD0-AD7 – Bus đa hợp địa chỉ/ dữ liệu
NC – Bỏ trống
MOT - Lựa chọn loại bus
CS – Ngõ vào lựa chọn RT C
AS – Chốt địa chỉ
R/W – Ngõ vào đọc/ghi
DS – Chốt dữ liệu
RESET\ - Ngõ vàoReset
IRQ\ - Ngõ ra yêu cầu ngắt
SQW – Ngõ ra sóng vuông
VCC – Nguồn cung cấp +5 Volt
GND – Mass

Chức năng của các chân :
GND, VCC: Nguồn cung cấp cho thiết bị ở những chân trên. VCC là điện áp
ngõ vào +5 volt . Khi điện áp 5 volts được cung cấp đúng chuẩn, thiết bị được truy
cập đầy đủ và dữ liệu có thể đọc và ghi. Khi Vcc thấp hơn 4.25 volts, qúa trình đọc
và ghi bị cấm. Tuy nhhiên, chức năng giữ thời gian vẫn được tiếp tục không bị ảnh
hưởng bởi điện áp bị sụt giảm bên ngoài. Khi VCC rớt xuống thấp hơn 3V, RAM
và bộ giữ giờ được chuyển sang nguồn năng lượng bên trong. Chức năng giữ thời
gian duy trì độ chính xác vào khoảng ±1 phút/tháng ở nhiệt độ 25
0
C bất chấp điện
áp ở ngõ vào chân Vcc.
MOT (Mode Select): Chân MOT là chân có tính linh hoạt để lựa chọn giữa
hai loại bus. Khi được nối lên VCC, bus định thời Motorola được chọn lựa. Khi
được nối xuống GND hoặc không nối, bus định thời Intel được lựa chọn. Chân có
điện trở kéo xuống bên trong có giá trị vào khoảng 20K.
SQW (Square Wave Output): Chân SQW có thể xuất tín hiệu ra từ 1 trong
13 loại được cung cấp từ 15 trạng thái được chia bên trong của Real Time Clock.
Tạ Tấn Vàng
SVTH: Nguyễn Tấn Vinh GVHD: Nguuyễn Tất Bảo Thiện
Nguyễn Mạnh Tú Trang 20
TÊN ĐỀ TÀI: MẠCH ĐỒNG HỒ THỜI GIAN THỰC Nhóm 3
Tần số của chân SQW có thể thay đổi bằng cách lập trình thanh ghi A như đã trình
bày ở bảng 2.1. Tín hiệu SQW có thể mở hoặc tắt sử dụng bit SQWE trong
Register B. Tín hiệu SQW không xuất hiện khi Vcc thấp hơn 4.25 volts.
AD0-AD7 (Multiplexed Bidirectional Address/Data Bus): Bus đa hợp tiết
kiệm chân bởi vì thông tin địa chỉ và thông tin dữ liệu được dùng chung đường tín
hiệu. Cùng tại những chân, địa chỉ được xuất trong suốt phần thứ nhất của chu kỳ
bus và được dùng cho dữ liệu trong phần thứ 2 của chu kỳ. đa hợp địa chỉ/dữ liệu
không làm chậm thời gian truy cập của DS12C887 khi bus chuyển từ địa chỉ sang
dữ liệu xảy ra trong suốt thời gian truy cập RAM nội. Địa chỉ phải có giá trị trước

khi xuất hiện sườn xuống của AS/ALE, tại thời điểm mà DS12C887 chốt địa chỉ từ
AD0 tới AD6.
Dữ liệu ghi phải được hiển thị và giữ ổn định trong suốt phần sau của DS hoặc
xung WR. Trong chu kỳ đọc của DS12C887 ngõ ra 8 bits của dữ liệu trong suốt
phần sau của DS hoặc xung RD. Chu kỳ đọc được thực hiên xong và bus trở về
trạng thái tổng trở cao cũng như khi DS bắt đầu chuyển xuống thấp trong trường
hợp định thời Motorola hoặc khi RD chuyển lên cao trong trường hợp định thời
Intel.
AS (Address Strobe Input): Xung dương cung cấp xung chốt địa chỉ trong
việc phức hợp bus. Sườn xuống của AS/ALE làm cho địa chỉ bị chốt lại bên trong
của DS12C887. Sườn lên tiếp theo khi xuất hiện trên bus AS sẽ xoá địa chỉ bất
chấp chân CS có được chọn hay không. Lệnh truy cập có thể gửi tới bằng cả hai
cách.
DS (Data Strobe or Read Input): Chân DS/RD có 2 kiểu sử dụng tuỳ thuộc
vào mức của chân MOT. Khi chân MOT được kết nối lên Vcc, bus định thời
Motorola được lựa chọn. Trong kiểu này DS là xung dương trong suốt phần sau
của chu kỳ bus và được gọi là Data Strobe. Trong suốt chu kỳ đọc, DS báo hiệu
thời gian mà DS12C887 được điều khiển bus đôi. Trong chu kỳ đọc, xung quét của
DS là nguyên nhân làm DS12C887 chốt dữ liệu được ghi. Khi chân MOT được
nối xuống GND, bus định thời Intel được lựa chọn. Trong kiểu này, chân DS được
gọi là Read(RD). RD xác định chu kỳ thời gian khi DS12C887 điều khiển bus đọc
dữ liệu. Tín hiệu RD có cùng định nghĩa (same definition) với tín hiệu Output
Enable (OE) trong một bộ nhớ riêng.
R/ W\ (Read/Write Input): Chân R/ W\ cũng có 2 cách hoạt động. Khi chân
MOT được kết nối lên Vcc cho chế độ định thời Motorola, R/W\ đang ở chế độ
mà chỉ ra hoặc là chu kỳ hiện tại là chu kỳ đọc hoặc ghi. Chu kỳ đọc đòi hỏi chân
R/W\ phải ở mức cao khi chân DS ở mức cao. Chu kỳ ghi đòi hỏi chân R/ W\ phải
ở mức thấp trong suốt quá trình chốt tín hiệu của DS. Khi chân MOT được nối
GND cho chế độ định thời Intel, tín hiệu R/ W\ là tín hiệu hoạt động mức thấp (an
Tạ Tấn Vàng

SVTH: Nguyễn Tấn Vinh GVHD: Nguuyễn Tất Bảo Thiện
Nguyễn Mạnh Tú Trang 21
TÊN ĐỀ TÀI: MẠCH ĐỒNG HỒ THỜI GIAN THỰC Nhóm 3
active low signal) được gọi là WR. Trong chế độ này, chân R/ W\ được định nghĩa
như tín hiệu Write Enable (WE) trong RAMs chung.
CS (Chip Select Input): Tín hiệu chọn lựa phải được xác định ở mức thấp ở
chu kỳ bus để DS12C887 được sử dụng. CS phải được giữ trong trạng thái hoạt
động trong suốt DS và AS của chế độ định thời Motorola và trong suốt RD và WR
của chế độ định thời Intel. Chu kỳ Bus khi chọn vị trí mà không chọn CS sẽ chốt
địa chỉ nhưng sẽ không có bất kỳ sự truy cập nào. Khi Vcc thấp hơn 4.25 volts,
chức năng bên trong của DS12C887 ngăn chặn sự truy cập bằng cách không cho
phép chọn lựa ngõ vào CS. Hành động này nhằm bảo vệ cả dữ liệu của đồng hồ
thời gian thực bên trong cũng như dữ liệu RAM trong suốt quá trình mất nguồn.
IRQ (Interrupt Request Output): Chân IRQ\ là ngõ ra hoạt động mức thấp
của DS12C887 mà có thể sử dụng như ngõ vào ngắt tới bộ xử lý. Ngõ ra IRQ\ ở
mức thấp khi bit là nguyên nhân làm ngắt và phù hợp với bit cho phép ngắt được
đặt (set). Để xoá chân IRQ\ chương trình của bộ vi xử lý thông thường được đọc ở
thanh ghi C. Chân RESET\ cũng bị xoá trong lúc ngắt. Khi không có trạng thái
ngắt nào được sử dụng, trạng thái IRQ\ ở trong tình trạng tổng trở cao. Nhiều thiết
bị ngắt có thể nối tới một IRQ\ bus. IRQ\ bus là một ngõ ra mở và yêu cầu 1 điện
trở kéo lên bên ngoài.
RESET\ (Reset Input): Chân RESET\ không có hiệu lực đối với đồng hồ,
lịch, hoặc là RAM. Ở chế độ cấp nguồn, chân RESET có thể bị kéo xuống trong
thời gian cho phép để ổn định nguồn cung cấp. Thời gian mà chân RESET\ bị kéo
xuống mức thấp phụ thuộc vào ứng dụng. Tuy nhiên nếu chân RESET\ được sử
dụng ở chế độ cấp nguồn, thời gian RESET\ ở mức thấp có thể vượt quá 200ms để
chắc chắn rằng bộ định thời bên trong mà điều khiển DS12C887 ở chế độ power-
up đã hết. Khi RESET\ ở mức thấp và VCC ở trên 4.25 volts, những điều sau diễn
ra:
A. Bit cho phép ngắt định kỳ ((Periodic Interrupt Enable (PEI)) được đặt ở

mức 0
B. Bit cho phép ngắt chuông (Alarm Interrupt Enable (AIE)) được đặt ở mức
0.
C. Bit cờ cho phép ngắt kết thúc cập nhật ((Update Ended Interrupt Flag
(UF)) được xoá về 0 zero.
D. Bit cờ trạng thái yêu cầu ngắt (Interrupt Request Status Flag (IRQF)) được
đặt ở mức 0.
E. Bit cờ cho phép ngắt định kỳ (Periodic Interrupt Flag (PF)) được đặt ở mức
0.
F. Thiết bị không sử dụng được cho tới khi chân RESET\ trở lại mức logic 1.
Tạ Tấn Vàng
SVTH: Nguyễn Tấn Vinh GVHD: Nguuyễn Tất Bảo Thiện
Nguyễn Mạnh Tú Trang 22
TÊN ĐỀ TÀI: MẠCH ĐỒNG HỒ THỜI GIAN THỰC Nhóm 3
G. Bit cờ cho phép ngắt chuông (Alarm Interrupt Flag (AF)) được đặt ở mức
0.
H. Chân IRQ\ ở trong trạng thái tổng trở cao.
I. Bit cho phép xuất sóng vuông (Square Wave Output Enable (SQWE)) được
đặt ở mức 0.
J. Bit cho phép ngắt kết thúc cập nhật (Update Ended Interrupt Enable (UIE))
bị xoá về mức 0.
Trong các ứng dụng thông thường chân RESET\ có thể được nối lên VCC.
Kết nối như vậy sẽ cho phép DS12C887 hoạt động và khi mất nguồn sẽ không làm
ảnh hưởng đến bất kỳ thanh ghi điều khiển nào.
Hoạt động của Real Time Clock khi được cấp nguồn hoặc mất nguồn.
Chức năng của đồng hồ thời gian thực sẽ tiếp tục hoạt động và tất cả RAM,
thời gian, lịch và vị trí bộ nhớ báo giờ và những vùng nhớ không mất dữ liệu còn
lại bất chấp điện áp ngõ vào VCC. Khi điện áp VCC được cung cấp cho
DS12C887 và đạt tới điện áp lớn hơn 4.25 volts, thiết bị có thể sử dụng được sau
200 ms, dao động được cung cấp, nó cho phép bộ dao động hoạt động và quá trình

dao động không ảnh hưởng bởi chân reset. Tính đến giai đoạn này hệ thống đã đi
vào ổn định sau khi nguồn được cung cấp. Khi VCC rớt xuống dưới 4.25 volts,
ngõ vào lựa chọn chip bị bắt buộc chuyển sang trạng thái không hoạt động bất chấp
giá trị tại ngõ vào chân CS. Vì vậy DS12C887 được hoạt động ở chế độ chống ghi.
Khi DS12C887 đang ở trạng thái chống ghi, mọi ngõ vào đều bị bỏ qua còn các
ngõ ra đều ở trạng thái tổng trở cao. Khi VCC rớt xuống điện áp khoảng 3 volts,
điện áp VCC cung cấp bên ngoài được cắt đi và nguồn pin lithium ở bên trong
DS12C887 sẽ cung cấp nguồn cho Real Time Clock và bộ nhớ RAM.
2. Cấu trúc bên trong Real Time Clock DS12C887
a. Sơ đồ địa chỉ của Real Time Clock
Sơ đồ địa chỉ của DS12C887 được trình bày ở hình 2.2. Sơ đồ địa chỉ bao
gồm 113 bytes RAM thông dụng, 11 bytes RAM mà thành phần bao gồm đồng hồ
thời gian thực, lịch, dữ liệu báo giờ và 4 bytes được sử dụng cho việc điều khiển và
thông báo tình trạng. Tất cả 128 bytes có thể được ghi hoặc đọc trực tiếp trừ những
trường hợp sau :
1. Thanh ghi C and D là hai thanh ghi chỉ đọc.
2. Bit thứ 7 của thanh ghi A là bit chỉ đọc.
3. Bit cao của byte thứ 2 là bit chỉ đọc.
Tạ Tấn Vàng
SVTH: Nguyễn Tấn Vinh GVHD: Nguuyễn Tất Bảo Thiện
Nguyễn Mạnh Tú Trang 23
TÊN ĐỀ TÀI: MẠCH ĐỒNG HỒ THỜI GIAN THỰC Nhóm 3
Hình 2.2 Sơ đồ địa chỉ của DS12C887
Thời gian và lịch đã có bằng cách đọc các bytes bộ nhớ hiện có. Thời gian,
lịch và báo giờ được đặt hoặc gán giá trị bằng cách ghi giá trị bytes RAM thích
hợp. Nội dung của 10 bytes chứa thời gian, lịch và báo giờ đều có thể hiển thị ở cả
2 dạng nhị phân (Binary) hoặc BCD (Binary-Coded Decimal). Trước khi ghi lên
các thanh ghi thời gian, lịch, và các thanh ghi báo giờ bên trong, bit SET ở thanh
ghi B phải được đặt ở mức logic 1 để ngăn ngừa sự cập nhật có thể xảy ra trong
quá trình ghi đè. Thêm vào nữa để ghi lên 10 thanh ghi chỉ thời gian, lịch, và thanh

ghi báo giờ ở một định dạng đã lựa chọn (BCD hay nhị phân), bit chọn kiểu dữ liệu
(Data mode (DM)) của thanh ghi B phải được đặt ở mức logic thích hợp. Tất cả 10
bytes thời gian, lịch và báo giờ phải sử dụng cùng kiểu dữ liệu. Bit được đặt ở
thanh ghi B nên được xoá sau khi bit kiểu dữ liệu đã được ghi để cho phép đồng hồ
thời gian thực cập nhật bytes thời gian và lịch. Vào lúc đầu, đồng hồ thời gian thực
cập nhật ở một kiểu đã được lựa chọn. Kiểu dữ liệu không thể thay đổi mà không
khởi động lại 10 bytes dữ liệu. Bảng 2 trình bày định dạng nhị phân và BCD của cả
thời gian , lịch, và báo giờ. Bit lựa chọn kiểu hiển thị 24–12 không thể thay đổi mà
không khởi động lại thanh ghi giờ. Khi định dạng 12 giờ được lựa chọn, bit cao
của bytes giờ tương ứng với PM khi nó được đặt ở mức logic 1. Bytes thời gian,
lịch, và bytes báo giờ luôn được truy cập bởi vì chúng được đệm gấp đôi. Mỗi giây
một lần, 11 bytes được nâng cấp và được kiểm tra tình trạng báo giờ. Nếu lệnh đọc
Tạ Tấn Vàng
SVTH: Nguyễn Tấn Vinh GVHD: Nguuyễn Tất Bảo Thiện
Nguyễn Mạnh Tú Trang 24
TÊN ĐỀ TÀI: MẠCH ĐỒNG HỒ THỜI GIAN THỰC Nhóm 3
dữ liệu thời gian và lịch điễn ra trong quá trình cập nhật, một vấn đề phát sinh là
giờ, phút, giây, … có thể không chính xác. Xác xuất đọc không chính xác dữ liệu
thời gian và lịch là rất thấp. Có vài phương pháp tránh một số sai số có thể xảy ra
khi đọc thời gian và lịch được đề cập sau trong bài viết. 3 bytes báo giờ có thể sử
dụng bằng 2 cách. Cách thứ nhất, khi thời gian báo giờ thược ghi vào vị trí của các
thanh ghi giờ, phút, giây, tác động báo giờ được bắt đầu tại thời gian chính xác
trong ngày khi bit cho phép báo chuông được đặt ở mức cao. Cách thứ hai sử dụng
để đặt trạng thái bất chấp vào một hoặc nhiều bytes báo chuông. Mã bất chấp là bất
kỳ mã số hex nào nằm trong giá trị từ C0 đến FF. Hai bit có trọng số lớn nhất của
những byte trên đặt vào trạng thái bất chấp khi ở mức logic 1. Báo giờ sẽ được
sinh ra mỗi giờ khi bit bất chấp được đặt vào bytes giờ. Tương tự, báo giờ sẽ sinh
ra mỗi phút nếu mã bất chấp có ở bytes giờ và bytes phút. Nếu mã bất chấp có ở
trong cả 3 bytes báo giờ thì nó sẽ tạo ra tín hiệu ngắt mỗi giây.
Bảng 1 : Kiểu dữ liệu thời gian, lịch và báo giờ

b. Các thanh ghi điều khiển
DS12C887 có 4 thanh ghi điều khiển được sử dụng vào mọi lúc kể cả trong
quá trình cập nhật.
Thanh ghi A
MSB LSB
BIT 7 BIT 6 BIT 5 BIT 4 BIT 3 BIT 2 BIT 1 BIT 0
UIP DV2 DV1 DV0 RS3 RS2 RS1 RS0
Tạ Tấn Vàng
SVTH: Nguyễn Tấn Vinh GVHD: Nguuyễn Tất Bảo Thiện
Nguyễn Mạnh Tú Trang 25