Chương 4 Các sơ đồ cơ bản của tầng KĐ tín hiệu nhỏ và mạch ghép pot

Bộ môn kỹ thuật điện tử
Trường ĐHGTVT
Chương 4 Các sơ đồ cơ bản của tầng KĐ tín
hiệu nhỏ và mạch ghép
4.1 Nguyên tắc chung phân tích mạch KĐ
Khi phân tích sơ đồ của một tầng KĐ vấn đề cơ bản nhất là
chọn được cách biểu diễn thích hơp cho các phần tử tích
cực, với khu vực tín hiệu nhỏ, tần số thấp thường dùng sơ
đồ tương đương hình ∏ cho phép minh họa đầy đủ tính
chất vật lí của mạch hoặc sơ đồ tương đương mạng 4 cực.
Với tần số cao thường dùng sơ đồ tương đương Y vì xuất
hiện nhiều yếu tố điện dẫn kí sinh ảnh hưởng tới mạch
điện
Các tham số cơ bản khi phân tích tầng KĐ: Trở kháng
vào Zv; trở kháng ra Zr: hệ số KĐ dòng Ki; hệ số KĐ điện
áp Ku và hệ số KĐ công suất Kp
Bộ môn kỹ thuật điện tử
Trường ĐHGTVT
4.2 Phân tích sơ đồ EC
•
1. Chế độ tĩnh: Nhiệm vụ của tính toán chế độ tĩnh là
xác định điểm công tác tĩnh và giá trị các linh kiện
của mạch cung cấp.
•
Giả thiết biên độ điện áp ra yêu cầu Ur= 2V, dùng
BJT cóβ=100; UCER= 0.5V
•
Các bước thiết kế:
•
Bước 1: tính lương biến đổi điện áp ra trên C
ΔUc=2Ur=4V. Đồng thời điện áp tối thiểu trên C

Ucmin=UE+UCER do có sử dụng HT âm dòng điện qua
RE, để đảm bảo ổn định chon Ucmin=2,5V do đó
Ucc≥Ucmin + ΔUc= 6,5V. Do còn sụt áp trên điện trở
RC chúng ta chọn Ucc= 8V.
•
Bước 2: Xác định điện áp trên RE để ổn định điểm
làm việc, như trên đã chọn UE=2V.
Bộ môn kỹ thuật điện tử
Trường ĐHGTVT
•
Bước 3: Chọn Ic, vì không yêu cầu đặc biệt nên có thể chọn
tùy ý, với tín hiệu nhỏ thường chọn Ic cỡ mA. Ở đây chọ
Ic=1mA.
•
Bước 4: Tính RE=UE/IE~UE/Ic= 2kΩ
•
Bươc 5: Chọn Ip=10IB~10Ic/β=100μA
•
Bước 6: Tính (R1+R2)= Ucc/Ip = 80kΩ
•
Bước 7: Tính R1=UB/Ip=(UE+UBE)/Ip= (2+0,7)/10‾
4
 =27kΩ
(dùng điện trở chuẩn).
•
Bước 8: Tính R2=(R1+R2)-R1=80-27=53kΩ. Chọn
R2=56kΩ.
•
Bước 9: Chọn điện áp tĩnh trên C. Vì không có yêu cầu đặc
biệt, nên không cho trước Rc. Chọn UCo sao cho nằm giữa dải

động, tức:
•
UCo=Ucc-1/2.(Ucc-UE-UCER)= 8-1/2.(8-2-0,5)=5.25V
•
Bước 10: Tính Rc=(Ucc-UCo)/Ic= (8-5,25)/10‾
3
=
2,75kΩ~2,7kΩ.
•
Tính công suất tổn hao trên C của BJT: Pth=Ic(Uco-UE) =
10‾³(5,25-2) = 5,25mW <Pth cho phép của BJT
Bộ môn kỹ thuật điện tử
Trường ĐHGTVT
~
R2
R1
RE
RC
CE
Ct
Ur
Ip
UB
UE
Rn
Un
~
IB
Un
Rn

B
rbe
UB
UE RE
(1+β)IB
Ur
RC
rce
C
E
Ic
~
Un
Rn
rbe
rce
RC
Ur
(1+β)IB
βIB
B C
E
Bộ môn kỹ thuật điện tử
Trường ĐHGTVT
•
2. Xác định tham số khi không có HT âm dòng xoay chiều
•
Hệ số KĐ điện áp: Kutp=Ur/Un= Ku.(Ube/Un)= (IcRc/IBrbe).(rbe/(rbe+Rn)=
-β[(Rc//rce)/rbe].[rbe/(rbe+Rn)= -β(Rc//rce)/(rbe+Rn)
•

Hỗ dẫn S=h21e/h11e =β/rbe thay vào ta có:
•
Kutp = -S(Rc//rce)/(1+Rn/rbe)
•
Thường Rn<<rbe và rce >>Rc thì Kutp đạt giá trị cực đại: Kutp= Ku=
-SRc
•
Đồng thời rbe ~ βrd = β(UT/IE)~ β(UT/IC)
•
ở đây rd là điện trở khếch tán emitter=dUBE/dIE =UT/IE, UT=26mV
•
Vậy: Kutp ~ -ICRC/UT
•
Để hợp lí thường chọn ICRC lớn hơn nửa giá trị Ucc là vừa.
•
Ki =IC/IB = βIB(Rc//rce)/IBRc= β rce/(Rc+ rce)~ β
•
Zv = Rn+rbe
•
Zr = rce//Rc ~ Rc
Bộ môn kỹ thuật điện tử
Trường ĐHGTVT
•
3. Sơ đồ có HT âm dòng xoay chiều (ít dùng)
•
Để dễ tính toán ta thay rce và RE bằng Rco :
•
Trong đó:
•
Thay vào ta có:

cng
rh
co
I
U
r
−=
∗
+
==
ben
n
Bcng
rR
U
II
ββ
ceBEBrh
rIRIU
β
−=
Eben
n
ceBcerh
RrR
U
rIrU
++
−=−=
ββ

)1(
])1([
Eben
E
ce
beEn
Eiben
ceco
RrR
R
r
rRR
RKrR
rr
++
+≈
++
+++
≈
β
Bộ môn kỹ thuật điện tử
Trường ĐHGTVT
•
Hệ số KĐ toàn phần:
•
Vậy HT âm làm giảm HSKĐ toàn phần g lần
với:
•
Nếu mạch có HT âm sâu, (1+β)RE>>rbe+Rn, ta
có:

•
Hệ số K i:
•
Trở kháng vào:
•
Trở kháng ra:
•
ở đây chỉ xét trong vòng có HT, trở kháng ra
toàn mạch vẫn ~ Rc
)1)((
)//(
)1(
)//(
Eben
E
Eben
coc
Eben
coc
utp
RrR
R
RrR
rR
RrR
rR
K
++
+++
−=

+++
−≈
β
β
β
β
Eben
E
RrR
R
g
++
+=
β
1
E
c
E
coc
utp
R
R
R
rR
K
−≈−≈
//
β
β
≈

+
=
co
c
i
r
R
K
1
Ebenv
RrRZ )1(
β
+++=
cecor
rrZ >>=
Bộ môn kỹ thuật điện tử
Trường ĐHGTVT
3. Xét với sơ đồ nguồn chung SC
•
Các sơ đồ SC có tính chất giống sơ đồ EC . Tuy nhiên
FET có hệ số KĐ nhỏ hơn vì hỗ dẫn gm(S) của FET
nhỏ hơn BJT.
•
Dòng vào coi = 0, do đó Kutp = Ur/Un
•
Trường hợp có HT với
•
Trường hợp không HT
•
Trở kháng ra Zr ~ RD

•
Cách phân tích các sơ đồ lặp Emitter (lặp cực nguồn)
và BC (GC) cũng tương tự
S
D
utp
R
SR
K
−=
DSSD
p
II
U
S
2
=
Dutp
SRK
−=
Bộ môn kỹ thuật điện tử
Trường ĐHGTVT
•
Các phương trình xác định tham số:
•
Zv=rbe+(1+β)(RE//Rt//rce)~β(RE//Rt)
•
Hệ số KĐ dòng:
•
Trở khá ng ra:

•
Đối với mạch lặp nguồn:Kutp~1
•
Trở khá ng ra:
•
4. Các sơ đồ BC
2
1
1
ββ
≈
++
+
==
ce
t
E
t
B
t
i
r
R
R
R
I
I
K
E
ben

r
R
rR
Z //
)1(
)(
β
+
+
≈
SSs
gs
r
RR
S
R
r
Z
≈≈
+
=
//
1
//
1
β
T
cc
c
ben

cec
utp
U
RI
SR
rR
rRS
K
=≈
+
=
/1
)//(
c
T
c
v
E
v
v
I
U
I
U
I
U
Z
≈≈=
Bộ môn kỹ thuật điện tử
Trường ĐHGTVT

4.7 Tổng quan ba sơ đồ cơ bản
dùng BJT và FET
Mạch
Tham số
EC CC
Lặp E
BC SC DC
Lặp S
GC
Ku
Ki
Zv
Zr
φ
L
L
TB
TB=>L
π
B
L
L
B
0
L
B
B
L
0
TB

RL
RL
TB=>L
π
B
RL
RL
B
0
TB
B
B
L
0
Bộ môn kỹ thuật điện tử
Trường ĐHGTVT
•
Tóm tắt các tính chất:
•
1- Hỗ dẫn của FET nhỏ, nên Ku nhỏ đồng thời Zr của
mạch lặp nguồn> lặp E
•
2- Các mạch KĐ dùng FET có trở kháng vào RL(trừ mạch
GC)
•
Mạch EC cho HSKĐ P lớn nhất
•
Mạch lặp E và lặp nguồn thường dung phối hợp trở
kháng.
•

Mạch BC và EC có HT âm dòng qua RE thường dùng lam
nguồn dòng, mạch lặp E dùng làm nguồn áp.
•
Mạch điều khiển bằng áp có cao hơn mạch điều khiển
bằng dòng
•
Trong phạm vi cao tần mạch BC có nhiều ưu điểm hơn
các mạch khác
t
f
Bộ môn kỹ thuật điện tử
Trường ĐHGTVT
4.8 Một số sơ đồ mở rộng
•
8.1 Sơ đồ Darlington
•
Được dùng trong mạch tích hợp, lặp emitter,
HSKĐ dòng không đủ lớn hoặc yêu cầu tăng
trở kháng vào.
•
Một số cách mắc cơ bản:
T
1
B
T
2
C
E
T
1

B
T
2
C
2
E
C
1
E
B
C
T
2
T
1
E
B
C
T
2
T
1
Bộ môn kỹ thuật điện tử
Trường ĐHGTVT
•
Trong đó a) mạch chuẩn, b), c) mạch Darlington, d) giống a)
•
Một cách gần đúng có thể xác định HSKĐ tổng:
•
I

C
~β
1
β
2
(I
B1
+I
CBo1
)+I
CEo2
+I
CEo1
•
Các tham số cơ bản:
•
β= β
1
β
2
•
R
be
= r
be1
+(1+ β
1
)r
be2
bỏ qua r

bb
thì ta có: r
be1
~ β
1
(U
T
/I
E1
)
•
r
be2
~ β
2
(U
T
/I
E2
). Coi β
1
=β
2
chúng ta có R
be
~2r
be1
•
R
ce

~r
ce2
•
Hỗ dẫn của sơ đồ (β
1
=β
2
): S= h
21e
/h
11e
~ β
1
β
2
/2r
be1
= β
1
β
2
/2 β
1
r
be2
=S
2
/2
•
Vậy hỗ dân mạch darlington nhỏ hơn mạch đơn, do đó mạch

có HSKĐ điện áp nhỏ hơn.
•
Thường hay dùng mạch darlington ở mạch KĐCS
Bộ môn kỹ thuật điện tử
Trường ĐHGTVT
•
Mạch Kaskode: Sử dụng thêm một tầng làm nhiệm vụ ngăn
cách ảnh hưởng của mạch ra đến mạch vào, đặc biệt ở tần số
cao do HSKĐ áp của T
1
nhỏ (k
u1
~1) do vậy điện dung Miller ở
mạch vào nhỏ, do đó tần số giới hạn trên cùng bậc với tần số
giới hạn trên của mạch BC, nhưng có trở kháng vào lớn hơn.
Đây là ưu điểm cơ bản của mạch Kaskode.
C
B
R
2
R
1
T
1
T
2
R
C
U’
ra

U
ra
U
V
U
cc
C
B
R
2
R
1
T
1
T
2
R
C
U’
ra
U
ra
U
V
U
cc
Rc1
Bộ môn kỹ thuật điện tử
Trường ĐHGTVT
4.10 Bộ Khếch đại vi sai

•
10.1 Xuất sứ: Bộ KĐVS ra đời nhằm đáp ứng nhu
cầu KĐ tín hiệu một chiều, việc ghép giữa các tầng
KĐ được thực hiện trực tiếp và tránh được hiên tượng
trôi điểm làm việc ở đầu vào các bộ KĐ bán dẫn.
•
10.2 Cấu trúc và các tham số cơ bản
•
Hình 1: (a) (b)
~
R
c
R
c
+Ucc
-Ucc
Ur1 Ur2
Uv1 Uv2
2R
e
2R
e
Ucm
R
c
R
c
+Ucc
-Ucc+I
0

R
E
Ur1 Ur2
Uv1 Uv2
Ud
~
Bộ môn kỹ thuật điện tử
Trường ĐHGTVT
•
Chú ý: Bộ KĐVS là bộ KĐ mắc 2 mạch KĐ một chiều đối xứng
•
2 điện áp được KĐ là U
d
=U
v1
-U
v2
được KĐ lên K
ud
lần còn điện áp
vào có trị số bằng nhau (gọi là điện áp vào đồng
pha ) được KĐ K
cm
lần và K
ud
>>K
cm
•
HSKĐ hiệu:
•

Nếu lấy tín hiệu trên 1 đầu ra: K
ud1
=U
r1
/U
d
=K
ud
/2
•
Khi đầu vào chỉ có điện áp đồng pha, cả hai T được điều khiển bởi
một điện áp giống nhau. Do mạch đối xứng nên dòng trong các
cực của 2 T như nhau nên có thể tách thành 2 nửa đối xứng như
hình 1a, chân E của mỗi T được tách với trở E là 2R
E
, lúc này
mạch có HT âm dòng qua 2R
E
. Nếu giá trị điện trở này lớn (tương
ứng –U
CC
âm lớn) thì K
cm
tiến tới =0.
•
Sự khác nhau cơ bản là chế độ KĐ hiệu không có HT âm; chế độ
KĐ đồng pha có HT âm làm giảm nhiều K
cm
.
2

21 vv
cm
UU
U
+
=
d
d
d
rr
ud
U
U
U
UU
K
=
−
=
12
Bộ môn kỹ thuật điện tử
Trường ĐHGTVT
•
Bảng 4.5 đưa ra các tham số đặc trưng của bộ KĐVS
đó là K
ud
(180, 9); K
cm
(-1/4, -1/4); G(CMRR: hệ số
nén tín hiệu đồng pha=K

ud
/K
cm
) 400, 20; r
d
(5kΩ,∞); r
cm

(1MΩ, ∞); r
rd
(100kΩ, 100kΩ); C
v
(450pF, 22.5pF)
•
Các tham số trên ứng với mạch mẫu có R
C
=R
D
=5k;
R
E
=R
S
=10k; R
n
=0; r
ce
=r
ds
=50k; β= 0; r

be
=2.5k;
S
i
=40mA/V; S=2mA/V.
•
Các chú ý khi dùng bộ KĐVS:
•
1. Đặc tuến truyền đạt có độ dốc lớn nhất khi U
d
= U
BE1
-
U
BE2
=0
•
2. Miền KĐ tuyến tính giới hạn trong phạm vi –
U
T
<U
d
<+U
T
•
3. Bộ KĐVS trở thành mạch hạn biên khi |U
d
|>4U
T
.

Bộ môn kỹ thuật điện tử
Trường ĐHGTVT
•
10.3