ứng dụng của điện tử công suất, chương 12 pptx

Chương 12:
THIẾT
KẾ MẠCH
KHUẾCH
ÐẠI DÙNG
FET
Vấn ñề thiết kế mạch khuếch ñại dùng FET ở ñây giới
hạn ở chỗ tìm
các
ñiều kiện phân cực, các trị số của linh kiện thụ
ñộng ñể có ñược ñộ lợi ñiện thế
mong muốn.
Thí dụ: Thiết kế mạch khuếch ñại phân cực tự ñộng dùng
JFET như
hình
3.31 sao cho ñộ lợi ñiện thế bằng
10.
R
G
nên chọn khá lớn ñể không làm giảm tổng trở vào của
mạch. Thí dụ
ta
có thể chọn R
G
= 10MΩ.
BÀI TẬP CUỐI CHƯƠNG
12
***********
**
B
à

i
1: Xác ñịnh I
D
, V
DS
, V
D
và V
S
của mạch hình
3.32
B
à
i
2: Ở mạch hình 3.33, cho V
DS
= 8v. Xác ñịnh I
D
, V
D
, V
S
,
V
GS
.
Bài 3: Hãy thiết kế một mạch phân cực tự ñộng dùng JFET
có
I
DSS

=8mA;
V
GS(off)
=-6v và ñiểm ñiều hành Q ở I
DQ
= 4mA
với nguồn cung cấp V
DD
= +14v.
Chọn
R
D
=
3R
S
.
B
à
i
4: Thiết kế một mạch phân cực bằng cầu chia ñiện thế
dùng
DE-MOSFET
với I
DSS
= 10mA, V
GS(off)
= -4v có ñiểm ñiều
hành Q ở I
DQ
= 2.5mA và dùng nguồn

cấp
ñiện V
DD
=24v. Chọn
V
G
=4v và R
D
=2.5R
S
với R
1
=22MΩ.
B
à
i
5: Tính Z
i
, Z
0
và A
V
của mạch ñiện hình
3.34
B
à
i
6: Xác ñịnh giá trị của R
D
và R

S
trong mạch ñiện hình 3.35
khi ñược phân cực ở V
GSQ
= 1/2V
GS(off)
và
V
D
S
Q
=
1
/
2
V
D
D
.
Tính
ñ
ộ
l
ợi
ñ
i
ện
th
ế
t

r
o
ng
tr
ư
ờng
h
ợ
p
nà
y
.
B
à
i
7: Thiết kế mạch khuếch ñại dùng JFET có dạng như
hình 3.36, sao cho ñộ lợi ñiện thế là 8. Ðể
giới
hạn bước thiết
kế, cho V
GSQ
gần trị số tối ña của gm, thí dụ như ở
V
GS(off)
/4.
B
à
i
8: Thiết kế mạch khuếch ñại dùng JFET có dạng hình
3.37 sao cho ñộ lợi ñiện thế bằng 5.

Chọn
V
GSQ
=V
GS(off)
/4.