bài giảng điện tử công nghiệp, chương 11 pdf

1
chương 11: Nguyên lí hoạt động và đặc
tuy
ến Von-
Ampe
Để phân cực MOSFET người ta đặt 1 điện áp U
DS
> 0. Cần
phân biệt hai t
r
ườ
ng h
ợ
p
:
Với loại kênh đặt sẵn, xuất hiện dòng điện tử trên kênh dẫn
nối giữa S và D và trong mạch ngoài có dòng cực máng I
D
(chiều đi vào cực D), ngay cả khi chưa có
đ
i
ệ
n
áp đặt vào cực
cửa (U
GS
= 0).
Nếu đặt lên cực cửa điện áp U
GS
> 0, điện tử tự do có trong
vùng đế (là hạt t

hi
ể
u
số) được hút vào vùng kênh dẫn đối diện
với cực cửa làm giầu hạt dẫn cho kênh, t
ứ
c
là làm giảm điện trở
của kênh, do đó làm tăng dòng cực máng I
D
. Chế độ làm việc
này được gọi là chế độ giầu của MOSFET.
Kênh đặt sẵn Kênh cảm
ứ
ng
Kênh N
Kênh P
Hình 2.51: Kí hiệu quy ước của MOSFET
Nếu đặt tới cực cửa điện áp U
GS
< 0, quá trình trên sẽ ngược
lại, làm kênh dẫn
b
ị
nghèo đi do các hạt dẫn (là điện tử)
b
ị
đẩy
xa khỏi kênh. Điện trở kênh dẫn tăng tùy theo mức độ tăng của
2

U
GS
theo chiều âm sẽ làm giảm dòng I
D
. Đây là chế độ nghèo
của MOSFET.
3
Nếu xác
đ
ị
nh
quan hệ hàm số I
D
= F
3
(U
DS
) lấy với những
giá
tr
ị
khác nhau
c
ủ
a
U
GS
bằng Ií thuyết thay thực nghiệm, ta
thu được họ đặc tuyến ra của MOSFET
lo

ạ
i
kênh n đặt sẵn như
trên hình vẽ 2.52.
Hình 2.52: Đặc tuyến ra của MOSFET
•
Với loại kênh cảm ứng, khi đặt tới cực cửa điện áp U
GS
<
0, không có dòng
c
ự
c
máng (I
D
= 0) do tồn tại hai tiếp giáp p-n
mắc đối nhau tại vùng máng - đế và nguồn - đế, do đó không tồn
tại kênh dẫn nối giữa máng - nguồn. Khi đặt U
GS
> 0, tại vùng
đ
ế
đối diện cực cửa xuất hiện các điện tử tự do (do cảm ứng tĩnh
điện) và hình thành
m
ộ
t kênh dẫn điện nối liền hai cực máng và
nguồn. Độ dẫn của kênh tăng theo giá
tr
ị

c
ủ
a
U
GS
do đó dòng
điện cực máng I
D
tăng. Như vậy MOSFET loại kênh cảm ứng
ch
ỉ
làm việc với 1 loại cực tính của U
GS
và
ch
ỉ
ở chế độ làm giầu
kênh. Biểu diễn quan hệ hàm
I
D
= F
4
(U
DS
), lấy với các giá
tr
ị
U
GS
khác nhau, ta có họ đặc

tuyến ra của MOSFET
kênh n cảm
ứ
ng
.
•
Từ họ đặc tuyến ra của MOSFET với cả hai loại kênh đặt
4
sẵn và kênh cảm
ứ
ng
giống như đặc tuyến ra của JFET đã xét,
thấy rõ có 3 vùng phân biệt: vùng gần gốc
ở
đó I
D
tăng tuyến
tính theo U
DS
và ít phụ thuộc vào U
GS
, vùng bão hòa (vùng
thắt) lúc đó I
D
ch
ỉ
phụ thuộc mạnh vào U
GS,
phụ thuộc yếu vào
U

DS
và vùng đánh thủng lúc U
DS
có giá
tr
ị
khá
l
ớ
n
.
•
Giải thích vật lí chi tiết các quá trình điều chế kênh dẫn điện
bằng các điện áp U
GS
và U
DS
cho phép dẫn tới các kết luận
tương tự như đối với JFET. Bên cạnh
hi
ệ
n
tượng điều chế độ
dẫn điện của kênh còn hiện tượng mở rộng vùng nghèo của
t
i
ế
p
70
giáp p-n giữa cực máng - đế khi tăng dần điện áp U

DS
. Điều này
làm kênh dẫn có t
i
ế
t diện hẹp dần khi đi từ cực nguồn tới cực
máng và
b
ị
thắt lai tại 1 điểm ứng với
đ
i
ể
m
uốn tại ranh giới hai
vùng tuyến tính và bão hòa trên đặc tuyến ra. Điện áp tương
ứ
ng
với điểm này gọi là điện áp bão hòa U
DSO
(hay điện áp thắt
kênh).
Hình 2.53d và e là đường biểu diễn quan hệ l
D
= f
5
(U
GS
)
ứng với một giá

tr
ị
c
ố đ
ị
nh
của U
DS
với hai loại kênh đặt sẵn và
kênh cảm ứng, được gọi là đặc tuyến t
ruy
ề
n
đạt của MOSFET.
71
Hình 2.53: Đặc tuyến truyền đạt của MOSFET
Các tham số của MOSFET được
đ
ị
nh
nghĩa và xác
đ
ị
nh
giống như đối với JFET gồm có: hỗ dẫn S của đặc tính truyền đạt,
điện trở trong r
i
,điện trở vào r
v
và nhóm các tham số giới hạn:

điện áp khóa U
GSO
(ứng với 1 giá
tr
ị
U
DS
xác
đ
ị
nh)
, điện áp thắt
kênh hay điện áp máng - nguồn bão hòa U
DSO
(ứng với U
GS
=
0) dòng I
DmaxCf
, U
DSmaxCF
.
72
Khi sử dụng FET trong các mạch điện tử, cần lưu ý tới một
số đặc điểm chung nhất sau
đ
ây
:
- Việc điều khiển điện trở kênh dẫn bằng điện áp U
GS

trên thực
tế gần như không làm tổn hao công suất của tín hiệu, điều này có
được do cực điều khiển hầu như cách li
v
ề
điện với kênh dẫn hay
điện trở lối vào cực lớn (10
9
÷
10
13
Ω so với loại tranzito bipolal
dòng điện dò đầu vào gần như bằng không, với công nghệ
CMOS điều này gần
đ
ạ
t tới lí tưởng. Nhận xét này đặc biệt quan
trọng với các mạch điện tử analog phải làm việc với những tín
hiệu yếu và với mạch điện tử digital khi đòi hỏi cao về mật độ
tích hợp các phần tử cùng với tính phản ứng nhanh và chi phí
năng lượng đòi hỏi thấp
c
ủ
a
chúng.
- Đa số các FET có cấu trúc đối xứng giữa 2 cực máng (D) và
nguồn (S). Do đó các tính chất của FET hầu như không thay đổi
khi đổi lẫn vai trò hai cực này.
- với JFET và MOSFET chế độ nghèo, dòng cực máng đạt cực
đại I

D
I
Dmax
, lúc điện áp đặt vào cực cửa bằng không U
GS
=
0. Do vậy chúng được gọi chung là họ FET thường mở.
Ngược lại, với MOSFET chế độ giầu, dòng I
D
=0 lúc U
GS
= 0
nên nó
m
ớ
i
được gọi là họ FET thường khoá. Nhận xét này có
ý nghĩa khi xây dựng các sơ
đồ
khoá ( mạch lôgic số ) dựa trên
công nghệ MOS.
-Trong vùng gần gốc của họ đặc tuyến ra của FET khi
U
DS
≤
1,5V, dòng
c
ự
c
máng I

D
t
ỉ
lệ với U
GS
. Lúc đó, FET
tương đương như một điện trở thuần có giá
tr
ị
thay đổi được
theo U
GS
. Dòng I
D
càng nhỏ khi khi U
GS
càng âm với loại
kênh n,
ho
ặ
c
ngược lại I
D
càng nhỏ khi U
GS
> 0 càng nhỏ với
loại kênh p. Hình 2.54 mô tả họ
đ
ặ
c

tuyến ra của FET trong vùng
gần
g
ố
c
.
I
D
U
GS
U
DS
73
Hình 2.54a: Đặc tuyến ra vùng gần
g
ố
c
74
Hình 2.54b: Dạng đóng vỏ MOSFET trong thực t
ế
Sử dụng tính chất này của FET, có thể xây dựng các bộ phận áp
có điều
khi
ể
n
đơn giản như hình 2.55.
Khi đó hệ số chia áp là:
η
=
U

r
a
U
v
ao
=
r
DS
(U
dK
)
R + r
DS
(U
dK
)
(2-98b)
phụ thuộc vào điện áp điều khiển U
dK
, thường chọn R>> r
DS0
để dải η đủ rộng. Lưu ý là khi U
DS
> 1V tính chất tuyến tính giữa
I
D
và U
DS
( với các U
GS

khác nhau ) không còn đúng nữa. Nếu
sử dụng cả vùng xa gốc hơn 1V, cần tuyến tính hoá theo mạch
hình
2.55b. Điện trở R
2
đưa một phần điện áp U
DS
tới cực cửa
bổ sung cho U
GS
bù
l
ạ
i
phần cong của r
DS
. Khi chọn R
2
= R
3
>> r
DS
thì
U
GS
=
75
1
(U
dK

+ U
DS
)
(2-99)
2
và họ đặc tuyến ra được tuyến tính hoá trong một đoạn U
DS
từ 1V tới
1,5V.
76
Hình 2.55: Nguyên lí bộ phân áp có điều khiển dùng
JFET
-Tương tự như với tranzito lưỡng cực, tồn tại 3 kiểu mắc
FET trong các
m
ạ
ch
khuếch đại là máng chung MC, nguồn
chung NC và cửa chung. Tuy nhiên mạch
c
ử
a
chung rất ít gặp
trong thực tế. Hai dạng MC và NC cho trên hình 2.56 với các
tham
s
ố
tóm tắt của từng loại trong ý nghĩa là một tầng khuếch
đại điện áp (xem thêm ở
m

ụ
c
2.3).
Mạch nguồn
c
h
un
g
Mạch máng
c
h
u
n
g
Hệ số khuếch đại
đ
i
ệ
n
á
p
1
K
u
=
1
+
[
S
(R // r

)
]
S
DS
K
u
= -S(R
D
//r
DS
)
=
-
S
R
D
Điện trở vào
R
vào
=
r
GS
→
R
vào
=
r
GS
→
∞

Điện trở ra
R
ra
= R
ra
= R
S
//(1/S)
(2-100) (2-101)
-Khi thay thế các FET kênh n bằng loại FET kênh p trong
các mạch điện,
c
ầ
n
thay đổi cực tính các điện áp nguồn cũng
như cực tính các điôt và tụ hoá được
s
ử
dụng trong đó. Lúc đó
các chức năng chủ yếu của mạch không thay đổi, cũng
gi
ố
ng
như với hai loại tranzito lưỡng cực npn và pnp tương ứng đã xét.
77
Hình 2.56: Nguyên lí mạch Sc và Dc