xây dựng các bài thực tập khí nén kết hợp điều khiển bằng PLC, chương 8 ppsx

Chương 8: Tập lệnh S7-200
Tập lệnh trong S7-200 được biểu diễn dưới hai
dạng: LAD và STL:
_ LAD – Ladder logic – Gọi là phương pháp hình
thang: là một ngôn ngữ viết dưới dạng đồ họa, dễ
quan sát, dễ kiểm tra.
_ STL – Statement list – Phương pháp liệt kê:
Ngôn ngữ thể hiện dưới dạng những câu lệnh.
Phần lớn những câu lệnh dưới dạng LAD đều có
thể chuyển sang STL và ngược lại.

Các lệnh xuất/nhập:
Lệnh nhập: Nạp giá trò logic của tiếp điểm vào bit đầu tiên
trong ngăn xếp.
DẠNG
L
A
D
MÔ TẢ TOÁN
HẠNG
Tiếp điểm thường mở – sẽ được
đóng khi n=1
Tiếp điểm thường đóng – sẽ được
mở khi n=1
n (bit): I,
Q, M, SM,
T, C, V.
Tiếp diểm thường mở – sẽ được
đóng tức thời khi n=1
Tiếp điểm thường đóng – sẽ được
mở khi n=1.

n
(
b
i
t
)
:
I

DẠNG
S
T
L
MÔ TẢ TOÁN
H
Ạ
N
G
LD
n
Nạp giá trò logic của n vào bit
đầu tiên trong ngăn xếp. n(bit): I, Q,
n
n
n
n
LDN
n
Nạp giá trò nghòch đảo của n vào

bit đầu tiên trong ngăn xếp.
M, SM, T,
C, V.
LDI n Nạp tức thời giá trò logic của n
vào bit đầu tiên trong ngăn xếp.
LDNI Nạp tức thời giá trò nghòch đảo
của n vào bit dầu tiên trong ngăn
xếp.
n(bit): I.

Lệnh xuất: Sao chép nội dung của bit đầù tiên trong
ngăn xếp vào bit được chỉ đònh trong lệnh. Nội dung của
ngăn xếp không bò thay đổi.
LAD MÔ TẢ TOÁN
H
Ạ
N
G
Cuộn dây đầu ra ở trạng thái
kích thích khi có dòng điều khiển
đi qua.
n(bit): I, Q,
M, SM, T,
C, V,.
Cuộn dây đầu ra được kích thích
tức thời khi có dòng điều khiển
đi qua .
n(bit): Q.
STL MÔ TẢ TOÁN
H

Ạ
N
G
= n Lệnh =sao chép giá trò của đỉnh n(bit): I, Q,
n
S bit
n
S bit
ngăn xếp tới tiếp điểm n được chỉ
dẫn trong lệnh.
M, SM, T, C,
V.
= I n Lệnh =I sao chép tức thời giá trò
cuả đỉnh ngăn xếp tới tiếp điểm
n được chỉ dẫn trong lệnh.
n(bit): Q.
a. Các lệnh ghi – xóa giá trò cho tiếp điểm:
Các lệnh này dùng để ghi xóa các điểm gián đoạn đã
được thiết kế.
LAD MÔ TẢ TOÁN
H
Ạ
N
G
Đóng một mảng gồm n các tiếp
điểm kể từ S-bit.
Ngắt một mảng gồm n các tiếp
điểm kể từ S-bit. Nếu S-bit lại chỉ
vào Timer hoặc Counter thì lệnh sẽ
xóa bit đầu ra của timer hoặc

couter đó.
S-bit: I, Q,
M, SM, T,
C, V.
n(Byte): IB,
QB, MB,
SMB, VB,
AC, Hằng
số, *VD,
*AC.
Đóng tức thời một mảng gồm n các
tiếp điểm kể từ S-bit.
S-bit: Q
(
b
n
S bit
n
S bit
Ngắt tức thời một mảng gồm các
tiếp điểm kể từ đòa chỉ S-BIT.
it
)
n: IB, `QB,
MB, SMB,
VB, AC,
Hằng số,
*VD, *AC.
STL MÔ TẢ TOÁN
H

Ạ
N
G
S S_BIT
n
Ghi giá trò logic váo một mảng
gồm n bit kể từ điạ chi
S_BIT.
R R_BIT
n
Xoá một mảng gồm n bit kể từ điạ
chỉ S_BIT. Nếu S_BIT lại chỉ vào
Timer hoăc Counter thì lệnh sẽ
xóa bit đầu ra của Timer hoặc
counter đó.
S_BIT: I, Q,
M, SM, T,
C, V. (Bit).
n: IB, QB,
MB, SMB,
VB, AC,
Hằng số,
*VD, *AC.
(Byte).
SI S_BIT
n
Ghi tức thời gá trò logic 1 vào một
mảng gồm n bit kể từ đòa chỉ
S_BIT.
RI

S_BIT
n
Xóa tức thời một mảng gồm n bit
kể từ đòa chỉ S_BIT
S_BIT: Q.
(Bit)
n: IB, QB,
MB, SMB,
VB, AC,
Hằng số,
*vd, *AC.
(Byte).
b. Các lệnh logic: Các lệnh này cho phép tạo lập được các
mạch logic.
 Dạng LAD:
Trong LAD, các lệnh này được biểu diễn thông qua
cách mắc mạch nối tiếp (Logic AND) hay song song
(Logic OR) các tiếp điểm thường đóng hay thường
hở.
Dạng STL:
LỆN
H
MÔ TẢ TOÁN HẠNG
O n
A n
Lệnh thực hiện toán tử AND va OR
giữa các giá trò logic của tiếp điểm
n và giá trò bit đầu tiên trong ngăn
xếp. Kết quả được ghi vào bit đầu
trong ngăn xếp.

AN
n
ON
n
Lệnh thực hiện toán tử AND và OR
giữa các giá trò nghòch đảo của tiếp
điểm n và giá trò bit đầu tiên trong
ngăn xếp. Kết quả được ghi vào bit
đầu trong ngăn xếp.
n: I, Q, M, SM, T, C, V.
(Bit).
AI n
OI n
Lệnh thực hiện tức thời toán tử
AND va OR giữa giá trò logic của
tiếp điểm n và giá trò bit đầu tiên
trong ngăn xếp. Kết quả được ghi
lại vào bit đầu trong ngăn xếp.
n: I . (Bit).
ANI
n
ONI
n
Lệnh thực hiện tức thời toán tử
AND và OR giũa giá trò logic
nghòch đảo của tiếp điểm n và giá
trò bit đầu tiên trong ngăn xếp. Kết
quả được ghi lại vào bit đầu của
ngăn xếp.

Ngoài ra còn có các lệnh đăc biệt dùng cho ngăn xếp:
LỆN
H
MÔ TẢ TOÁN HẠNG
ALD Lệnh tổ hợp giá trò của bit đầu tiên và thứ
hai trong ngăn xếp bằng phép logic AND.
Kết quả ghi lại trong bit đầu của ngăn
xếp. Giá trò còn lại của ngăn xếp được
kéo lên 1 bit.
OLD Lệnh tổ hợp giá trò bit đầu tiên vào bit thứ
hai trong ngăn xếp bằng phép logic OR.
Kết quả được ghi lại vào bit đầu trong
ngăn xép. Giá trò còn lại của ngăn xếp
được kéo lên 1 bit.
LSP Lệnh Push sao chụp giá trò bit đầu tiên
vào bit thứ hai trong ngăn xếp. Giá trò còn
lại bò đẩy xuống 1 bit. Bit cuối cùng bò
đẩy ra ngoài.
LRD Lệnh sao chép giá tròcủa bit thứ hai vào
bit đầu tiên trong ngăn xếp . Các giá trò
còn lại của ngăn xếp giữ nguyên vò trí.
Không có.
LPP Lệnh kéo ngăn xếp lên 1 bit. Giá trò của
bit sau được kéo lên bit trước.
c. Các lệnh tiếp điểm đặc biệt:
LAD STL MÔ TẢ
NOT Phủ đònh
EU Tác động sườn
lên
EO Tác động sườn

xuống
d.Các lệnh so sánh:
LAD MÔ TẢ TOÁN HẠNG
Tiếp điểm đóng khi
n1= n2.
X: B = byte
I = integer
D = double integer
R = real
n1, n2: VB, IB,
QB, MB, SMB,
AC, Const,
*VD, AC.
Tiếp điểm đóng khi n1
lớn hơn hoặc bằng n2.
X: B = byte
I = integer
D = double integer
R = real
n1, n2: VW, T,
C, IW, QW,
MW, SMW,
AC, const,
AIW*VD,*AC.
Tiếp điểm đóng khi n1
nhỏ hơn hoặc bằng n2 n1,n2: VD, ID,
n1
n2
X
X

n1
n2
X
n1
n2
X: B = byte
I = integer
D = double integer
R = real
QD, MD, SMD,
AC, HC.const,
*VD, *AC.
ST
L
MÔ TẢ TOÁN
H
Ạ
N
G
LDB= n1
n2
AB= n1
n2
OB= n1
n2
Lệnh thực hiện phép tính logic
Load, AND hoặc OR giữa giá
trò 1 với nội dung của đỉnh ngăn
xếp khi n1 = n2
LDB>= n1

n2
AB>= n1
n2
OB>= n1
n2
Lệnh thực hiện phép tính logic
Load, AND, Or giữa giá trò
logic 1 với nội dung của đỉnh
ngăn xếp khi n1 = n2
LDB<= n1

n2
AB<= n1
n2
OB<= n1
n2
Lệnh thực hiện phép tính logic
Load, AND, OR giữa giá trò
logic 1 với nội dung của đỉnh
ngăn xếp khi n1 nhỏ hơn hoăc
bằng n2.
n1, n2: VB,
IB, QB,
MB, SMB,
AC,
CONST,
*VD, *AC.
(byte)
LDW= n1
n2

AW= n1
n2
OW= n1
n2
Lệnh thực hiện phép tính logic
Load, AND, OR giữ giá trò
logic 1 với nội dung của đỉnh
ngăn xếp khi n1 = n2
LDW>= n1
n2
AW>= n1
n2
OW>= n1
n2
Lệnh thực hiện phép tính logic
Load, ANDm OR giữa giá trò
logic 1 và nội dung của đỉnh
ngăn xếp khi n1 lớn hơn hoặc
bằng n2.
LDW<= n1
n2
AW<= n1
n2
OW<= n1
n2
Lệnh thực hiện phép tính logic
LOAD , AND, OR giữa giá trò
Logic 1 và nội dung của đỉnh
ngăn xếp khi n1 nhỏ hơn hoặc
bằng n2.

n1, n2 :VW,
T, C, TW,
QW, MW,
SMW, AC,
CONST,
*VD
LDD= n1
n2
AD= n1
n2
OD= n1
n2
Lệnh thực hiện phép tính logic
LOAD, AND, OR giữa giá trò
logic 1 và nội dung củ đỉnh
ngăn xếp khi n1 = n2
LDD>= n1
n2
AD>= n1
n2
OD>= n1
n2
Lệnh thực hiện phép tính logic
LOAD, AND, OR giữa giá trò
logic 1 và nội dung của đỉnh
ngăn xếp khi n1 lớn hơn hoặc
bằng n2
n1, n2: VD,
ID, QD,
MD, SMD,

AC, HC,
CONST,
*VD, *AC.
(Từ kép).
LDD<= n1
n2
AD<= n1
n2
OD<= n1
n2
Lệnh thực hiện phép tính logic
Load, And, OR giữa giá trò
logic 1 và nội dung của đỉnh
ngăn xếp khi n1 nhỏ hơn hoặc
bằng n2.