Màn hình quảng cáo ở chế độ văn bản sử dụng ma trận LED 5x7 có điều khiển bằng máy tính, chương 8 ppsx

Thiết kế mạch logic số Phần II: Thiết kế phần cứng
25
Chng 8: Khối quét và giải mã hàng
và cột
Bộ đếm 5 (IC38) đ-ợc thiết kế dựa trên IC7493 là bộ đếm nhị
phân cấu tạo bởi 4 Flip Flop (đếm 16 ) đ-ợc lấy trạng thái xoá ) 5
(001B ) .Bộ đếm này phối hợp với 6 bit từ mã lấy từ RAM thực hiện
đọc 5 vị trí liên tiếp trong bộ nhớ phát từ ROM đồng thời đ-a tín hiệu
cho bộ giải mã quét ký tự IC9- IC24 (74LS138) mỗi IC này đảm nhiệm
một cột trên màn hình ,5 đầu ra của ná sẽ quáet t-ơng ứng với 5 cột của
1 ký tự
Bộ đếm 16x8 ( IC 29 ) thiết kế dựa trên IC 7469 là 2 bộ đếm nhị
phân 4 Flip Flop không cần trạng thái xoá , lấy tín hiệu Q1D đ-a vào
làm xung clock của bộ đếm 2 tạo bộ đếm 16x8 .Bộ đếm này phối hợp
với các bộ giải mã hàng và cột có 7bít đầu ra đ-a ra3 tín hiêu ở 3 bít
cao để chọn hàng ( 8 hàng t-ơng ứng với chọn 1 trong 8 IC1- IC8
74244 đệm dữ liệu) ,Và 4 tín hiệu ở 4 bít thấp để chọn cột (16 cột
t-ơng ứng với16 IC giải mã quét ký tự IC9-IC24 74138) nó sẽ đ-ợc
kích đếm khi bộ đếm 5 quét song 1 ký tự (xung kích thứ 5 ỏ trạng thái
000B
Thiết kế mạch logic số Phần II: Thiết kế phần cứng
26
RO1
RO2
2
3
3
7493
1
2
1QA

1QB
1QC
1QD
2QA
2QB
2QC
2QD
14
2
13
3
7
10
5
12
QA
QB
QC
QD
CLKB
CLKA
1
14
COUNTER
1CLR
2CLR
4
11
12
9

4
11
16
19
23
22
21
20
1CLKB
1CLKA
15
1
COUNTER
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
A

B
C
D
G1
G2
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
74LS154
DECODE
Y0
Y1
Y2
Y3
Y4
Y5
Y6

Y7
15
14
13
12
11
10
9
7
A
B
C
1
2
3
DECODE
74LS138
G2A
G2B
G1
4
5
6
2CLK
CLOCK
MàN HìNH
16 IC 74LS138 Quét ký tự
8 chốt dữ liệu 74244
RESET
Vcc

Từ mã
Sơ đồ mạch quét màn hình
CLOC
Thiết kế mạch logic số Phần II: Thiết kế phần cứng
27
Ch-ơng II: Nguyên lý hoạt động
Sau khi bật công tắc POWER ,ấn F1 (đọc phần lập trình ) mạch
bắt đầu hoạt động bộ đếm 5
1. Qúa trình ghi dữ liệu vào RAM
Do quá trình đọc ROM yêu cầu phải liên tục để màn hình lúc nà
cũng bảo đảm tốc độ quét và quét liên tục .Chính vì thế yêu cầu thiết kế
phaỉ phối hợp ghi đọc sao cho khi dữ liệu đ-ợc ghi vào RAM thì ROM
vẫn nhận đ-ợc tín hiệu và tiếp tục đọc. Nhận xét là khi một từ mã đ-a
từ RAM vào để đọc ROM ,lúc này quá trình đọc song hết 1 ký tự trong
ROM cần thiết đủ 5 chu kỳ xung nhịp của xung CLOCK để quét đủ 5
CLK
Tw
Đếm
5
EW
QA,QB,QC
000
001 010 011
100
100000
010001 011
Dữ liệu đ-a vào
RAM pua cổng
song song
Tín hiệu tách

kênh AF
D0-D6
A0-A5
001
000
010
011 100
Từ mã
D0-D5
D6,D7,D8
ROM
vào
chỉ
Địa
000
001
010
011 100
TR
Sơ đồ thời gian quá trình ghi
R
A0-A5
D0-D6
A0-A5A0-A5
D0-D6 D0-D6
Tc
Thiết kế mạch logic số Phần II: Thiết kế phần cứng
28
cột trong một ma trận LED 5x7. Nh- vậy RAM chỉ cần kích hoạt ở chu
kỳ xung nhịp đầu tiên để đ-a ra từ mã , Từ mã này đ-ợc chốt lại bởi

IC74373 sau đó 4 chu kỳ xung nhịp còn lại RAM sẽ rỗi nh- vậy
công việc ghi dữ liệu cho RAM ở thời gian này là rất hợp lý .Vậy từ
trạng thái thứ hai (001) đến trạng thái thứ 5 (100 )của bộ đếm 5 ta sẽ
đ-a một tín hiệu thông báo cho máy tính biết RAM đang rỗi và sẵn
sàng ghi .Đó là tín hiệu EW
(enable write ) đ-ợc tổ hợp bằng một cổng OR 3 đầu vào QA,QB,QC
của bộ đếm 5 .Tín hiệu này đ-a vào chân G của RAM (chân cho phép
đọc RAM ở mức thấp) để chỉ cho phép đọc RAM ở trạng thái đầu ,lúc
này đệm 2 chiều IC74245 (IC34 đi theo chiều thuận (tín hiệu EW qua
cổng NOT đua vào chân DIR ) <trong khi đó tín hiệu này đ-ợc đ-a về
máy tính qua chân10 của cổng máy in (BUSY) để thông báo ch máy
tính biết RAM sẵn sàng ghi .Đồng thời tín hiệu này sẽ chốt lại nội dung
của tử mã vừa đ-ợc RAM gửi đến ROM thông qua một IC chốt (IC36
74373 ) ,trên sơ đồ khối là bộ chốt ghi để nội dung từ mã vẫn th-ờng
trực để đọc ROM. Mặt khác tín hiệu EW cũng đ-a về 2 chân 1G,2G
của đềmhgi 74244 ( IC28) để mở đ-ờng cho luồng địa cdỉ của từ mã đi
vào ROM . Khi máy tính đồng ý ghi ,sẽ đ-a ra tín hiệu AW (acept
write ) d-a vào chân W của RAM đồng ý ghi,lúc này dữ liệu mới đ-a
qua cổng để tiến hành ghi .
2. Quá trình đọc dữ liệu và hiển thị lên màn hình
Khi bật nguồn mạch đã sẵn sàng hoạt động đợi tín hiệu lệnh từ
máy tính . Sau khi dữ liệu nhập từ bàn phím đ-ợc ghi vào RAM đệm
qua cổng song song ở chân 2-9 .Đây chính là mã của các ký tự do
ng-ời thiết kế xác lập. Các bộ đếm bắt đầu hoạt động từ trạng thái 0 khi
nhận đ-ợc tín hiệu cho phép đọc ở chân số 1 cổng song song ( ấn F1).
Lúc này bộ đếm 16x8 ở trạng thái ban đầu là 0 sẽ xác lập trên 2 bộ giải
mã hàng và cột là (0,0) hay (000B,0000B) ,đồng thời đ-a đến bus địa
chỉ để đọc RAM ở vị trí 0000000B . Tín hiệu cho phép đọc cũng mở
đ-ờng dữ liệu cho bộ đệm 2 chiều đ-a dữ liệu chứa mã nhị phân của ký
tự cần hiển thị đến chân địa chỉ của ROM 3 đầu ra của bộ đếm 6 này

đ-ợc đ-a cùng lúc đến ROM và bộ giải mã quét ký tự (giải mã 5 đầu ra
bằng 1 IC 74LS138 ). Khi đếm xung đầu tiên nó gửi 3 bít 001 vào 3
đầu địa chỉ (D
6
D
8
) của ROM để đọc vị trí thứ nhất thì đồng thời nó
cũng chọn cột thứ nhất của ma trận đèn , đọc vị trí thứ 2 sẽ chọn hàng
Thiết kế mạch logic số Phần II: Thiết kế phần cứng
29
thứ 2 cứ nh- vậy sau 5 xung đếm thì nó hiển thị đ-ợc 1 ký tự . Để
hiểu rõ thêm ,hãy xem chi tiết minh hoạ quá trình hiển thị chữ A d-ới
đây
Giả sử từ mã để mã hoá ký tự A là 000000 ta có bảng sau:
Địa chỉ gửi đến ROM
Từ mã Đầu
rađếm
Dữ liệu đ-ợc l-u giữ trong
ROM
Xun
g
đếm
D
0
D
1
D
2
D
3

D
4
D
5

D
6
D
7
D
8
H
0
H
1
H
2
H
3
H
4
H
5
H
6
1
0 0 0 0 0
0
0 0 1 0 0
1 1 1 1 1

2
0 0 0 0 0
0
0 1 0 0
1 0 1 0 0 0
3
0 0 0 0 0
0
0 1 1
1 0 0 1 0 0 0
4
0 0 0 0 0
0
1 0 0 0
1 0 1 0 0 0
5
0 0 0 0 0
0
1 0 1 0 0
1 1 1 1 1
Thiết kế mạch logic số Phần II: Thiết kế phần cứng
30
Sơ đồ mạch nh- sau:
Sau khi quét hết 5 hàng của ma trận đèn LED bộ đếm 6 trở về
trạng thái 000 lúc này nó mới kích vào CLK của Bộ đếm 16x8 để thông
báo là đã quét song 1 ký tự thì bộ đếm này mới chuyển sang trạng thái
tiếp theo ( từ 0 -> 1 hay từ 0000000B->000001B).Có nghĩa là nó đ-a ra
tín hiệu chọn hàng là 000 ở hàng 0 và tín hiệu chọn cột là 0001 ở cột
thứ 2,Đồng thời đ-a đến RAM địa chỉ kế tiếp là 0000001 để đọc ký tự
tiếp theo .Cứ nh- vậy khi bộ đếm 16x8 đếm đến vị trí cuối cùng là hàng

8 cột 16 thì cũng là lúc đọc đến vị trí thứ 16x8 =128 của RAM đệm
1
5
1
4
1
3
1
2
1
1
1
0
9
7
1
2
3
Y
0
Y
1
Y
2
Y
3
Y
4
Y
5

Y
6
Y
7
D
E
C
O
D
E
G
2
A
G
2
B
G
1
4
5
6
A
B
C
7
4
L
S
1
3

8
I C38
2
3
I C42
1 2
3
1
14
7493
RO1
RO2
CLKB
CLKA
COUNTER
QA
QB
QC
QD
12
9
4
11
Q0
Q1
Q2
Q3
Q4
Q5
Q6

Q7
I C36
3
4
7
8
13
14
17
18
D0
D1
D2
D3
D4
D5
D6
D7
1
11
74LS373
OE
LE
LATCH
2
5
6
9
12
15

16
19
20
22
O0
O1
O2
O3
O4
O5
O6
O7
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
OE
CS
2716
EPROM
I C37
11
12

13
15
16
17
18
19
Clock
Vcc
Từ mã
lấy từ
RAM
EW
Sơ đồ quét và đọc 1 ký tự từ ROM
Thiết kế mạch logic số Phần II: Thiết kế phần cứng
31
.lúc này nó mới hoàn thành song một chu kỳ đọc và tiếp tục chu kỳ thứ
2 ở hàng 1 cột 1 của màn hình => 1 chu kỳ đọc mất 128x5=640 T
c
( T
c
= chu kỳ xung CLOCK)
CLK
TR
Đếm
5
QA
QB
QC
EW
D0-D5

D6,D7,D8
(QA,QB,QC)
Đếm 16 A0-A3
(giải mã cột)
Đếm 8 (A4-A6)
giải mã hàng
15TR TR
Địa
chỉ
vào
ROM
Từ mã
000
001 010 011
100 000
001 011
100 000
001 010 011
100
0000H
0000H
FFFFH
0001H
000H 001H
Cột1 Cột2 Cột16 Cột1
Hàng1 Hàng2
Chophép ghi
Sơ đồ thời gian qúa trình đọc
R (xoá)