Màn hình quảng cáo ở chế độ văn bản sử dụng ma trận LED 5x7 có điều khiển bằng máy tính, chương 11 pot

Thiết kế mạch logic số Phần V: Phụ lục
54
Chng 11: Giới thiệu các linh
kiện đ-ợc dùng
1. Ma trận LED 5x7:
Gồm có 35 điốt phát quang ( Light Emit Diode LED ) đ-ợc
sắp xếp thành một ma trận 5 cột và 7 hàng. Các LED trên cùng một
hàng đ-ợc nối chung anốt, các LED trên cùng một cột đ-ợc nối chung
catốt. Một LED tại vị trí hàng Hi và cột Vj chỉ sáng khi có tín hiệu
chọn hàng Hi ở mức cao ( 5V ) và tín hiệu chọn cột Vj ở mức thấp ( 0V
).
a. Sơ đồ nguyên lý:
+
+
+
+
+
+
+
Hình I.1.1

Sơ đồ nguyên lý ma trận LED 5x7
H1
H2
H3
H4
H5
H6
H7
-
V1

-
V2
-
V3
-
V4

-
V5
Thiết kế mạch logic số Phần V: Phụ lục
55
b. Đóng vỏ và ký hiệu các chân:
Ma trận LED 5x7 đ-ợc đóng vỏ dạng DIP ( Dual In-line Package
) gồm 14 chân. Ký hiệu các chân xem trên hình I.1.2. Chú ý là mỗi tín
hiệu V3 và H4 có tới hai đầu ra.
2. Bộ giải mã/phân kênh 3-8 74138 :
H1
H2
H3
H4
H5
H6
H7
V1
V2
V3
V4
V5
H4
V3

Mặt tr-ớc
Mặt sau
Hình I.1.2

Vị trí và ký hiệu các chân của ma trận LED 5x7
Thiết kế mạch logic số Phần V: Phụ lục
56
Có 16 chân, gồm 3 đầu
vào A, B, C; 8 đầu ra Y0
Y7;
chân 16 cấp nguồn Vcc = 5V;
chân 8 nối đất; 3 đầu vào chọn
chip G1, G2A, G2B.
Một địa chỉ 3 bit đ-a vào
3 đầu A, B, C sẽ kích thích làm
cho một đầu ra ở mức thấp, tất
cả các đầu ra còn lại ở mức cao.
Khi 2 chân G2A và G2B ở mức
thấp, chân G1 ở mức cao thì IC
mới làm việc, ng-ợc lại, tất cả
các đầu ra sẽ ở mức cao.
Bảng chân lý của 74138:
G
1
G2
A
G2
B
C B A Y
0

Y
1
Y
2
Y
3
Y
4
Y
5
Y
6
Y
7
0 0 0 X X X 1 1 1 1 1 1 1 1
1 1 1 x x x 1 1 1 1 1 1 1 1
1 0 0 0 0 0 0 1 1 1 1 1 1 1
1 0 0 0 0 1 1 0 1 1 1 1 1 1
1 0 0 0 1 0 1 1 0 1 1 1 1 1
1 0 0 0 1 1 1 1 1 0 1 1 1 1
1 0 0 1 0 0 1 1 1 1 0 1 1 1
1 0 0 1 0 1 1 1 1 1 1 0 1 1
1 0 0 1 1 0 1 1 1 1 1 1 0 1
1 0 0 1 1 1 1 1 1 1 1 1 1 1
3. Bộ giải mã/phân kênh 4-16 74154:
Hình I.2.1

Bộ giải mã/phân kênh 3
-
8

Thiết kế mạch logic số Phần V: Phụ lục
57
Có 24 chân, gồm 4 đầu
vào A, B, C, D; 16 đầu ra 0
15;
đầu cấp nguồn Vcc = +5V (chân
24); chân 12 (GND) nối đất ; hai
đầu chọn chíp là G1 và G2.
Mỗi địa chỉ 4 bit đầu vào
kích thích một đầu ra ở mức
thấp, còn tất cả các đầu ra khác
ở mức cao. Các đầu vào chọn
chip cần phải đặt thấp để vi
mạch làm việc. Nếu một hoặc cả
hai đầu G1, G2 ở mức cao thì tất
cả các đầu ra sẽ ở mức cao.
Bảng chân lý của 74154:
G
1
G
2
D C B A 0 1 2 3 4 5 6 7 8 9 1
0
1
1
1
2
1
3
1

4
1
5
1 0 x x x x 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
0 1 x x x x 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
0 0 0 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1
0 0 0 0 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1
0 0 0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1
0 0 0 1 0 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1
0 0 0 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1
0 0 0 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1
0 0 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1
0 0 1 0 0 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1
0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1
Hình I.3.1
Thiết kế mạch logic số Phần V: Phụ lục
58
0 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1
0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1
0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1
0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1
0 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1
0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0
4. Bộ đếm nhị phân 4bit 7493:
Có 14 chân , gồm: chân 5
nối với nguồn Vcc = 5V; chân
10 ( GND ) nối đất; 4 đầu ra
đếm QA, QB, QC, QD ; 2 đầu
vào xung đếm CKA, CKB; 2

đầu vào xoá RO1, R02.
Thực hiện đếm khi có
s-ờn âm của xung kích.
Bảng chân lý của 7493:
R0
1
R0
2
Q
D
Q
C
Q
B
Q
A
1 1 0 0 0 0
0 X Đếm
X 0
5. Bộ đếm nhị phân 4bit đôi 7469:
Hìn
h I.4.1

Bộ đếm nhị phân 4 bit
Thiết kế mạch logic số Phần V: Phụ lục
59
Gồm hai bộ đếm nhị phân
4 bit đ-ợc tích hợp trong một IC.
Mỗi bộ đếm có 6 chân: 4 đầu ra
đếm QA, QB, QC, QD, một đầu

vào xung đếm CKA, một đầu
vào xoá CLR.
6. Bộ đệm tín hiệu một
chiều74244:
Bộ đệm tín hiệu có tác
dụng khuyếch đại tín hiệu sau
một khoảng truyền đã bị suy
giảm. Tín hiệu đầu ra có mức
logic giống tín hiệu đầu vào
nh-ng đã khuyếch đại đến mức
cần thiết. Tín hiệu chỉ đi theo
một chiều.
74244 có 20 chân, gồm:
chân V
CC
nối nguồn 5V; chân
GND nối đất; 8 đầu vào: 1A1,
1A2, 1A3, 1A4, 2A1, 2A2, 2A3,
2A4; 8 đầu ra: 1Y1, 1Y2, 1Y3,
1Y4, 2Y1, 2Y2, 2Y3, 2Y4; 2
đầu chọn chip: 1G, 2G, khi 1G,
2G ở mức logic 0 thì tín hiệu từ
đầu vào mới đ-ợc đ-a tới đầu ra,
khi 1G và 2G ở mức logic 1 thì
đầu ra ở trạng thái trở kháng
cao.
Bảng chân lý của 74244:
G
A
1

A
2
A
3
A
4
Y
1
Y
2
Y
3
Y
4
1 X X X X Trở kháng
cao
0 X X X X A
1
A
2
A
3
A
4
7. Bộ đệm tín hiệu hai chiều
74245:
Bộ đệm tín hiệu hai chiều
74245 cho phép tín hiệu đi theo
hai chiều tuỳ thuộc mức logic ở
đầu vào DIR. Khi DIR ở mức

cao thì tín hiệu đi từ đầu vào A
i
ra đầu B
i
, ng-ợc lại, khi DIR ở
mức logic thấp thì tín hiệu đi từ
đầu vào B
i
ra đầu A
i
.
19
7469
Thiết kế mạch logic số Phần V: Phụ lục
60
8. Bộ định thời 555:
Vi mạch 555 có thể dùng
để thực hiện nhiều chức năng
nh-: tạo xung thời gian, tạo dao
động đa hài (xung vuông, xung
tam giác), điều chế độ rộng
xung, v.v Trên hình I.8.1 là sơ
đồ chức năng của vi mạch 555.
Vi mạch này có thể làm việc với
điện áp nguồn cung cấp U
CC
từ
+5V đến +15V. Dãy điện trở
mắc theo kiểu phân áp từ U
CC

đến đất tạo ra điện áp chuẩn cho
hai bộ so sánh 1 và 2, trong đó
điện áp chuẩn cho bộ so sánh 2
là U
CC
/3 và cho bộ so sánh 1 là
2U
CC
/3. Nh- ta sẽ thấy các điện
áp chuẩn này dùng để điều
khiển việc định thời gian. Trong
các ứng dụng mà ta muốn thay
đổi việc định thời gian bằng
ph-ơng pháp điện tử ta có thể
thực hiện bằng cách đ-a một
điện áp điều chế vào chân 5 (đầu
vào điện áp điều khiển). Còn
trong các ứng dụng khác thì ta
có thể nối chân 6 xuống đất qua
một tụ điện (có trị số vào
khoảng 0,001
F).
Trung tâm hoạt động của
vi mạch 555 là FF-RS. Đầu vào
R của FF là đầu ra
R
S
Rd
FF
Q

Output
Buffer
R
R
R
Comparator 1
Comparator 2
T1
T2
Hình I.8.1

Sơ đồ chức năng bộ
định thời 555
Thiết kế mạch logic số Phần V: Phụ lục
61
của bộ so sánh 1, còn đầu vào S
của FF là đầu ra của bộ so sánh
2. Mạch ra của FF gồm 2 phần:
một phần là bộ đệm đầu ra và
một phần gồm 2 transistor T
1
,
T
2
. Trong đó T
1
dùng để biến đổi
tín hiệu ra đã đ-ợc ghi giữ,
chính điện áp này sẽ đ-ợc sử
dụng cho nhiều mục đích khác

nhau. Thông qua T
2
ta có thể
điều khiển đ-ợc trạng thái bên
trong của bộ đệm đầu ra.
1 8
2 7
3 6
4 5
Ground
Trigger
Output
Reset
U
CC
Discharge
Threshold
Control Voltage
Hình I.8.2

Các chân bên
ngoài
của vi mạch 555
ThiÕt kÕ m¹ch logic sè PhÇn V: Phô
lôc
62
Vi m¹ch 555 gåm cã 8 ch©n nh- h×nh I.8.2, trong ®ã ch©n1 lµ
ch©n nèi ®Êt (Ground), ch©n 2 lµ ®Çu vµo bé so s¸nh 2 (Trigger), ch©n
3 lµ ®Çu ra (Output), ch©n 4 lµ ch©n ®iÒu khiÓn ®iÖn ¸p ®Çu ra (Reset),
ch©n 5 lµ ch©n ®iÖn ¸p ®iÒu khiÓn (Control Voltage), ch©n 6 lµ ng-ìng

cña bé so s¸nh 1 (Theshold), ch©n 7 lµ ch©n ®Ó phãng ®iÖn
(Discharge) vµ ch©n 8 lµ ch©n ®iÖn ¸p nguån cung cÊp (U
CC
).