CHƯƠNG 4: MẠCH PHÂN CỰC TRANSISTOR ppt

Chương 4: Mạch phân cực transistor.
CHƯƠNG 4: MẠCH PHÂN CỰC TRANSISTOR
I. GIỚI THIỆU:
Việc phân tích hay thiết kế một mạch khuếch đại đòi hỏi sự hiểu biết về đáp ứng dc và ac của hệ
thống. Người ta thường nhầm lẫn rằng transistor là một linh kiện khuếch đại tín hiệu mà không cần nguồn
năng lượng cung cấp. Thực ra việc khuếch đại tín hiệu ac là từ quá trình chuyển đổi năng lượng từ nguồn
cung cấp dc. Do đó việc phân tích hay thiết kế bất kỳ 1 mạch khuếch đại điện tử đều chứa đựng 2 phần: phần
dc và phần ac.
Các mức hoạt động dc của 1 transistor được điều khiển bởi 1 số các thông số bao gồm 1 dãy các điểm
làm việc có thể có trên các đường đặc tính của transistor. Các dòng điện dc và các mức điện áp dc phải được
xác định, một mạch điện phải được xây dựng mà nó sẽ thiết lập điểm làm việc mong muốn – các mạch điện
này sẽ được phân tích trong chương này.
Hình 4.1: Đặc tuyến ngỏ ra của BJT.
Một hệ số phân cực khác rất quan trọng cần chú ý đến: sự lựa chọn và phân cực cho transistor tại điểm
làm việc mong muốn phải tính đến ảnh hưởng của nhiệt độ. Nhiệt độ làm thay đổi các hệ số như β
ac
và dòng
điện I
CEO
. Nhiệt độ càng tăng thì dòng điện I
CEO
tăng làm thay đổi điểm làm việc Q. Do đó các mạch điện
phải thiết kế có sự ổn định nhiệt độ để khi có sự thay đổi nhiệt độ thì sự thay đổi của điểm làm việc là nhỏ
nhất. Sự ổn định của điểm làm việc được chỉ định bởi hệ số ổn định S để xác định mức độ thay đổi điểm làm
việc phụ thuộc vào sự thay đổi của nhiệt độ.
Đối với BJT việc phân cực để hoạt động trong vùng tuyến tính cần phải chú ý:
1. Mối nối B-E phải phân cực thuận với điện áp phân cực vào khoảng 0,6 đến 0,7V.
2. Mối nối B-C phải phân cực ngược với điện áp phân cực nằm trong giới hạn cực đại của transistor.
II. Mạch phân cực cho BJT
1. Các dạng mạch phân cực:
a. Mạch phân cực cố định:

Mạch phân cực cố định như hình 4-2 sử dụng transistor npn.
61
Chương 4: Mạch phân cực transistor.
Hình 4-2. Mạch phân cực cố định.
Sơ đồ mạch hình 4-2 có thể chia nguồn cung cấp dc Vcc thành 2 nguồn như hình 4-3.
Hình 4.3
Xét mạch vòng BE:
Xét mạch vòng phân cực mối nối B-E của hình 4-4.
Hình 4.4.
Áp dụng định luật Kirchhoff:
Suy ra dòng điện I
B
:
Xét mạch vòng CE:
Mạch vòng phân cực mối nối C-E được vẽ lại như hình 4-5.
62
0=−−+
BEBBCC
VRIV
B
EECC
B
R
VV
I
−
=
Chương 4: Mạch phân cực transistor.
Hình 4.5
Mối liên hệ giữa dòng I

B
và I
C
:
Aùp dụng định luật Kirchhoff:
Hay
Phương trình điện áp V
CE
:
Trong đó V
CE
là điện áp của 2 điểm C và E còn điện áp V
C
và V
E
là điện áp điểm C và E so với mass.
Trong mạch điện trên thì điện áp điểm E bằng không (V
E
=0V) nên phương trình được viết lại:
Phương trình điện áp V
BE
:
Với V
E
= 0 nên:
Hoạt động bảo hòa của transistor:
Đối với transistor hoạt động ở vùng bảo hòa thì dòng điện có giá trị cực đại của một mạch được thiết
kế đặc biệt. Thay đổi thiết kế thì mức bảo hòa tương ứng có thể tăng hoặc giảm và dĩ nhiên giá trị bảo hòa
lớn nhất xác định bởi dòng điện Ic cực đại được cung cấp trong bảng thông số của transistor.
Các điều kiện bảo hòa thường nên tránh bởi vì mối nối C

B
không còn phân cực ngược dẫn đến tín hiệu
ngỏ ra mạch khuếch đại bị méo dạng. Điểm hoạt động trong vùng bảo hòa trình bày ở hình 4-7a. chú ý rằng
trong vùng bảo hòa thì các đường cong đặc tính được nối lại với nhau và điện áp C
E
nằm tại mức hoặc thấp
hơn mức điện áp V
Cesat
. Dòng điện Ic có giá trị tương đối lớn trên đường cong đặc tính.
Hình 4.7.
Nếu ta dùng các đường cong xấp xỉ như hình 4-7b để xác định nhanh các mức giá trị trong vùng bảo
hòa. Trong hình 4-7b, dòng điện tương đối cao còn điện áp V
CE
xem như bằng 0V. Áp dụng định luật Ohm
để tính điện trở mối nối C
E
:
63
BC
II
β
=
0=−+
CCCCCE
VRIV
CCCCCE
RIVV −=
ECCE
VVV −=
CCE

VV =
ECCE
VVV −=
BBE
VV =
(4-3)
(4-4)
(4-5)
( )
BE
II 1+=
β
Chương 4: Mạch phân cực transistor.
Áp dụng kết quả trên ta vẽ lại mạch có cấu hình như hình 4-8.
Đối với mạch phân cực cố định khi transistor ở chế độ bảo hòa thì sơ đồ mạch như hình 4-9, điện áp
rơi trên R chính bằng Vcc và dòng điện Ic bảo hòa có giá trị:
Hình 4-8. Xác định I
Csat
. Hình 4-9. Xác định I
Csat
của mạch phân cực.
** Mạch phân cực cố định ổn định cực emitter:
Mạch phân cực dc hình 4-10 có thêm 1 điện trở tại cực Emitter để cải thiện mức độ ổn định của cấu
hình mạch phân cực cố định.
Hình 4-10. Mạch phân cực BJT có thêm điện trở cực E. Hình 4-11.
Xét mạch vòng BE:
Hình 4-10 có thể vẽ lại như hình 4-11, áp dụng định luật Kirchhoff được phương trình:
Phương trình dòng điện ở chương 3:
Thế vào pt (4-15) được:
Rút gọn và suy ra dòng điện I

B
:
Chú ý rằng chỉ có 1 sự khác nhau trong phương trình dòng điện I
B
so với mạch phân cực cố định là
thành phần (β+1)R
E
.
Từ phương trình (4-17) ta có mạch điện tương đương như hình 4-12. Nếu nhìn từ phía điện áp V
BE
thì
điện trở R
E
phản hồi trở lại dòng điện ngỏ vào I
B
bởi hệ số (β+1). Mặc khác điện trở cực E – là một phần của
mạch vòng cực C
E
– có giá trị (β+1)R
E
đối với mạch vòng B
E
. Do β thường có giá trị vào khoảng 50 hoặc
64
0=−−−+
EEBEBBCC
RIVRIV
(4-7)
(4-8)
0)1( =+−−−+

EBBEBBCC
RIVRIV
β
Ei
RR )1( +=
β
(4-10)
EB
BECC
B
RR
VV
I
)1( ++
−
=
β
(4-9)
Chương 4: Mạch phân cực transistor.
cao hơn nên điện trở cực E sẽ trở thành một điện trở thật lớn đối với ngỏ vào cực B
E
như hình 4-13. Điện trở
ngỏ vào:
Hình 4-12. Hình 4-13. Hình 4-14.
Xét mạch vòng CE:
Mạch vòng phân cực mối nối C-E được vẽ lại như hình 4-14. Áp dụng định luật Kirchoff về áp:
Thay thế I
E
≅ I
C

và suy ra điện áp V
CE
:
Điện áp cực Emitter V
E
:
Điện áp cực Collector V
C
:
Hay
Điện áp cực Base V
B
:
Hay
b. Mạch phân cực bằng cầu phân áp:
Mạch phân cực bằng cầu phân áp dc hình 4-15. Có 2 phương pháp phân tích mạch: phân tích chính
xác và phân tích gần đúng.
Hình 4-15.
Phân tích chính xác:
65
EBEB
VVV +=
0=−+++
CCCCCEEE
VRIVRI
)(
ECCCCCE
RRIVV +−=
EEE
RIV =

ECEC
VVV +=
CCCCC
RIVV −=
BBCCB
RIVV −=
(4-11)
(4-12)
(4-13)
(4-14)
(4-15)
(4-16)
Chương 4: Mạch phân cực transistor.
Mạch điện ngỏ vào có thể vẽ lại như hình 4-18. Dùng mạch tương đương Thevenin và cần xác định
điện trở tương đương Thevenin và điện áp Thevenin:
Xác định điện trở Thevenin R
Th
: ngắn mạch nguồn điện áp như hình 4-16.
Xác định điện áp Thevenin E
th
: mạch điện như hình 4-17.
Mạch đương tương Thevenin như hình 4-18 và dòng điện I
B
có thể xác định bằng định luật Kirchhoff:
Thay thế dòng I
E
= (β + 1) I
B
vào suy ra dòng I
B

:
Hình 4-16. Xác định R
Th
. Hình 4-17. Xác định E
TH
. Hình 4-18. Mạch tương đương.
Phương trình mạch vòng C
E
không có gì thay đổi – kết quả được:
Phân tích gần đúng:
Cấu hình mạch phân áp ngỏ vào có thể thay thế bằng mạch điện hình 4.19. Điện trở Ri là điện trở
tương đương giữa cực B và mass – đã xác định ở phần trước bằng (β + 1) R
E
. Nếu R
i
lớn hơn nhiều so với
R
2
thì dòng I
B
nhỏ hơn dòng qua R
2
rất nhiều có nghĩa là dòng I
1
xấp xỉ bằng dòng I
2
. Khi dó điện áp trên R
2
bằng điện áp V
B

xác định bởi phương trình:
Có thể xem R
i
= (β + 1) R
E
≅ βR
E
thì điều kiện để thỏa mãn phép tính gần đúng là
Xác định điện áp V
E
:
Xác định dòng điện I
E
:
Và có thể xem:
Điện áp V
CEQ
:
Điểm tĩnh Q không phụ thuộc vào hệ số β.
66
21
RRR
Th
=
21
2
2
RR
VR
VE

CC
RTh
+
==
0=−−−
EEBEThBTh
RIVRIE
ETh
BETh
B
RR
VE
I
)1( ++
−
=
β
(4-17)
(4-18)
(4-19)
)(
ECCCCCE
RRIVV +−=
(4-20)
21
2
RR
VR
V
CC

B
+
=
(4-21)
2
10RR
E
≥
β
BEBE
VVV −=
E
E
E
R
V
I =
ECQ
II ≅
)(
ECCCCCEQ
RRIVV +−=
BCC
III
β
=≅
'
Chương 4: Mạch phân cực transistor.
Hình 4-19.
c. Mạch phân cực hồi tiếp từ collectror :

Mạch phân cực hồi tiếp điện áp như hình 4-20.
Hình 4.20 Hình 4.21.
Xét mạch vòng BE:
Hình 4-20 có thể vẽ lại như hình 4-21, áp dụng định luật Kirchhoff được phương trình:
Có thể xem
Thế vào phương trình trên được:
Suy ra dòng điện I
B
:
Tổng quát, phương trình dòng I
B
có dạng như sau:
Do I
C
= β
IB
nên:
Do βR’ lớn hơn R
B
rất nhiều nên có thể xem:
67
)(
ECCCCCE
RRIVV +−=
0
'
=−−−−+
EEBEBBCCCC
RIVRIRIV
CE

II ≅
0)( =−+−−+
BBECBBECC
IRRRIVV
β
)(
ECB
BECC
B
RRR
VV
I
++
−
=
β
'
'
RR
V
I
B
B
β
+
=
'
'
RR
V

I
B
CQ
β
β
+
=
'
'
'
'
'
'
R
V
R
V
RR
V
I
B
CQ
=≅
+
=
β
β
β
β
(4-23)

Chương 4: Mạch phân cực transistor.
Cho thấy I
CQ
không phụ thuộc vào hệ số β.
Xét mạch vòng CE:
Hình 4-20 có thể vẽ lại như hình 4-21.
Hình 4.21
Áp dụng định luật Kirchhoff được phương trình:
Do I’
C
≅ I
C
và I
E
≅ I
C
nên:
hay
2. Phân tích đường tải:
Xét mạch điện như hình 4.22
Hình 4.22
Đường tải dc (DCLL – DC load line)
Mạch điện hình 4-22 thiết lập một phương trình ngỏ ra diễn tả mối liên hệ giữa 2 biến I
C
và V
CE
như:
Hay:
C
CC

CE
C
C
R
V
V
R
I +−=
1
(4.25)
Phương trình 4.25 chính là phương trình đường tải dc của mạch hình 4.22. Đồ thị đường tải DCLL của
mạch hình 4.22 trên đường đặc tuyến ngỏ ra của transistor trên hình 4.23
68
CCCCCE
RIVV −=
0' =−++
CCCCCEEE
VRIVRI
0)( =−++
CCCECEC
VVRRI
)(
CECCCCE
RRIVV +−=
(4-24)
Chương 4: Mạch phân cực transistor.
Hình 4.23: Đường tải DCLL.
Nếu dòng điện I
B
thay đổi bởi các giá trị khác nhau của R

B
thì điểm tĩnh Q sẽ di chuyển lên hoặc di
chuyển xuống như hình 4-24. Nếu điện áp Vcc và I
B
giữ cố định và điện trở Rc thay đổi thì đường tải sẽ dịch
chuyển như hình 4-25.
Hình 4-24. Hình 4-25
Nếu R
C
cố định và Vcc thay đổi thì đường tải dịch chuyển như hình 4-26.
Hình 4.26
Đường tải ac (ACLL – AC load line):
Ta có phương trình ngõ ra chỉ với tín hiệu ac:
0)\\( =+
ceLCc
vRRi
hay:
ce
LC
c
v
RR
i
)\\(
1
−=
mà
CQcC
Iii +=
hay

CQCc
Iii −=
và
69
Chương 4: Mạch phân cực transistor.
CEQceCE
Vvv +=
hay
CEQCEce
Vvv −=
Vậy phương ngõ ra khi có nguồn tín hiệu ac là:
)(
)\\(
1
)(
CEQCE
LC
CQC
Vv
RR
Ii −−=−
CQ
LC
CEQ
CE
LC
C
I
RR
V

v
RR
i ++−=
)\\()\\(
1
(4.26)
Phương trình 4.26 chính là phương trình đường tải ac của mạch hình 4.22. vậy đồ thị của phương trình
đường tải ac chính là đường thẳng ACLL trên hình 4.27.
Nhận xét: ACLL và DCLL luôn luôn gia o nhau tại điểm làm việc tĩnh Q.
Hình 4.27: Đường tải ACLL , DCLL và dạng sóng tín hiệu vào ra.
Tầm dao động cực đại của tín hiệu ngõ ra (maxswing):
Maxsing [vce(p-p)] = 2 x vce

(p) =2 x min[VCEQ , ICQRac]
Trong đó Rac = RC||RL đối với mạch hình 4.22.
3. Hệ số ổn định nhiệt
Các yếu tố gây bất ổn định điểm làm việc đó là: điện áp nguồn cung cấp, nhiệt độ…. Ở đây ta chỉ xét
đến yếu tố nhiệt độ vì nó liên quan đến vấn đề cách phân cực cho transistor. Khi nhiệt đồ thay đổi sẽ ảnh
hưởng đến các thông số của transistor, thể hiện bởi các tham số sau:
- Dòng rĩ:
*
12
2)()(
12
T
TT
COCO
TITI
∆
−

=
(4.27)
Trong đó
*
T∆
là độ biến thiên nhiệt độ làm dòng điện bảo hòa ngược tăng gấp đôi thường bằng 10
oC
.
- Hệ số truyền đạt dòng điện α, β :
)
75
1(
12
12
TT
TT
−
+=
ββ
(4.28)
- Điện áp V
BE
ứng với I
B
= const:
CmVV
o
BE
/)5,22( ÷−=∆
(4.29)

Vậy khi nhiệt độ làm việc của transistor bị thay đổi làm các thông số trên của transistor thay đổi theo
kết quả là điểm làm việc Q bị dịch chuyển trên đặc tuyến ngõ ra hình 4.28.
70
Chương 4: Mạch phân cực transistor.
Hình 4.28: Điểm làm việc Q bị dịch chuểyn khi nhiệt độ thay đổi a. 25
oC
, b. 100
0
C.
Tiêu chuẩn đánh giá sự bất ổn định của mạch theo nhiệt độ là S, các hệ số bất ổn định là:
CO
C
CO
I
I
IS
∆
∆
=)(
(4.30)
BE
C
BE
V
I
VS
∆
∆
=)(
(4.31)

β
β
∆
∆
=
C
I
S )(
(4.32)
Ví dụ 4.1: Xét sự bất ổn định nhiệt của mạch hình 4.29a:
(a) (b)
Hình 4.29.
Giải:
Xát mạch vòng hình 4.29b:
EEBEBBCC
RIVRIV ++=
(4.33)
ta có:
COEC
III +=
α
hay
α
COC
E
II
I
+
=
(4.34)

Và :
71
Chương 4: Mạch phân cực transistor.
C
COC
CEB
I
II
III −
−
=−=
α
(4.35)
Thay công thức 3.34 và 3.35 vào 4.33:
CO
BE
BE
BE
BECC
C
I
RR
RR
RR
VV
I
)1()1(
)(
αα
α

−+
+
+
−+
−
=
Thay
1+
=
β
β
α
vào biệu thức trên:
CO
EB
BE
EB
BECC
C
I
RR
RR
RR
VV
I
)1(
)1(
)1(
)(
++

+
++
++
−
=
β
β
β
β
(4.35)
Từ công thức 4.35, ta có:
EB
BE
CO
RR
RR
IS
)1(
)1()(
++
+
+=
β
β
(4.36)
Hình 4.30: đồ thị của S(I
CO
) theo R
B
/R

E
Nếu
)1( +〉〉
β
E
B
R
R
, ta có
)1()( +≅
β
CO
IS
Nếu 1<R
B
/R
E
<β+ 1, ta có S(I
CO
) = R
B
/R
E
Nếu R
B
/R
E
<< 1, ta có S(I
CO
) ->1

Và cũng từ công thức 4.35, ta có:
EB
BE
RR
VS
)1(
1
)(
++
−=
β
β
(4.37)
Và:
)1(
)1(
)(
21
1
E
B
E
B
C
R
R
R
R
I
S

++
+
=
ββ
β
(4.38)
Từ công thức 4.36, 4.37, 4.38 ta thấy các hệ số bất ổn đ?nh nhiệt này có giá tr? biên độ lớn nhất khi
)1( +〉〉
β
E
B
R
R
hay khi R
E
= 0 và càng nhỏ khi R
E
có giá trị càng lớn. Vậy R
E
đóng vao trò ổn định
nhiệt cho mạch.
Tóm lại sự thay đổi của dòng I
C
theo các thông số của transistor khi nhiệt độ thay đổi là:
ββ
∆+∆+∆=∆ )()()( SVVSIISI
BEBECOCOC
(4.39)
4. Thiết kế mạch phân cực:
Phần thiết kế được khảo sát thông qua ví dụ.

Ví dụ 4-2: Cho đặc tính của transistor như hình 4.31a, hãy xác định Vcc, R
B
và R
C
của mạch hình 4-
31b.
72
Chương 4: Mạch phân cực transistor.
(a) (b)
Hình 4.31
Giải:
Từ đường tải xác đ?nh được điện áp cung cấp Vcc = 20V.
Suy ra điện trở R
C
:
Điện trở R
B
:
Các điện trở chuẩn trong thực tế có giá trị R
C
= 2,4kΩ và R
B
= 470kΩ, sử dụng các giá trị điện trở này
thì dòng I
B
= 41,1µA – sai số 5% so với giá trị chỉ định.
Ví dụ 4-3: Cho I
CQ
= 2mA và V
CEQ

= 10V , hãy xáx định R
1
và R
C
của mạch điện như hình 4-32.
Hình 4.32
Giải:
Điện áp V
E
:
Điện áp V
B
:
Điện áp V
B
tính theo cầu phân áp:
21
2
RR
VR
V
CC
B
+
=
Suy ra điện trở R
1
:
Ω=Ω−
Ω

=−= kk
V
Vk
R
V
VR
R
B
CC
52,8618
1,3
)18)(18(
2
2
1
73
0=
=
CEC
CC
C
VR
V
I
Ω=== k
mA
V
I
V
R

C
CC
C
5,2
8
20
Ω=
−
=
−
= k
A
VV
I
VV
R
B
BECC
B
5,482
40
7,020
µ
VkmARIRIV
ECEEE
4,2)2,1)(2( =Ω=≅=
VVVVVV
EBEB
1,34,27,0 =+=+=
Chương 4: Mạch phân cực transistor.

Điện trở R
C
:
Ω=
−
=
+−
== k
mA
VV
I
VVV
I
V
R
C
ECECC
C
Rc
C
8,2
2
4,1218
(
)
Ví dụ 4-4: Cấu hình mạch phân cực hình 4-33 có các thông số cho trước I
CQ
= ½ I
CSat
, I

CSat
= 8mA và
β
= 110. Hãy xác định R
C
, R
E
và R
B
.
Hình 4.33
Giải:
Dòng điện I
CQ
:
Xác đ?nh điện trở R
C
:
Khi transistor đạt trạng thái bảo hòa thì dòng bảo hòa:
Suy ra điện trở R
E
:
Ω=Ω−=−= kk
mA
V
R
I
V
R
C

CSat
CC
E
15,2
8
28
Giá trị điện trở R
B
:
Ω=Ω−
−
=+−
−
= kk
A
VV
R
I
VV
R
E
BQ
BECC
B
8,639)1)(111(
36,36
7,028
)1(
µ
β

Chọn các giá trị điện trở chuẩn trong thực tế: RC =2,4kΩ, RE = 1kΩ và RB = 620kΩ.
Thiết kế mạch phân cực với điện trở hồi tiếp cực E (R
E
):
Hãy xem xét việc thiết kế các thành phần phân cực dc của mạch khuếch đại có ổn định phân cực bằng
điện trở ổn định R
E
như hình 4-34. Nguồn cung cấp và điểm làm việc được lựa chọn từ các thông tin trong sổ
tay của nhà chế tạo về transistor dùng trong mạch khuếch đại.
Ví dụ 4-5: Hãy xác định các giá trị điện trở của mạch điện hình 4-34 với điểm làm việc và điện áp
nguồn cung cấp cho trong mạch.
74
mAII
SatCQ
4
2
1
==
Ω=
−
=
−
== k
mA
VV
I
VV
I
V
R

CQ
CCC
CQ
Rc
C
5,2
4
1828
EC
CC
CSat
RR
V
I
+
=
Chương 4: Mạch phân cực transistor.
Hình 4-34.
Giải:
Điện áp cực E thường chọn bằng 1/10 điện áp nguồn cung cấp:
Suy ra điện trở R
E
:
Suy ra điện trở R
C
:
Suy ra dòng I
B
:
Suy ra điện trở R

B
:
Thiết kế mạch phân cực phân áp với điện trở hồi tiếp cực E (R
E
):
Ví dụ 4-6: Hãy xác định các giá trị điện trở của mạch điện hình 4-35 với điểm làm việc và điện áp
nguồn cung cấp cho trong mạch.
75
Ω≅
−−
=
−−
= M
A
VVV
I
VVV
R
B
EBECC
B
3,1
33,13
27,020
µ
VVVV
CCE
220
10
1

10
1
===
Ω==≅= k
mA
V
I
V
I
V
R
C
E
E
E
E
1
2
2
Ω=
−−
=
−−
== k
mA
VVV
I
VVV
I
V

R
C
ECECC
C
C
C
4
2
21020
A
mA
I
I
C
B
µ
β
33,13
150
2
===
Chương 4: Mạch phân cực transistor.
Hình 4-35.
Giải:
Điện áp cực E thường chọn bằng 1/10 điện áp nguồn cung cấp:
Suy ra điện trở R
E
:
Suy ra điện trở R
C

:
Điện áp V
B
:
Các phương trình tính toán các giá trị điện trở R
1
và R
2
có một trục trặc nhỏ là chỉ có 1 phương trình
nhưng lại có 2 biến R
1
và R
2
do đó cần phải có thêm 1 phương trình thứ 2 để tìm các giá trị điện trở. Đối với
các mạch điện như thế thì điểm làm việc hiệu quả khi dòng điện chạy qua điện trở R
1
và R
2
xấp xỉ gấp 10 lần
dòng I
B
hoặc hơn thế nữa giống như điều kiện để thực hiện phép tính gần đúng. Điều thực tế này kết hợp với
phương trình cầu phân áp sẽ tìm được các giá trì điện trở R
1
và R
2
:
Thay số vào:
III. Mạch phân cực FET
76

Ω=Ω−Ω=−= kkk
V
V
R
V
RV
R
B
CC
25,106,16,1
7,2
20
2
2
1
VVVV
CCE
220
10
1
10
1
===
Ω==≅= 200
10
2
mA
V
I
V

I
V
R
C
E
E
E
E
Ω=
−−
=
−−
= k
mA
VVV
I
VVV
R
C
ECECC
C
1
10
2820
VVVVVV
EBEB
7,227,0 =+=+=
E
RR
β

≤
2
10
CCB
V
RR
R
V
21
2
+
=
Ω=Ω×≤ kR 6,120080
10
1
2
Chương 4: Mạch phân cực transistor.
Đối với transistor trường thì mối quan hệ giữa ngõ vào và ngõ ra không tuyến tính phụ thuộc vào các
thành phần trong phương trình Shockley. Mối quan hệ không tuyến tính giữa I
D
và V
GS
có thể phức tạp nếu
dùng phương pháp toán học để phân tích cấu hình mạch dc của FET. Phương pháp đồ thì giúp khảo sát
nhanh các mạch khuếch đại dùng FET nhưng bị giới hạn về sai số.
Một sự khác nhau rỏ rệt giữa phân tích transistor BJT và transistor FET là biến điều khiển đối với
transistor BJT là dòng điện còn đối với transistor FET là điện áp. Tuy nhiên trong cả 2 trường hợp tín hiệu ra
là dòng điện và sẽ xác định điện áp ra.
Mối quan hệ tổng quát có thể được áp dụng để phân tích dc cho tất cả các mạch khuếch đại dùng FET:
Và

Đối với JFET và MOSFET loại hiếm thị phương trình Shockley có thể áp dụng để diễn tả mối quan hệ
giữa các đại lượng vào ra:
Đối với MOSFET loại tăng thì phương trình sau có thể áp dụng được:
1. JFET
a. Mạch phân cực cố đ?nh
Mạch phân cực cố định sử dụng JFET kênh n như hình 4-36. Trong đó tụ C1 và tụ C2 là các tụ liên lạc
đối với tín hiệu vào và tín hiệu ra, khi phân tích dc thì các các tụ điện này xem như hở mạch, điện trở R
G
có
tác dụng đối với tín hiệu vào mạch khuếch đại FET khi phân tích ac. Khi phân tích dc thì:

Hình 4-35. Mạch phân cực cố định. Hình 4-36 Mạch để phân tích dc.
Điện áp trên điện trở R
G
bằng 0V nên có thể bỏ điện trở R
G
ra khỏi mạch, mạch điện còn lại như hình
4-36. Kết quả điện áp tại 2 cực GS

như sau:
Do V
GG
là điện áp cung cấp cố định nên điện áp V
GS
cũng có giá trị cố định nên mạch được gọi là mạch
phân cực cố định.
77
VRARIV
GGGRG
0)0( ===

0=
G
I
(4-40)
SD
II =
(4-41)
2
1








−=
P
GS
DSSD
V
V
II
( )
2
TGSD
VVkI −=
(4-42)
(4-43)

AI
G
0=
GGGS
VV −=
(4-44)
2
1








−=
P
GS
DSSD
V
V
II
Chương 4: Mạch phân cực transistor.
Dòng điện I
D
được xác định bởi phương trình:
Phân tích bằng đồ thị đòi hỏi phải vẽ đồ thị của phương trình Shockley được trình bày như hình 4-37.
Hình 4-37. Đồ thị của phương trình Shockley. Hình 4-38.
Trong hình 4-38 ta vẽ đường thẳng tại điểm có giá trị điện áp V

GS
= -V
GG
, đường thẳng này cắt đồ thị
của phương trình Shockley tại 1 điểm – điểm này còn được gọi là điểm làm việc Q. Điểm tĩnh Q có tọa độ
V
GS
và I
D
.
Điện áp V
DS
có thể được xác định:
Vì cực S nối mass nên:
Suy ra
b. Mạch tự phân cực:
Mạch tự phân cực sẽ loại bỏ bớt 1 nguồn cung cấp dc. Điện áp điều khiển cực G
S
được xác định bằng
điện áp rơi trên điện trở R
S
như trong hình 4-39.

Hình 4-39. JFET với cấu hình tự phân cực. Hình 4-40. Phân tích mạch.
Khi phân tích tín hiệu dc thì các tụ điện xem như hở mạch và điện trở R
G
xem như ngắn mạch vì dòng
qua R
G
bằng 0A. Khi đó mạch điện được vẽ lại như hình 4-40.

Dòng điện chạy qua điện trở R
S
là dòng I
S
và I
S
= I
D
:
Điện áp V
GS
được xác định:
78
DDDDDS
RIVV −=
VV
S
0=
DSD
VV =
GSG
VV =
(4-45)
(4-45)
(4-46)
(4-47)
SDR
RIV
S
=

Chương 4: Mạch phân cực transistor.
Chú ý trong trường hợp này điện áp V
GS
là hàm biến thiên theo dòng điện I
D
nên biên độ sẽ không cố
định so với mạch phân cực cố định.
Thay giá trị điện áp V
GS
vào phương trình Shockley được:
Bình phương 2 vế và sắp xếp phương trình theo biến I
D
được phương trình có dạng như sau:
Giải phương trình tìm dòng điện I
D
.
Phương pháp vừa tr?nh bày ở trên là phương pháp toán học, sau đây sẽ trình bày phương pháp đồ thị
để xác định dòng điện I
D
.
Đầu tiên ta phải vẽ đặc tính truyền đạt như hình 4-41. Phương trình (4-48) là phương trình đường
thẳng và bước tiếp theo ta sẽ vẽ đường thẳng này.
Hình 4-41: Đặc tuyến truyền đạt của transistor.
Hình 4-42. Đường tải DCLL trên đặc tuyến truyền đạt.
Đồ thị của phương trình (4-48) cắt đặc tính truyền đạt tại 1 điểm và đó chính là điểm tĩnh cần xác định
dòng điện I
D
và điện áp V
GS
.

Điện áp V
DS
có thể xác định bằng phương trình:
Điện áp V
S
:
Điện áp V
G
:
79
SDSGS
RIVV
S
−=−=
(4-48)
222
111








+=









−
−=








−=
P
SD
DSS
P
SD
DSS
P
GS
DSSD
V
RI
I
V
RI
I

V
V
II
0
21
2
=++ kIkI
DD
)(
DSDDDDS
RRIVV +−=
SDS
RIV =
VV
G
0=
Chương 4: Mạch phân cực transistor.
Điện áp V
D
:
c. Mạch phân cực bằng cầu phân áp:
Mạch phân cực bằng cầu phân thế của FET thì cũng giống như mạch đã áp dụng đối với BJT có cấu
hình mạch như hình 6-43.
Hình 4-43. Hình 4-44.
Đối với BJT thì dòng điện ngỏ vào I
B
có ảnh hưởng đến các mức điện áp dc còn đối với FET thì dòng
điện ngỏ vào I
G
bằng 0A. Khi đó ta vẽ lại mạch như hình 4-44.

Điện áp cực G được xác định bởi phương trình:
21
2
RR
VR
V
DD
G
+
=
(4.49)
Suy ra điện áp VGS:
SDGGS
RIVV −=
(4.50)
Đồ thị của phương trình (4-50) trong h?nh 4.45
Hình 4-45.
Các giá trị của điểm tĩnh Q cũng được xác định giống như mạch tự phân cực với các thông số như sau:
)(
SDDDDDS
RRIVV +−=
(4.51)
DDDDD
RIVV −=
(4.52)
SDS
RIV =
(4.53)
80
D

RDDSDSD
VVVVV −=+=
Chương 4: Mạch phân cực transistor.
21
21
RR
V
II
DD
RR
+
==
(4.54)
2. MOSFET
a. MOSFET KÊNH CÓ SẲN:
Sự giống nhau giữa các đường cong của JFET và MOSFET kênh có sẳn cho phép phân tích phân cực
dc giống nhau. Sự khác nhau cơ bản là MOSFET kênh có sẳn cho phép các điểm hoạt động với các giá trị
dương của V
GS
và I
D
lớn hơn giá tr? I
DSS
. Trong thực tế đối với tất cả các cấu hình đã khảo sát thì việc phân
tích JFET có thể thay thế bằng MOSEFET kênh có sẳn.
b. MOSFET KÊNH CHƯA CÓ SẲN:
Các đặc tính của MOSFET kênh chưa có sẳn hoàn toàn khác với JFET và MOSFET kênh có sẳn ở
điểm là dòng điện cực máng của MOSFET kênh chưa có sẳn bằng 0 khi điện áp V
GS
nhỏ hơn điện áp ngưỡng

V
Th
như được trình bày trong hình 4.46.
Khi điện áp V
GS
lớn hơn V
Th
thì dòng điện cực máng xác định theo phương trình:
( )
2
ThGSD
VVkI −=
(4.55)
Do bảng thông số của MOSFET thường cung cấp giá trị điện áp ngưỡng của dòng điện I
D(on)
và giá trị
điện áp V
GS(on)
tương ứng. Hai điểm này được xác định trong hình 4.46, từ phương trình 4.55 và từ các giá trị
đã cho ta tính hệ số k theo phương trình
( )
ThONGS
OND
VV
I
k
−
=
)(
)(

(4.56)
Khi thông số k đã xác định thì các giá trì khác của dòng I
D
có thể xác định đối với các giá trị đã chọn
của V
GS
.
Hình 4-46: Đặc tuyến truyền đạt của E_MOSFET.
(1) Mạch phân cực hồi tiếp:
Sơ đồ mạch phân cực như hình 4-47. Do dòng I
G
= 0 mA nên V
RG
= 0V khi đó mạch điện tương đương
như hình 4-48.
81
Chương 4: Mạch phân cực transistor.
Hình 4-47. Hình 4-48.
Đối với mạch điện ngõ ra ta có phương trình:
DDDDDS
RIVV −=
Có thể thay V
GS
= V
DS
ta được:
DDDDGS
RIVV −=
(4.57)
Vẽ đồ thị của phương trình (4-55) và đồ thị của phương trình (4-57) như hình 4-49 xác định được

điểm tĩnh Q và xác định được dòng điện I
CQ
và điện áp V
GSQ
.
Hình 4-49.
(2) Mạch phân cực bằng cầu phân áp:
Sơ đồ mạch như hình 4-50. Dòng điện I
G
= 0mA nên điện áp V
G
được xác định theo công thức:
21
2
RR
VR
V
DD
G
+
=
Áp dụng định luật Kirchhoff suy ra điện áp V
GS
:
SDGGS
RIVV −=
(4.58)
Vẽ đồ thị của (4-58) và đồ thị của phương trình (4-57) như hình 4-51, xác định được điểm tĩnh Q và
xác định được dòng điện I
CQ

và điện áp V
GSQ
.
Áp dụng định luật Kirchhoff đối với ngỏ ra tính được:
)(
DSDDDDS
RRIVV +−=
82
Chương 4: Mạch phân cực transistor.

Hình 4-50 Hình 4-51.
83