Điện Tử - Kỹ Thuật Số Professional Books part 45 doc

Lưu trữ chương trình chởi động máy (boottrap memory).

Hoạt động như mạch tổ hợp, ROM đảm nhiệm chức năng như PLA (programmable
logic array – chuổi hàm logic)

Bảng dữ liệu: chứa các dữ liệu cần tham khảo chẳng hạn như bảng chuyển đổi mã,
bảng các giá trị lượng giác. Bộ tạo ký tự như tạo các ký mã ASCII.

Mạch tạo dạng sóng (function generator) là một mạch tạo các dạng sóng như hình
sine, sóng răng cưa, sóng tam giác, sóng vuông.

CÁC LOẠI RAM
5.1 RAM TĨNH (Static RAM) là RAM có thể lưu trữ dữ liệu đến khi nào chip
vẩn còn được cấp điện. Ngày nay RAM lưỡng cực tĩnh được chế tạo theo công
nghệ TTL, công nghệ ECL đã đạt đến dung lượng nhớ hơn 16Kbit, thời gian truy
xuất dưới 10ns và công suất tiêu thụ dưới 0,1mW/bit và công nghệ NMOS,
CMOS, HMOS, MIXMOS, XMOS với dung lượng 256Kb, thờigian truy xuất thấp
đến 15ns. Bảng dưới đây là một số thông số của các loại RAM tĩnh theo các công
nghệ chế tạo khác nhau.


Từ bảng thông số trên cho thấy:

ECL có thời gian truy xuất ngắn nhất

ECL, TTL có dung lượng nhỏ hơn CMOS, NMOS

CMOS, NMOS có công suất thấp hơn ECL, TTL. ECL có công suất cao nhất
5.1.1 Giản đồ thời gian của SRAM
Các IC RAM thường được dùng làm bộ nhớ trong máy tính. Chip nhớ giao diện
với CPU phải đủ nhanh mới đáp ứng được các lệnh đọc và ghi của CPU. Không

phải tất cả các loại RAM đều có đặc điểm thời gian như nhau.
Hình 4.17 biểu diễn sơ đồ thời gian cho một chu kỳ đọc và chu kỳ ghi hoàn chỉnh
của một chip SRAM điển hình.




Hình 4.17 Sơ đồ thời gian tiêu biểu của SRAM
5.1.2 Chu kỳ đọc
Dạng sóng ở hình 4.17a minh họa hành vi của đầu vào địa chỉ
, đầu vào
trong chu kỳ đọc của bộ nhớ.
Chu kỳ đọc bắt đầu tại thời điểm t
0
. Trước thời điểm này, đầu vào địa chỉ có
thể là bất kỳ địa chỉ nào có sẵn trên bus địa chỉ từ hoạt động ngay trước đó. Vì đầu
vào
của RAM không tích cực nên nó sẽ không đáp ứng địa chỉ cũ. Tại thời điểm t
0

CPU cung cấp địa chỉ mới cho đầu vào của RAM, đây chính là địa chỉ của vị trí
nhớ cần đọc. Sau thời gian ổn định tín hiệu địa chỉ, đường
được kích hoạt. RAM đáp ứng bằng cách thay đặt dữ liệu từ vị trí nhớ có địa chỉ
xác định vào đường ra dữ liệu tại thời điểm t
1
. t
ACC
là thời gian truy cập của RAM.
t
CO

là thời gian cần thiết để đầu vào của RAM đi từ mức Hi-Z đến mức dữ liệu hợp
lệ một khi
tích cực.
Tại thời điểm t
2
,
trở về mức cao, và đầu ra của RAM trở về trạng thái Hi-Z sau khoảng thời gian
t
OD
. Vậy dữ liệu của RAM sẽ ở trên bus dữ liệu trong khoảng thời gian từ t
1
đến t
3
.
Thời gian của một chu kỳ hoàn chỉnh là t
RC
, kéo dài từ t
0
đến t
4
khi CPU thay
đổi đầu vào địa chỉ mới cho chu kỳ đọc/ghi khác diễn ra tiếp theo.
5.1.3 Chu kỳ ghi
Hình 4.17b biểu diễn hoạt động của tín hiệu cho một chu kỳ ghi bắt đầu khi
CPU cung cấp địa chỉ mới cho RAM tại thời điểm t
1
. CPU đưa
và
xuống thấp sau khi chờ qua khoảng thời gian t
AS

, thời gian thiết lập địa chỉ, cho
phép bộ giải mã địa chỉ của RAM có đủ thời gian để đáp ứng địa chỉ mới.
và
bị giữ ở mức thấp trong khoảng thời gian t
W
gọi là thời gian ghi. t
DS
gọi là thời gian
thiết lập dữ liệu còn t
DH
gọi là thời gian duy trì dữ liệu.
Trong thời gian ghi, tại thời điểm t
1
, CPU cung cấp dữ liệu hợp lệ cho bus dữ
liệu để ghi vào RAM. Dữ liệu này phải được duy trì tại đầu vào của RAM ít nhất
một khoảng thời gian t
DH
sau khi
và
không còn tích cực tại thời điểm t
2
. Tương tự, đầu vào địa chỉ phải tiếp tục ổn định
trong khoảng thời gian duy trì địa chỉ, tức sau thời điểm t
2
. nếu không thỏa bất kỳ
điều kiện nào về thời gian thiết lập và thời gian duy trì thì hoạt động ghi xảy ra sẽ
không đáng tin cậy.
Thời gian của một chu kỳ ghi hoàn chỉnh t
WC
kéo dài từ t

0
đến t
4
khi CPU đổi
sang địa chỉ mới cho chu kỳ đọc/ghi tiếp theo.
5.2. RAM ĐỘNG (DRAM)
Ram động có tế bào nhớ là một FF. RAM động dùng kỹ thuật MOS để lưu trữ
các bit 0 hay 1 trong các điện dung bẩm sinh giữa cửa và lớp nền cảu transistor
MOS.
Dữ liệu này lưu trữ ở tụ này không được duy trì lâu vì sự rỉ của tụ cũng như
của các transistor MOS chung quanh nên cần được làm tươi (refresh) trong khoảng
vào mili giây (nếu không tụ xả điện sẽ mất dữ liệu).
Sự làm tươi tụ cần phải có bộ điều khiển (Dynamic Memory Controller) bên
ngoài và trên cùng vi mạch. Và đây cũng là nhược điểm của RAM động so với
RAM tĩnh. Nhưng ngược lại RAM tĩnh cũng có nhiều ưu điểm như: dung lượng
nhớ, tốc độ, công suất tiêu thụ, giá thành hạ. Ngày nay RAM động được chế tạo
theo công nghệ như NMOS, CMOS, CHMOS, XMOS với dung lượng nhớ trên
Megabit, thời gian thâm nhập dưới 100ns và công suất tiêu tán rất nhỏ.
Bảng dưới đây cho biết một vài thông số so sánh giữa RAM tĩnh và RAM động


5.2.1 Cấu trúc và hoạt động của DRAM.
Cấu trúc bên trong của DRAM có thể hình dung như một mảng ô nhớ bit đơn,
được minh họa như hình 4.18. Ở đây, 16384 ô nhớ được sắp xếp thành ma trận 128
x128. Mỗi ô nhớ chiếm một vị trí riêng biệt trong hàng và cột thuộc phạm vi ma
trận.
Có 14 đầu địa chỉ để chọn 1 trong 16384 ô nhớ (2
14
= 16384); những bit địa chỉ
thấp từ A

0
đến A
6
chọn hàng, còn những bit địa chỉ cao từ A
7
đến A
13
chọn cột. Mỗi
địa chỉ 14 bit chọn ô nhớ riêng biệt để đọc ra hay ghi vào.


Hình 4.19 là ký hiệu một ô nhớ động và mạch tương ứng của nó. Dựa vào sơ đồ
đơn giản này ta có thể hiểu được cách đọc hay ghi dữ liệu vào DRAM.
Các chuyển mạch từ SW1 đến SW4 thực chất là các transistor MOSFET được
điều khiển bằng các đầu ra khác nhau của bộ giải mã địa chỉ và bằng tín hiệu
tuy nhiên ở đây tụ điện mới là ô nhớ đích thực.


Khi ghi dữ liệu thì công tắc SW1 và SW2 đóng lại trong khi công tắc SW3 và
SW4 vẫn mở, nối dữ liệu nhập vào tụ C. logic 1 tại đầu vào dữ liệu tích điện cho tụ
C còn logic 0 thì xả điện cho tụ C. Vì luôn có sự rò điện qua các chuyển mạch
đóng nên tụ C bị mất điện dần.


Để đọc dữ liệu tại ô nhớ thì chuyển mạch SW2, SW3 và SW4 đóng lại còn
SW1 vẫn mở nối điện thế lưu trữ với bộ khuếch đại. Bộ khuếch đại sẽ so sánh điện
thế này với giá trị tham khảo nào đó để quyết định là logic 1 hay logic 0, rồi đưa ra
giá trị 0V hay 5V cho đầu ra dữ liệu. Đầu ra này lại được nối với tụ qua SW2 và
SW4 nên tụ điện sẽ được làm tươi. Như vậy bit dữ liệu trong ô nhớ được làm tươi
mỗi khi nó được đọc.

5.2.2 Dồn kênh địa chỉ - Address Multiplexing (ghép địa chỉ)