XỬ LÝ TÍN HIỆU SỐ ĐA TỐC VÀ ỨNG DỤNG

LỜI NÓI ĐẦU
Hiện nay, các kỹ thuật xử lý số đa tốc độ và dàn lọc (Multirate Digital
Sign Processing và Filter Banks) được ứng dụng rộng rãi trong nhiều lĩnh
vực và đã trở thành bộ phận then chốt trong hệ thống thông tin hiện đại.
Ứng dụng tiêu biểu nhất của kỹ thuật này dùng để nén hình ảnh, nén âm
thanh, nén dữ liệu hoặc để mã hoá âm thanh và hình ảnh phục vụ cho công
nghệ truyền hình nhiều kênh, đa phương tiện, cho xử lý tín hiệu thống kê
và thích nghi trong các hệ thống viễn thông. Nhờ dàn lọc và các hệ thống
xử lý số đa tốc độ, người ta đã tạo nên các hệ thống thu phát và truyền dữ
liệu ghép kênh phân chia theo thời gian TDM (Time Division Multiplex),
ghép kênh phân chia theo tần số FDM (Frequency Division Multiplexing)
sử dụng tối đa độ rộng kênh truyền và tăng nhanh tốc độ truyền dữ liệu;
Chúng là những bộ phận không thể thiếu trong công nghệ đa sóng mang
hiện đại nhất đang được thực thi rất có hiệu quả trong thế hệ thông tin di
động 3G như OFDM (Orthogonal Frequency Division Multiplexing) Và
MC-DS-CDMA (Multicarier Direct Sequence–Code Division Multiple
Access), và trong tương lai không xa hai công nghệ này hội tụ với nhau để
tạo nên thế hệ thông tin 4G.
Xử lý tín hiệu số đa tốc độ và dàn lọc cũng là linh hồn của các Modem
thông tin tốc độ cao; các modem này không những chuyển tải thông tin
nhanh, nhiều chiều mà còn có khả năng đáp ứng và thích nghi với môi
trường truyền dẫn.
Như vậy để nắm bắt các công nghệ thông tin tiên tiến và có khả năng
thiết kế thực thi các modem hiện đại, chúng ta cần nắm vững các kiến thức
về các loại dàn lọc, các hệ thống nén, giãn dữ liệu, các phép dồn kéo mã
hoá dữ liệu băng con, .v…v. Đây là lý do chính để chọn hướng học thuật
này làm nội dung nghiên cứu.
3
Được sự định hướng và chỉ dẫn của Thầy giáo. Em đã chọn đồ án “ Xử
lý tín hiệu số đa tốc và ứng dụng”.
Đồ án sẽ đi sâu phân tích thiết kế hệ thống thay đổi tốc độ lấy mẫu, các

loại dàn lọc từ dàn lọc đồng nhất đa pha, dàn lọc Nyquist, dàn lọc ảnh
guơng cầu phương QMF(Quadrature Mirror Filter), Mỗi phần có sơ đồ và
có kết quả mô phỏng bằng Matlab.
Toàn bộ đồ án chia làm 3 chương. Trong đó:
Chương 1: các kỹ thuật lấy mẫu tín hiệu analog và kỹ thuật thay đổi tốc
độ dữ liệu.
Chương 2: phân tích và thiết kế dàn lọc phân tích và tổng hợp khôi phục
hoàn hảo dùng thuật toán nhanh FFT, bởi vì dàn lọc này là trái tim của
công nghệ OFDM và DMT-ASDL, dàn lọc QMF….
Chương 3: miêu tả 2 ứng dụng tiêu biểu của xử lý số tín hiệu đa tốc và
dàn lọc, đó là hệ thống mã hoá băng con nhiều kênh, hệ thống dữ liệu ghép
kênh, dùng dàn lọc QMF M-kênh.
Sau một thời gian nghiên cứu, được sự chỉ dẫn nhiệt tình của giáo viên
hướng dẫn cùng với sự cố gắng của bản thân em đã hoàn thành đúng thời
hạn. Nhưng do thời gian và kiến thức hạn chế nên nội dung đồ án không
tránh khỏi các thiếu sót. Rất mong được sự góp ý của các thầy, cô giáo và
các bạn để đồ án hoàn thiện hơn.
4
CHƯƠNG 1. NHỮNG NGUYÊN TẮC CƠ BẢN XỬ LÝ TÍN HIỆU
SỐ ĐA TỐC
1.1. Vì sao xử lý tín hiệu số
Theo một nghĩa nào đó, nguồn gốc của các kỹ thuật xử lý tín hiệu số về
mặt lịch sử đã xuất hiện từ khoảng thế kỷ 17 khi các phương pháp sai phân
hữu hạn, tích phân số, nội suy số được phát triển để giải các bài toán vật lý
thực tế bao gồm có các hàm và các biến liên tục. Việc quan tâm tới việc xử
lý tín hiệu số xuất hiện lại vào những năm 1950 cùng với các khả năng của
các máy tính số cỡ lớn, các ứng dụng ban đầu chủ yếu liên quan đến việc
mô phỏng các phương pháp xử lý tín hiệu tương tự vào đầu những năm
1960. Một số nhà nghiên cứu bắt đầu quan tâm đến xử lý tín hiệu số, coi đó
là một nhánh độc lập của xử lý tín hiệu. Từ đó xử lý tín hiệu phát triển một

cách vượt bậc cả về mặt lý thuyết và ứng dụng.
Xử lý tín hiệu số của tín hiệu tương tự bao gồm ba bước cơ bản: biến đổi
tín hiệu dạng tương tự thành tín hiệu dạng số, xử lý phiên bản dạng số,
chuyển đổi tín hiệu số đã được xử lý thành trở lại thành dạng tương tự.
Hình 1.1 mô tả toàn bộ hệ thống trong một dạng sơ đồ khối
Hình 1.1. Sơ đồ xử lý số của một tín hiệu tương tự
Vì biên độ tín hiệu tương tự biến đổi theo thời gian nên một mạch lấy
mẫu và lưu mẫu được sử dụng đầu tiên để lấy mẫu tương tự đầu vào, theo
chu kỳ tuần hoàn và lưu các giá trị lấy mẫu đưa vào đầu vào của bộ biến
đổi tương tự số để thực hiện việc biến đổi số một cách chính xác.
Tín hiệu đầu vào bộ biến đổi A/D là dạng bậc thang của tín hiệu tương
tự nếu như mạch lấy lưu mẫu (S/H) giữ giá trị lấy mẫu cho tới thời điểm
lấy mẫu tiếp theo. Đầu ra của bộ biến đổi A/D là luồng biến đổi dữ liệu nhị
5
phân được xử lý ở bước tiếp theo bởi một bộ xử lý số cài đặt một thuật toán
xử lý tín hiệu phù hợp. Đầu ra bộ xử lý số là luồng dữ liệu nhị phân đã xử
lý, sau đó được biến đổi tín hiệu thành dạng tương tự bậc thang bởi bộ biến
đổi D/A. Mạch lọc thông thấp đặt ở đầu ra bộ biến đổi D/A sẽ loại bỏ toàn
bộ các thành phần cao tần không mong muốn và xuất ra tại đầu ra của nó
tín hiệu tương tự đã được xử lý. Hình biểu diễn các dạng sóng của các tín
hiệu thích hợp ở một số giai đoạn của quá trình xử lý trên trong đó để việc
biểu diễn được đơn giản hai mức của các tín hiệu nhị phân, được vẽ ở dạng
xung dương và âm tương ứng.
Ngược với mô tả ở trên, xử lý tín hiệu tương tự trực tiếp của một tín
hiệu tương tự thì đơn giản hơn về mặt khái niệm rất nhiều và chỉ bao hàm
một bộ xử lý duy nhất như trên hình 1.2. Do đó câu hỏi tự nhiên được đặt
ra là các ưu điểm rõ ràng của các tín hiệu số so với tín hiệu tương tự là gì?
là việc chọn các phương pháp xử lý tín hiệu số phải tạo ra các ưu điểm,
những ưu điểm chính sẽ được xét tới ngay dưới đây.
Không giống những mạch tương tự, hoạt động của các mạch số không

phụ thuộc vào giá trị chính xác của tín hiệu số, hệ quả là các mạch điện số
chấp nhận các dung sai của các linh kiện trong dải lớn hơn bởi phụ thuộc
vào nhiệt độ, độ già hoá linh kiện và một số các tham số khác. Mạch số có
thể chế tạo lại với số lượng và không cần bất cứ sự hiệu chuẩn trong quá
trình thi công mạch hay trong quá trình sử dụng sau đó. Hơn nữa, có thể
thực hiện quá trình tích hợp ở cấp độ cao, với sự tiến bộ kĩ thuật và công
nghệ trong việc sản xuất các mạch tích hợp cỡ lớn (VLSI), thì cả hệ thống
xử lý tín hiệu số phức tạp hoàn toàn có thể được tích hợp trong một chíp
duy nhất.
Trong một bộ xử lý số, các tín hiệu và các hệ số biểu diễn thao tác xử lý
được biểu ở dạng các từ nhị phân vì vậy độ chính xác bất kỳ có thể đạt
được một cách đơn giản bằng cách tăng chiều dài dù cái giá phải trả là vấn
6
đề về giá thành sản phẩm. Hơn nữa, dải động của các tín hiệu và các hệ số
có thể được mở rộng hơn nữa bằng cách sử dụng đại số dấu phẩy động.
Xử lý số cho phép chia sẻ thiết bị xử lý cho một số các tín hiệu bằng
cách chia sẻ thời gian do đó cho phép giảm giá thành xử lý trên từng tín
hiệu. Trong đó hai tín hiệu số được kết hợp lại thành một thiết bị ghép kênh
theo thời gian. Tín hiệu sau khi được ghép có thể được đưa vào bộ xử lý
duy nhất bằng cách chuyển mạch các hệ số của bộ xử lý. Trước thời điểm
của các tín hiệu tới đầu vào bộ xử lý. Bộ xử lý có thể được cấu trúc, được
cài đặt như hai hệ thống hoàn toàn khác biệt, cuối cùng bằng cách giải ghép
tín hiệu đầu ra bộ xử lý, hai tín hiệu đã được xử lý có thể được tách ra.
Các ứng dụng số cho phép điều chỉnh dễ dàng các đặc tính của bộ xử lý
trong quá trình xử lý ví dụ như trong trường hợp bộ lọc thích nghi, các điều
chỉnh này có thể thực được một cách đơn giản bằng cách thay đổi định kỳ
các hệ số của thuật toán biểu diễn các đặc tính của bộ xử lý. Một ứng dụng
khác của việc thay đổi các hệ số là việc triển khai các hệ thống với các đặc
tính có thể lập trình được mà ví dụ tiêu biểu là các bộ lọc chọn lọc theo tần
số, với các tần số cắt có thể điều chỉnh được.

Các ứng dụng số cho phép triển khai các hướng với một số các đặc tính
mà ứng dụng tương tự không thể thực hiện được, ví dụ như xử lý tín hiệu
số đa tốc và pha tuyến tính. Các mạch số có thể được xếp tầng mà không
gặp phải các vấn đề về phụ tải như các mạch điện tương tự. Tín hiệu số có
thể được lưu trữ gần như vô hạn về mặt thời gian mà không bị mất thông
tin nhờ vào một số loại phương tiện lưu trữ như băng đĩa từ và đĩa quay.
Các tín hiệu được lưu trữ này có thể được xử lý sau đó, ví dụ những máy
nghe nhạc đĩa CD, đầu đĩa, v.v hoặc đơn giản bằng một máy tính đa năng
như trong trường hợp thiết bị xử lý chuyên dụng xử lý dữ liệu về địa chấn.
Mặt khác, các tín hiệu tương tự được lưu trữ thì bị suy giảm chất lượng khá
nhanh theo thời gian và không thể khôi phục dạng nguyên bản của nó.
7
Một ưu điểm nữa là khả năng ứng dụng của xử lý số cho các tín hiệu
với tần số rất thấp, ví dụ như trong trường hợp mà xử lý tín hiệu địa chấn,
mà ở đó việc xử lý tín hiệu tương tự cần các tụ và cuộn cảm rất lớn về mặt
kích thước
Tuy nhiên xử lý tín hiệu số vẫn còn những nhược điểm. Nhược điểm
rõ ràng nhất chính là độ phức tạp của hệ thống so với việc xử lý tín hiệu
tương tự trực tiếp vì xử lý tín hiệu số đòi hỏi các thiết bị trước và xử lý như
các bộ biến đổi A/D và D/A cùng với các bộ lọc tương ứng và các mạch số
phức tạp.
Nhược điểm thứ hai của xử lý tín hiệu số chính là giới hạn tần số có
thể xử lý được tính chất này hạn chế ứng dụng của nó đặc biệt là trong việc
xử lý tín hiệu số của các tín hiệu tương tự. Nhìn chung một tín hiệu tương
tự liên tục thời gian phải được lấy mẫu ở tốc độ tối thiểu bằng hai lần thành
phần tần số cao nhất có trong tín hiệu đó. Nếu điều kiện này không được
thoả mãn thì các thành tín hiệu có tần số lớn hơn một phần hai tần số lấy
mẫu sẽ xuất hiện trong tín hiệu lấy mẫu ở tần số phía dưới tần số này, làm
méo dạng hoàn toàn dạng sóng tương tự đầu vào và do đó dải tần hoạt động
của một bộ xử lý tín hiệu số được xác định cơ bản dựa vào mạch S/H và bộ

biến đổi A/D thì phụ thuộc vào trình độ tiến bộ công nghệ. Tần số lấy mẫu
cao nhất ở thời điểm công nghệ hiện tại xấp xỉ 1GHz các tần số cao hơn giá
trị này thường không sử dụng trong thực tế vì độ phân giải của bộ biến đổi
A/D hoạt động ở tần số 1GHz là 6bit. Mặt khác trong hầu hết các ứng
dụng, độ phân giải của bộ biến đổi A/D phải là 12 đến 16 bít kết quả là một
tần số lấy mẫu cỡ 10MHz tại thời điểm với công nghệ hiện tại chính là tần
số cao nhất trong thực tiễn. Các giới hạn này ngày càng được mở rộng cùng
với sự phát triển của công nghệ.
Hạn chế thứ ba xuất phát từ lý do các hệ thống số được xây dựng dựa
trên các linh kiện tích cực đều sử dụng năng lượng điện. Ví dụ, chip xử lý
8
tín hiệu số WE DSP32C có hơn 405.000 transistor và tiêu tốn công suất
1W. Mặt khác, rất nhiều các linh kiện thụ động như điện cảm, tụ và điện
trở mà không cần đến năng lượng . Hơn nữa, các linh kiện tích cực rõ ràng
là kém tin cậy hơn linh kiện thụ động. Mặt hạn chế nữa của xử lý tín hiệu
số xuất phát từ các hệ quả từ việc sử dụng các tính toán sử dụng các số với
độ chính xác hữu hạn trong cả phần cứng và phần mềm. Bằng cách thiết kế
các một cách chính xác thuật toán cũng như triển khai công nghệ, các ảnh
hưởng xấu của độ dài từ mã hữu hạn có thể được hạn chế một cách tối đa.
Tuy nhiên, các ưu điểm thì vượt trội hơn hẳn các nhược điểm trong rất
nhiều các ứng dụng và cùng với quá trình giảm giá thành của thiết bị xử lý
số phần cứng, các ứng dụng xử lý tín hiệu ngày càng phát triển mạnh mẽ.

Hình 1.2. Xử lý tương tự những tín hiệu tương tự
1.2. Định lý lấy mẫu
Một tín hiệu
)(tx
, có biến đổi Fourier là
)( fX
, được gọi là có băng tần hạn

chế nếu
)( fX
= 0 với
f

〉
W
, trong đó
W
là tần số nhất chứa trong
)(tx
.
Tín hiệu có băng tần hạn chế như thế biểu diễn duy nhất được bởi các giá
trị mẫu của
)(tx
lấy với tốc độ
f
s
≥
2
W
mẫu trong một giây. Tốc độ lấy tối
thiểu
f
N
= 2
W
mẫu trong một giây được gọi là tốc độ Nyquist. Việc lấy
mẫu với tốc độ thấp hơn tốc độ Nyquist dẫn đến méo gập phổ. Nếu lấy mẫu
với tốc độ lớn hơn tốc độ Nyquist thì sẽ tăng số mẫu/s dẫn đến tăng phổ tần

chiếm, vì vậy sẽ có hiện tượng chồng lấn lên nhau giữa các phổ tín hiệu,
hiện tượng này được gọi là sự chồng phổ.
Tín hiệu
)(tx
như trên biểu diễn được theo:
9

)(tx
=
)
2
1(2
)
2
1(2sin
)
2
(
W
n
W
n
W
W
n
x
n
−
−
∑

∞
−∞=
π
π
Trong đó






)
2
(
W
n
x
là các giá trị mẫu của
)(tx
tại các thời điểm lấy mẫu t
=
Wn 2
thu được nhờ nhân tín hiệu
)(tx
với tín hiệu lấy mẫu là một chuỗi
các xung Dirac
)
2
1(
W

n
−
δ
. Biểu thức ở trên là dạng toán học của định lý lấy
mẫu. Nếu tần số lớn nhất
W
của
)(tx
đã biết trước thì
)
2
1(2
)
2
1(2sin
W
n
W
W
n
W
−
−
π
π
cũng biết trước và vì vậy không chứa thông tin cần truyền. Như vậy tín
hiệu
)(tx
hoàn toàn tương đương về tin tức với chuỗi vô hạn các giá trị lấy
mẫu của nó







)
2
(
W
n
x
,
±∞±±= , ,2,1n
và do vậy thay vì truyền đi tín hiệu
liên tục
)(tx
, ta chỉ cần truyền đi các giá trị mẫu của nó mà thôi.
1.3. Xử lý tín hiệu đơn tốc và đa tốc
Hệ thống đơn tốc là hệ thống có tốc độ mẫu tại đầu vào, đầu ra, và tất cả
các nút là giống nhau. Khá nhiều ứng dụng, tín hiệu với tốc độ mẫu đã cho
cần được chuyển đổi thành tín hiệu tương đương với tốc độ mẫu khác.
Chẳng hạn trong audio số, ba tốc độ lấy mẫu khác nhau thường xuyên
được sử dụng: 32kHz cho sóng phát thanh, 44.1kHz cho đĩa compact và
48kHz cho băng audio số (DAT); và những ứng dụng khác. Sự chuyển đổi
tốc độ mẫu của tín hiệu âm thanh nằm trong số ba tốc độ là tất yếu trong
khá nhiều trường hợp. Hoặc như trong các ứng dụng video, tốc độ mẫu của
tín hiệu video của hệ thống NTSC và của PAL tương ứng là 14.3181818
MHz và 17.734475MHz, trong khi tốc độ mẫu của thành phần tín hiệu
10

video số là 13.5MHz và 6.75MHz cho các tín hiệu độ chói và sự sai khác
về mầu. Còn có nhiều ứng dụng khác mà thuận tiện để có tốc độ mẫu tại bộ
lọc khác nhau từ đầu băng đến cuối băng ở đầu ra và đầu vào và tại các nút.
Để thay đổi tốc độ lấy mẫu của một tín hiệu số, hệ thống xử lý tín hiệu
số đa tốc độ phải dùng bộ tăng tốc độ mẫu và bộ giảm tốc độ mẫu. Hai thiết
bị này kết hợp một cách hợp lý với các phần tử cơ bản của hệ thống những
yếu tố truyền thống như một bộ cộng, bộ nhân, và một bộ trễ đơn vị tạo
thành hệ thống xử lý tín hiệu số đa tốc độ.
Những hệ thống thời gian rời rạc với tốc độ mẫu khác nhau từ đầu đến
cuối tại những phần khác nhau của hệ thống được gọi là những hệ thống đa
tốc và là chủ đề thảo luận ở chương 1 của đồ án.
1.4. Các khối xử lý số đa tốc độ cơ bản
1.4.1. Bộ tăng tốc độ mẫu

0 5 10 15 20 25 30 35 40 45 50
-1
-0.5
0
0.5
1
Chuoi vao
n
Bien do
0 5 10 15 20 25 30 35 40 45 50
-1
-0.5
0
0.5
1
Chuoi ra su tang toc do mau he so 3

n
Bien do
Hình 1.3. Minh họa hoạt động tăng tốc độ lấy mẫu
11
Bộ tăng tốc độ mẫu bởi hệ số L, với L là số nguyên dương, còn có tên gọi
là bộ nội suy hay bộ giãn nở lấy tín hiệu lối vào
[ ]
nx
và tín hiệu lối ra là:

[ ]
n
x
u
=
[ ]



,0
,Lnx
≠
±±=
n
LLn , 2,,0
(1.1)
Ví dụ 1.1. Minh họa quá trình hoạt động tăng tốc độ mẫu
Hình 1.3 minh họa kết quả thu được của quá trình tăng tốc độ mẫu của một
chuỗi tín hiệu vào hình sin độ dài 50 với một tần số 0.12 Hz và hệ số tăng
tốc độ mẫu bằng 3.

Sơ đồ khối đại diện của bộ tăng tốc độ mẫu, được mô tả trên hình 1.4.

Hình 1.4. Sơ đồ khối sự tăng tốc độ mẫu
Lấy biến đổi z của biểu thức (1.1), ta được:

[ ]
z
X
u
=
[ ]
z
x
n
n
u
n
−
∞
−∞=
∑
=
[ ]
z
n
n
Lnx
−
∞
−∞=

∑
n như nhau
=
[ ]
z
Lm
m
mx
−
∞
−∞=
∑
= X
( )
z
L
(1.2)
Từ biểu thức của biến đổi z, ta có thể thu được quan hệ giữa tín hiệu vào và
ra của bộ tăng tốc độ mẫu trên miền tần số bằng cách thay z =
e
j
ϖ
vào biểu
thức (1.2):

( ) ( )
ee
X
Ljj
u

X
ωω
=
(1.3)
Từ đó có thể thấy được rằng, phổ của tín hiệu lối ra của bộ tăng tốc độ
mẫu là các phiên bản của phổ của tín hiệu lối vào bị nén lại L lần, do vậy
bộ tăng tốc độ mẫu không gây ra hiện tượng chồng phổ và vì vậy không
làm mất thông tin. Các phiên bản bị nén được gọi là ảnh và như vậy, bộ
tăng tốc độ mẫu tạo nên L-1 và gây ra hiệu ứng ảnh. Để khôi phục lại tín
12
hiệu gốc, các ảnh này cần được loại bỏ, các mạch lọc thông dải sẽ đảm
nhận chức năng này.
Do vậy một bộ tăng tốc độ mẫu luôn luôn có hai thành phần: bộ phận
tăng mẫu và mạch lọc mắc phía sau. Mạch lọc này được gọi là mạch lọc
tăng tốc độ mẫu. Hình 1.5 mô tả phổ tín hiệu lối vào và lối ra của bộ tăng
tốc độ mẫu với hệ số L = 2. Hoạt động tăng tốc độ mẫu có thể được minh
họa nhờ Matlab.
Ví dụ 1.2. Minh họa chi tiết trục tần số hoạt động tăng tốc độ mẫu dùng
matlab.
Đầu vào của bộ tăng tốc độ mẫu là một chuỗi có độ dài hạn chế với một
đáp ứng tần số hạn chế băng thông được tạo ra dùng M-file fir2. Đầu vào
fir2 như sau: độ dài chuỗi là 100, độ dài véc tơ đáp ứng mong muốn mag =
[0 1 0 0], và véctơ của tần số freg = [0 .45 .5 1].
Có thể thấy trên hình vẽ 1.6 biểu thị phổ lối ra của bộ tăng tốc độ mẫu
với hệ số L=5 có 5 thành phần bao gồm phiên bản của tín hiệu lối vào và L-
1 ảnh.

Hình 1.5. Biểu diễn bộ tăng tốc độ mẫu trên trục tần số. a) Phổ tín hiệu
vào và b) Phổ của tín hiệu ra với L = 2.
13

0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1
0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1
ω
/
π
Bien do
Pho cua tin hieu vao
14
0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1
0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1

ω
/
π
Bien do
Pho tin hieu ra
Hình 1.6. Phổ tín hiệu vào và ra của bộ tăng tốc độ mẫu với hệ số L=5.
1.4.2. Bộ giảm tốc độ mẫu
Ta đã biết mối quan hệ giữa tín hiệu vào và ra của bộ giảm tốc độ mẫu, còn
gọi là bộ nén được biểu thị bởi hệ thức:

[ ]
ny
=
[ ]
nMx
, (1.4)
với M là số nguyên.
Theo định nghĩa này thì chỉ những mẫu của tín hiệu lối vào
[ ]
nx
ở
những thời điểm bằng bội số của M thì được bộ giảm tốc độ mẫu giữ lại
còn M-1 mẫu trước đó đã bị loại bỏ, do đó số lượng mẫu trên một đơn vị
thời gian ở lối ra bị giảm đi M lần, kết quả được minh họa trong ví dụ 1.3.
Vì thế có tên là bộ giảm tốc độ mẫu hay bộ nén. Hình 1.7 mô tả tín hiệu lối
vào và lối ra của bộ giảm tốc độ mẫu với M = 2.

15

Hình 1.7. Tín hiệu vào và tín hiệu ra của bộ giảm tốc độ mẫu.

Ví dụ 1.3. Minh họa hoạt động giảm tốc độ mẫu
Quá trình giảm tốc độ mẫu của một chuỗi vào Sin dùng Matlab được khảo
sát. Đầu vào dữ liệu là độ dài của chuỗi vào, hệ số bộ giảm tốc độ mẫu và
tần số hàm sin (Hz). Hình 1.8 biểu diễn kết quả thu được từ một chuỗi sin
độ dài với một tần số f = 0.042Hz và bộ giảm tốc độ mẫu hệ số 3.
0 5 10 15 20 25 30 35 40 45 50
-1
-0.5
0
0.5
1
Chuoi vao
n
Bien do
0 5 10 15 20 25 30 35 40 45 50
-1
-0.5
0
0.5
1
Chuoi ra su giam toc do mau he so 3
Bien do
n
Hình 1.8. Minh họa hoạt động giảm tốc độ mẫu
Biến đổi z hệ thức (1.4), ta có:
16

( )
[ ]
∑

∞
−∞=
−
=
n
n
z
MnxzY
. (1.5)
Vế phải của phương trình (1.5) không thể biểu thị trực tiếp qua
( )
zX
, vì vậy
ta phải định nghĩa một dãy trung gian
[ ]
n
x
int
có các giá trị của mẫu giống
như của
[ ]
nx
tại các thời điểm bằng bội số của M và bằng không tại các giá
trị khác:

[ ]
n
x
int
=

[ ]
≠
±±=



n
MMnnx , 2,,0
,0
,
(1.6)
Khi đó biểu thức (1.6) có dạng :

( )
[ ] [ ]
z
x
z
n
n n
n
MnMnxzY
−
∞
−∞=
∞
−∞=
−
∑ ∑
==

int

=
[ ]
( )
z
x
z
x
MMk
n
k
1
intint
=
−
∞
−∞=
∑
. (1.7)
Bây giờ
[ ]
n
x
int
có thể được liên hệ với
[ ]
nx
qua hệ thức
[ ]

n
x
int
=
[ ]
nc
[ ]
nx
,
với
[ ]
nc
được định nghĩa như sau:

[ ]
nc
=
≠
±±=



n
MMn , 2,,0
,0
,1
(1.8)
[ ]
nc
còn được biểu thị dưới dạng khác như sau:

[ ]
nc
=
∑
−
=
1
0
1
M
k
kn
M
W
M
(1.9)
với
W
M
e
Mj
π
2−
=
. Thay thế
[ ]
n
x
int

=
[ ]
nc
[ ]
nx
vào biểu thức (1.9) biến đổi z của
[ ]
n
x
int
, ta được:

( )
[ ] [ ]
nxncz
n
X
∑
∞
−∞=
=
int
z
n−
=
[ ]
z
W
n
n

M
k
kn
M
nx
M
−
∞
−∞=
−
=
∑ ∑






1
0
1
=
∑ ∑
−
=
∞
−∞=
−







1
0
][
1
M
k n
n
kn
M
z
Wnx
M
=
( )
∑
−
=
−
1
0
1
M
k
k
M
W

zX
M
. (1.10)
Do vậy, sau khi thay (1.10) vào (1.7), sẽ thu được biến đổi z của tín hiệu
lối ra của bộ giảm tốc độ mẫu liên hệ với biến đổi z của tín hiệu lối vào
theo hệ thức:
17

( )
∑
−
=
−
=
1
0
1
W
1
)(
M
k
k
M
M
z
X
M
zY
. (1.11)

Thay
e
j
z
ω
=
, ta được:

( )
e
j
Y
ω
=
( )
( )
∑
−
=
−
1
0
/2
1
M
k
Mkj
e
X
M

πω
(1.12)
Như vậy, phổ của tín hiệu lối ra của bộ giảm tốc độ mẫu bao gồm M
phiên bản của tín hiệu lối vào bị dịch chuyển đồng đều một lượng bằng
M/2
π
với hệ số tỷ lệ
M1
. Hệ thức (1.11) cũng cho thấy, việc giảm tốc
độ mẫu luôn luôn gây nên sự chồng phổ của tín hiệu lối ra. Để thấy rõ điều
này, ta xét trường hợp giảm tốc độ mẫu hệ số M = 2 với tín hiệu lối vào là
[ ]
nx
. Đối với trường hợp này thì hệ thức (1.11) có dạng:

( )
zY
=
( ) ( )
[ ]
W
z
W
z
XX
1
2
21
0
2

21
2
1
+
=
( ) ( )
[ ]
zz
XX
2121
2
1
−+
(1.13)
vì thế:

( )
e
j
Y
ω
=
( ) ( )
[ ]
ee
jj
XX
−
+
2/2

2
1
ωω
(1.14)
Nếu vẽ đồ thị của phương trình (1.14) ta sẽ thấy được sự chồng phổ xảy ra
giữa hai thành phần
)(
e
j
X
ω
và
)(
e
j
X
−
ω
. Thật vậy, đồ thị của
)(
2
1
2/
e
j
X
ω
trên hình 1.9(b) được vẽ bằng đường đậm nét, còn đồ thị của phần
)(
2

1
2/
e
j
X
ω
−
thu được vẽ bằng đường nét đứt trên hình 1.9b, bởi vì ta có:

( )
e
j
X
−
2/
ω
=
( )
( )
e
j
X
2/2
πϖ
−
(1.15)
18
a)

b)

Hình 1.9. Sự chồng phổ (miền gạch sọc) gây ra do giảm tốc độ mẫu.
Rõ ràng là đồ thị của hai số hạng trong biểu thức (1.14) có vùng chồng lấn
lên nhau, do đó dạng gốc của phổ của tín hiệu lối vào
)(
e
j
X
ω
bị biến dạng
khi giảm tốc độ mẫu. Hiện tượng đó được gọi là sự chồng phổ. Để tránh sự
chồng phổ này thì tín hiệu lối vào phải được hạn chế băng thông sao cho
phổ của nó
)(
e
j
X
ω
bằng không khi
2
πω
≥
. a)
a)
19
b)

Hình 1.10. Phổ tín hiệu lối vào và lối ra của bộ giảm tốc độ mẫu không
chồng phổ.
Đối với trường hợp tổng quát với hệ số giảm tốc độ mẫu bằng M thì tín

hiệu lối vào phải được hạn chế băng thông sao cho phổ của nó nằm trong
vùng
M
πω
<
như mô tả trên hình 1.9 với M = 2.
Minh họa hiệu ứng méo gập nguyên nhân bởi giảm tốc độ lấy mẫu trong ví
dụ 1.4
Ví dụ 1.4. Minh họa chi tiết hiệu ứng méo gập gây ra bởi giảm tốc độ mẫu
dùng Matlab
Hình 1.11 biểu diễn hiệu ứng méo gập của bộ giảm tốc độ mẫu. Trong đó,
tín hiệu vào là tín hiệu hồi đáp được tạo ra dùng Fier2. Đây là véc tơ tần số
đã được lựa chọn là freg = [0 0.42 0.48 1].
Phổ tín hiệu lối vào và ra được mô tả trên hình 1.11. Vì tín hiệu lối vào
bị hạn chế băng thông đến tần số
2
πω
=
, nên phổ lối ra gần giống như
phổ lối vào chỉ khác là bị kéo dài gấp 2 lần trên trục tần số, còn biên độ thì
bị giảm đi một nửa. Đối với trường hợp M =3 ( hình 1.11c), phổ tín hiệu lối
ra bị biến dạng rất nhiều so với phổ lối vào; điều này là do sự chồng phổ
gây ra.
20
0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1
0
0.1
0.2
0.3
0.4

0.5
0.6
0.7
0.8
0.9
1
ω
/
π
B ien do
P ho tin hieu loi vao
a)
0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1
0
0.05
0.1
0.15
0.2
0.25
0.3
0.35
0.4
0.45
0.5
ω
/
π
Bien do
Pho tin hieu ra
21

b)
0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1
0
0.05
0.1
0.15
0.2
0.25
0.3
0.35
0.4
0.45
0.5
ω
/
π
Bien do
Pho tin hieu ra
c)
Hình 1.11. a) Phổ tín hiệu vào phổ tín hiệu ra của bộ giảm tốc độ mẫu, b)
vớí M = 2, c) với M = 3.
1.4.3. Mạch lọc giảm tốc độ mẫu
Trong nhiều ứng dụng, bộ giảm tốc độ mẫu được đặt trước một mạch lọc
thông thấp. Mạch lọc này đảm bảo cho tín hiệu giảm tốc độ mẫu được hạn
chế băng thông ở trong vùng
≤
ω
M/
π
và được gọi là mạch lọc giảm tốc

độ mẫu ( hình 1.12a) .

a)

22
b)
Hình 1.12. a) Mạch giảm tốc độ mẫu hoàn chỉnh và b) đáp ứng tần số lý
tưởng của mạch lọc giảm tốc độ mẫu.
a)
b)
23
π
2/
π
2/
ω
p
2/
ω
p
−
2/
π
−
π
−
)(
e
j
X

ω
ω
0
)(
e
j
H
ω

c)
Hình 1.13. a) Phổ của tín hiệu lối vào
[ ]
nx
, b)Phổ của tín hiệu lối ra của
bộ giảm tốc độ mẫu với
[ ]
nx
đã được lọc trước,
c) Phổ của tín hiệu ra của bộ giảm tốc độ mẫu hệ số M= 2 chưa
được lọc trước,vùng gạch chéo biểu thị vùng chồng phổ.
Đáp ứng biên độ của mạch lọc giảm tốc độ mẫu lý tưởng được cho bởi biểu
thức sau:

( )
e
j
H
ω
=
πωπ

ω
ω
≤≤
≤



M
M
p
,0
,1
(1.16)
với
ω
p
là tần số cao nhất cần được giữ lại trong tín hiệu được giảm tốc độ
mẫu.
Hình vẽ 1.13 mô tả ảnh hưởng của mạch lọc giảm tốc độ mẫu lên đáp
tuyến tần số của tín hiệu lối ra
[ ]
ny
của bộ giảm tốc độ mẫu với M = 2.
Hình 1.13(a) vẽ phổ của tín hiệu lối vào
[ ]
nx
và phổ của mạch lọc giảm tốc
độ mẫu. Các tần số cắt dải thông và dải chặn của mạch lọc giảm tốc độ mẫu
24
tương ứng là

2
ω
p
và
2
π
, ở đây
ω
p
cũng là tần số cao nhất của tín hiệu
lối vào cần được bảo toàn ở lối ra của bộ giảm tốc độ mẫu.
Từ biểu thức (1.14) đáp ứng tần số
)(
e
j
Y
ω
của tín hiệu lối ra của bộ giảm
tốc độ mẫu có dạng:

( )
e
j
Y
ω
=
2
1
( ) ( )
[ ]

ee
jj
VV
−
+
2/2/
ωω
ở đây
)(
e
j
V
ω
là đáp ứng tần số lối ra của mạch lọc giảm tốc độ mẫu. Vì
được lọc trước nên không có sự chồng phổ giữa hai phổ ở lối ra của bộ
giảm tốc độ mẫu (1.13b)
Tuy nhiên, không thể khôi phục lại được hoàn chỉnh tín hiệu lối vào gốc
[ ]
nx
từ phiên bản đã được giảm tốc độ mẫu
[ ]
ny
. Mạch lọc
( )
zH
được sử
dụng để bảo toàn
)(
e
j

X
ω
trong vùng
ω
≤
2
ω
p
, nó có thể xây dựng lại
phần này một cách chính xác từ
[ ]
ny
. Nói cách khác, nếu
[ ]
nx
không được
lọc trước khi giảm tốc độ mẫu thì hai thành phần
)(21
2
e
j
X
ω
và
)(21
2
e
j
X
−

ω
sẽ chồng phổ, kết quả ở lối ra của bộ giảm tốc độ mẫu có sự chồng phổ rất
mạnh (hình 13c).
1.4.4. Mạch lọc tăng tốc độ lấy mẫu:
Để khôi phục lại tín hiệu gốc, các ảnh do việc tăng tốc độ mẫu sinh ra cần
được loại bỏ. Ta sẽ dùng một mạch lọc giảm tốc độ mẫu mắc phía sau bộ
tăng tốc độ mẫu. Như vậy, một bộ tăng tốc độ mẫu luôn gồm hai thành
phần: bộ tăng tốc độ mẫu và một mạch lọc giảm tốc độ mắc phía sau. Đáp
ứng tần số của mạch lọc tăng tốc độ mẫu này cũng có dạng như mạch lọc
giảm tốc độ mẫu (hình 1.11b). Một bộ tăng tốc độ mẫu hoàn chỉnh có sơ đồ
khối cho trên hình 1.14.

25
Hình 1.14. Sơ đồ khối của bộ tăng tốc độ mẫu hoàn chỉnh
a)
b)
c)
Hình 1.15. a) Phổ của tín hiệu lối vào, b)Phổ của tín hiệu lối ra của bộ
tăng tốc mẫu. c)Phổ của tín hiệu lối ra của mạch lọc tăng tốc độ mẫu.
Trên miền thời gian,
[ ]
ny
là tích chập của
[ ]
n
y
1
với đáp ứng xung
[ ]
nh

của
mạch lọc tăng tốc độ mẫu
( )
zH
, kết quả là các mẫu giá trị không do bộ tăng
tốc độ mẫu chèn vào bị loại bỏ bởi mạch lọc
( )
zH
. Hình 1.15 mô tả ảnh
hưởng của mạch lọc tăng tốc độ mẫu trên miền thời gian.
1.4.5. Thay đổi tốc độ mẫu nhờ Matlab
Trong hộp công cụ xử lý tín hiệu của Matlab có ba hàm số đặc biệt để tăng
tốc độ mẫu, giảm tốc độ mẫu và thay đổi mẫu. Đó là các hàm số: decimate,
interp và resample.
26
Hàm decimate được sử dụng để giảm tốc độ mẫu của véc tơ tín hiệu lối
vào, hệ số M và cho kết quả đầu
y
với cú pháp sau :

y
= decimate(x,M,N,’fir’)
Ở đây sẽ thiết kế mạch lọc fir thông thấp với tần số cắt
M
π
và chiều dài
N.
Ví dụ sau đây minh họa quá trình giảm tốc độ mẫu dùng Matlab.
Ví dụ 1.5. Minh họa quá trình giảm tốc độ mẫu dùng Matlab
Ta xem xét bộ giảm tốc độ mẫu hệ số M bất kỳ với tín hiệu lối vào là tổng

của hai tín hiệu hình sin có tần số chuẩn
f
1
và
f
2
và có chiều dài N dùng
mạch lọc thông thấp FIR 30-tap có tần số cắt dải chặn là
M
π
. Áp dụng
cho trường hợp N = 100, M = 2,
043.0
1
=
f
, và
031.0
2
=
f
. Hình 1.16 minh
họa cho ví dụ ở trên.
Hàm interp có thể được sử dụng để tăng tốc độ mẫu của tín hiệu lối vào
[ ]
nx
một hệ số L và cho kết quả đầu ra y với cú pháp sau:
y = interp(x,L,N,alpha)
hoặc
[y,h] = interp(x,L,N,alpha)

với h là hệ số của mạch lọc.
Mạch lọc thông thấp được thiết kế để chèn thêm các mẫu có giá trị bằng
không là mạch lọc thông thấp FIR đối xứng có chiều dài 2LN+1, ở đây N
10
≤
. Tín hiệu lối vào được giả thiết là giới hạn dải trong vùng
≤≤
ω
0
alpha, ở đây alpha
5,0≤
.
27