Thực tập vô tuyến đại cương - Bài 6 docx

Bài 6
sơ đồ sử dụng transistor trờng (jfet)



Mục đích: Nghiên cứu cấu trúc mạch và phân tích hoạt động của các mạch điện
tử sử dụng transistor trờng loại JFET (mạch khuếch đại một chiều, xoay chiều
và các sơ đồ khóa nối tiếp, song song). Ngoài ra còn phân tích và khảo sát một số
sơ đồ dùng transistor trờng loại MOSFET.

Phần lý thuyết

1. các vi mạch lôgíc dùng transistor trờng
1.1. Khái niệm về Transistor trờng.
Transistor trờng là một loại dụng cụ bán dẫn hoạt động dựa trên hiệu ứng
trờng. Dòng qua transistor trờng là dòng các phân tử tải điện cơ bản chạy qua
kênh dẫn đợc điều khiển bởi điện trờng. Có 2 loại transistor trờng:
- Loại JFET (Junction Field Effeet transistor): Điều khiển hạt tải điện qua
kênh dẫn là lớp tiếp giáp
hoặc bằng hàng rào Shottky.
np
- Loại MOSFET (Metal Oxide Semiconductor Field Effeet transistor):
Điều khiển hạt tải điện qua kênh dẫn bằng cửa cách điện.
Các đặc điểm của transistor trờng:
- Có điện trở vào rất lớn R
V
= (~ 10
14
). Dòng qua transistor trờng

đợc điều khiển bằng điện áp (đây chính là điểm khác giữa transistor trờng và
transistor lỡng cực).
- Transistor trờng có tạp âm nội rất nhỏ.
- Công suất tiêu tán trên transistor trờng rất bé.
1.2. Cấu tạo và nguyên tắc hoạt động của JFET
1.2.1/ Cấu tạo của JFET
Hình 6.1 trình bày cấu trúc, ký hiệu và cách mắc nguồn cho transistor
trờng JFET kênh n. ở phần giữa của tấm bán dẫn loại n ngời ta tạo ra một lớp
tiếp giáp
để làm thành cực cửa điều khiển. Khi đặt một điện áp phân cực
ngợc vào cực cửa sẽ làm thay đổi bề dày của vùng diện tích không gian lớp tiếp
giáp. Tiết diện của kênh dẫn n sẽ hẹp đi làm dòng qua kênh dẫn giảm. Do đó khi
thay đổi điện áp đặt vào G sẽ điều khiển đợc dòng điện qua transistor trờng.
np

115
Kết quả là dòng máng sẽ phụ thuộc vào điện áp giữa cực máng và cực nguồn
(U
DS
) và phụ thuộc cả vào điện áp điều khiển giữa cực cửa và cực nguồn (U
GS
):
.
()
DSGSD
UUfI ,=

a): Cấu trúc của JFET kênh n. c) Cách mắc nguồn điện.
b) Ký hiệu của JFET
kênh N.

Hình 6.1: Vẽ transistor JFET kênh n.
1.2.2/ Các đặc trng của JFET
Đặc trng
; gọi là đặc tuyến truyền đạt )(
GSD
UfI =
Đờng đặc trng dòng máng phụ thuộc vào điện áp giữa cực cửa và cực
nguồn khi U
DS
= const đợc trình bày trên hình 6.2. Đờng đặc trng trên đợc
xác lập từ thực nghiệm.

),(
GSDSD
UUfI =

n
Go
GS
DoD
U
U
II

= 1

n = 1,5 ữ 2,5
Độ dốc của đờn
g
đặc trn
g
:

constU
dU
dI
V
mA
D
DS
GS
D
=
=








constU

dI
dU
r
DS
D
DS
D
=
=


Hình 6.2

116

a) V
GS
= 0V
b) V
GS
=

2V c) V
GS
=

3V
Hình 6.3

Trên hình 6.3 trình bày các hình ảnh minh họa sự thay đổi độ rộng kênh

dẫn theo điện áp phân cực ngợc đặt vào diode: độ rộng kênh dẫn hẹp đi khi điện
áp phân cực ngợc đặt vào cực cửa tăng lên.
Đặc trng
: )(
DSD
UfI =
Họ các đờng đặc trng dòng máng phụ thuộc vào điện áp giữa cực cửa và
cực nguồn ứng với các giá trị điện áp khác nhau của U
GS
= const đợc trình bày
trên hình 6.4.

Hình 6.4
Đặc trng : )(
GSG
UfI =

117
Hình 6.5 biểu diễn đặc trng dòng I
G
của JFET. Khi điện áp V
GS
mắc theo
chiều phân cực thuận (hình 6.5a) đặc trng có dạng giống nh diode chỉnh lu.

(a): Điện áp V
GS
phân cực thuận. (b): Điện áp V
GS
phân cực ngợc.

Hình 6-5: Đặc trng dòng ở lối vào của JFET kênh n.
1.3. Cấu trúc và nguyên tắc hoạt động của transistor loại MOSFET
I.3.1/ Cấu trúc của MOSFET
Điểm khác biệt về cấu trúc giữa transistor trờng loại JFET và MOSFET là
cực cửa G của MOSFET bằng kim loại không tiếp giáp trực tiếp với bán dẫn, nó
đợc cách điện hoàn toàn với chất bán dẫn nhờ một lớp điện môi là lớp ôxit bán
dẫn. Tùy theo cấu trúc của MOSFET chúng đợc chia thành hai loại:
- Loại có kênh cảm ứng.
- Loại có kênh tạo sẵn.
1. Transistor trờng MOSFET loại có kênh cảm ứng.
a) Cấu trúc của Transistor trờng có kênh cảm ứng:
Cấu trúc và ký hiệu của Transistor trờng MOSFET kênh n cảm ứng đợc
trình bày trên hình 6.6.
Trên một đế bán dẫn Si loại p có điện trở suất rất cao, ngời ta tạo một lớp
điện môi SiO
2
cách điện bằng cách nung nóng ở nhiệt độ cao 1000
o
C trong môi
trờng ôxy.
Bằng phơng pháp quang khắc, ngời ta tạo hai cửa sổ để rồi qua đó bằng
phơng pháp khuyếch tán tạo ra hai vùng bán dẫn loại n pha tạp mạnh (n
+
). Hai
miền này có điện trở suất nhỏ tạo thành cực máng và cực nguồn.

118
Để tạo cực cửa, ngời ta phủ lớp kim loại lên lớp oxide nằm giữa hai miền
S và D. Lối ra lấy trên điện cực kim loại này gọi là cực cửa G.

b) Kí hiệu
MOSFET - n
a) Cấu trúc của MOSFET kênh n.
Hình 6.6: Cấu trúc và ký hiệu của transistor MOSFET
Nh vậy ta thấy giữa cực cửa và đế bán dẫn có một lớp điện môi rất mỏng
là SiO
2
.
Hình 6.7 là hình ảnh minh họa tạo thành kênh cảm ứng khi có điện áp
phân cực đặt vào cực cửa G.
b) Nguyên tắc hoạt động của Transistor trờng MOSFET kênh cảm ứng.
Sơ đồ mắc nguồn điện phân cực cho Transistor trờng MOSFET kênh cảm
ứng đợc trình bày trên hình 6.7. Khi cha có điện áp đặt vào cực cửa, cực đế và
cực nguồn thì kênh dẫn giữa S và D cha đợc hình thành. Khi ta nối cực cửa với
cực dơng và nối đế và cực S với cực âm của nguồn điện V
GS
. Do cách cấu tạo
nh trên mà giữa cực cửa và cực đế hình thành một tụ điện với khoảng cách giữa
hai bản tụ là chiều dầy lớp điện môi SiO
2
.
Do đó phần bên trong đế, ngay sát bề mặt cực cửa sẽ hình thành một lớp
điện tích âm trái dấu. Lớp điện tích này sẽ tạo thành một kênh dẫn loại n nối liền
hai cực nguồn S và cực máng D. Điện trờng giữa hai cực cửa và đế càng lớn thì
tiết diện của kênh cảm ứng càng lớn, do đó dòng điện giữa cực S và cực D càng
lớn. Vì vậy thay đổi điện áp điều khiển tác dụng lên cực cửa ta có thể điều khiển

dòng qua transistor.

119


Hình 6.7: Sự hình thành kênh cảm ứng khi có điện áp phân cực.

Trên hình 6.8 trình bày đặc trng Von - Ampe biểu diễn sự phụ thuộc của
dòng máng vào điện thế giữa cực máng và cực nguồn Transistor trờng MOSFET
kênh cảm ứng.

Hình 6.8

Transistor trờng MOSFET kênh cảm ứng đợc dùng rất phổ biến trong
các mạch vi điện tử lôgic. Đoạn sau chúng ta sẽ khảo sát các mạch vi điện tử số
họ CMOS trong đó ngời ta đã sử dụng phối hợp hai loại Transistor trờng
MOSFET kênh n và kênh p.

120
2. Transistor trờng MOSFET loại có kênh tạo sẵn.
Quy trình chế tạo MOSFET có kênh đợc tạo sẵn cũng trải qua các bớc
tơng tự nh chế tạo MOSFET có kênh cảm ứng. Trên hình 6.9 trình bày cấu trúc
của MOSFET kênh n đợc tạo sẵn.


b) Kí hiệu
MOSFET - n

a) Cấu trúc của MOSFET kênh n đợc tạo sẵn.
Hình 6.9

Kênh dẫn điện loại n nối liền giữa cực nguồn S và cực máng D cũng đợc
tạo ra bằng phơng pháp khuếch tán nh cực nguồn và cực máng nhng với nồng
độ tạp chất ít hơn.
Sau khi hoàn thành công đoạn tạo đợc kênh dẫn n ở cực cửa ngời ta lại
nung nóng ở nhiệt độ cao trong môi trờng ôxy để tạo đợc một lớp cách điện
mỏng SiO
2
, và ngời ta dùng phơng pháp phun kim loại trong chân không để
phủ một lớp kim loại ở trên lớp ôxit nằm trên kênh dẫn n để tạo thành cực cửa G.
Nguyên tắc hoạt động của transistorMOSFET có kênh tạo sẵn.
Hình 6.10 là sơ đồ mắc nguồn nuôi cho Transistor MOSFET có kênh tạo
sẵn.
Khi nối cực cửa với nguồn điện thế âm (Hình 6-10b), trong kênh n sẽ hình
thành lớp nghèo phần tử tải điện. Do đó, nó làm giảm tiết diện của kênh và làm
tăng điện trở của kênh dẫn và làm cho dòng I
DS
giảm.
Đặt điện thế dơng vào cực cửa (Hình 6.10a), tiết diện của kênh dẫn tăng
lên, điện trở của kênh dẫn giảm làm cho dòng I
DS
tăng lên. Nh vậy, thay đổi thế
phân cực đặt vào cực cửa ta sẽ thay đổi đợc tiết diện của kênh dẫn, và do đó
thay đổi đợc dòng điện giữa D và S.

121
(a) (b)
Hình 6.10: Sơ đồ mắc nguồn nuôi cho transistor MOSFET có kênh tạo sẵn

Đặc trng Von-Ampe
)(

DSD
UfI
=
của MOSFET kênh tạo sẵn đợc trình
bày trên hình 6.11.


Hình 6.11: Họ đặc trng Von-ampe )(
DSD
UfI
=


Hình 6.11 là đặc trng
)(
DSD
UfI
=
ứng với các giá trị điện áp khác nhau
giữa cực cửa và cực nguồn U
DS
. Dựa vào các đờng đặc trng ta có thể xác định
điểm làm việc ban đầu cho các tầng khuếch đại dùng MOSFET kênh tạo sẵn.
Đặc trng hình 6.12 cho chúng ta thấy khi đế và cực nguồn nối tắt với
nhau U
DS
=0) đờng đặc trng có dạng tuyến tính và độ dốc tốt nhất nên trong
thực tế ngời ta hay nối cực đế với cực nguồn S.

122

Hình 6.12

Vi mạch lôgic họ MOS
Transistor trờng MOSFET đợc dùng để tạo các mạch lôgic. Các mạch
lôgic thuộc họ MOS có công suất tiêu thụ nhỏ, ngày nay các mạch vi điện tử cỡ
lớn LSI thờng dùng MOSFET.
Các kí hiệu khác nhau của transistor trờng MOSFET thờng gặp trong
các tài liệu nớc ngoài đợc nêu trên hình 6.13.


Hình 6.13: Kí hiệu Transistor trờng MOSFET

2.Đặc tính cơ bản và tham số của transistor hiệu ứng trờng
Phân loại và các đặc điểm cơ bản.
Transistor hiệu ứng trờng thờng đợc phân loại theo sơ đồ sau:






123

FET (field effect transistor)
FET
có cửa cách điện MOSSFET
(Metal - oxide - Semi conduetor
field effect transistor)
FET

có lớp chuyển tiếp p - n
(Junction
FET)
JFET
Kênh n Kênh
p

Kênh tạo sẵn Kênh cảm ứn
g
Kênh n
Kênh
p
Kênh n Kênh
p


Nh vậy transistor hiệu ứng trờng có 6 loại: Ký hiệu, cách phân cực và
đặc tuyến nh hình sau:
Loại JFET

Kí hiệu Đặc trng truyền đạt Đặc trng ra

D
S
Kênh n
o
o
o
U
DS

U
GS
G


U
GS
I
D
U
P
U
GS0
I
DSS
I
D
U
P
U
DS
U
GS0
U
GSU
= 0



S

Kênh p
o
G
o
Do


U
GS
I
D
U
P
U
DS
I
D
U
P
I
DSS
= 0
U
GSU




124
MOSFET có kênh tạo sẵn

Kênh n
D
S
o
o
I
DSS
I
D
U
P
U
DS
U
GS
= 0
U
GS
I
D
U
P
G
o

Kênh p
G
o
D
S

o
o
U
GS
I
D
P
I
DSS
I
D
U
DS
U
GS
= 0
U
P
U


MOSFET có kênh cảm ứng
I
DSS
I
D
U
P
2U
P

I
DSS
U
P
U
GS
= 2U
P
U
GS
= U
P
I
D
U
DS
U
GS
Kênh n
G
o
Do
S
o

U
GS
U
P
2U

P
I
DSS
I
DSS
I
D
I
D
U
DS
U
GS
= 2U
p
Kênh p
G
o
Do
S
o

Nếu đặt vào giữa cực cửa G (Gate) và cực nguồn S (Source) một tín hiệu
thì U
GS
thay đổi làm cho điện trở giữa cực máng D (Drain) và cực nguồn (Source)
thay đổi đo đó dòng điện cực máng I
D
thay đổi theo. Vậy FET là một dụng cụ
điện tử điều khiển bằng điện áp giống nh triốt chân không.

Trong thực tế có nhiều FET đối xứng, tức là có thể đổi cực máng và cực

125
nguồn mà tính chất của FET không đổi.
- Trong JFET cực cửa nối với cực máng- nguồn qua mặt ghép n-p hoặc
p-n. Trong hoạt động lớp tiếp xúc p-n này luôn phân cực ngợc.
- Với MOSFET thì cực cửa và kênh máng-nguồn đợc cách ly bởi lớp SiO
2

do đó dòng của cực cửa luôn bằng không.
Khi làm việc dòng cửa của JFET cỡ 1pA đến 10nA, còn dòng cửa của
MOSFET nhỏ hơn của JFET cỡ 10
3

lần. Vì vậy điện trở vào của JFET nằm trong
khoảng từ 10
10
ữ 10
13
và của MOSFET từ 10
13
ữ 10
15
.
JFET và MOSFET có kênh tạo sẵn dòng máng lớn khi U
GS
= 0 vì vậy các
loại transistor trờng này còn có tên chung là JFET tự dẫn. Ngợc lại FET có
kênh cảm ứng, U
GS

= 0 dòng máng I
D
= 0 do đó gọi là FET tự ngắt. Thông thờng
đối với MOSFET cực đế đợc nối với cực nguồn.
Trên đặc tuyến ra
)(
DSD
UfI
=
ta nhận thấy khi U
DS
quá lớn thì dòng
máng I
D
tăng đột biến, lúc đó sẽ xẩy ra hiện tợng đánh thủng. Điện áp đánh
thủng cỡ 20 ữ 50V.
3. Các sơ đồ khuếch đại sử dụng transistor JFET
3.1. Mạch khuếch đại một chiều dùng JFET nối kiểu source chung.
Sơ đồ cách mắc nh trên hình 6.1 (phần c). Sơ đồ này tơng đơng với
kiểu mắc emitter chung của transistor lỡng cực, tuy nhiên để điều khiển đợc
dòng qua transistor trờng JFET kênh n này thì nguồn thế vào điều khiển phải là
thế âm (thế cực G là âm so với thế ở cực nguồn - S).
Mạch khuếch đại này nhằm khảo sát mối quan hệ giữa thế vào U
V
(thế
giữa cực G và cực S) với dòng qua transistor trờng I
D
và khảo sát quan hệ giữa
U
v

và U
r
(thế giữa 2 cực S và D):
)
(
vD
UfI = và
)(
vr
UgU
=
.
Sơ đồ thực nghiệm đợc chỉ ra trên hình A6-1 (phần thực nghiệm). Để có
đợc thế U
v
là âm ta phải sử dụng nguồn 12V và nối J1, J2. Việc khảo sát đợc
tiến hành từng bớc đợc nêu trong phần thực nghiệm và ghi kết quả vào bảng
6-1.
3.2. Mạch khuếch đại xoay chiều dùng JFET: (kênh n)
Để mạch làm việc đợc với tín hiệu lối vào là xoay chiều ta phải xác lập
chế độ mạch khuếch đại ở chế độ điều khiển đợc, tức là phân áp cho cực G
phải âm và điểm làm việc của transistor ở vùng tuyến tính. Tín hiệu xung lối vào
đợc đa qua tụ. Sơ đồ thực nghiệm vẫn là hình A6-1 (phần thực nghiệm). Việc

126
khảo sát mạch này đợc tiến hành từng bớc và gồm 2 nội dung chính là:
- Đo biên độ tín hiệu ra tơng ứng với các giá trị biên độ tín hiệu vào từ
10mV ữ 500mV theo bảng A6-2 và tính giá trị hệ số khuếch đại thế
vr
UUK = .

- Khảo sát đặc trng tần số f : Thay đổi tần số tín hiệu vào. Đo biên độ
xung ra, tính
vr
UUK
=
và vẽ sự phụ thuộc của K vào f (tần số).
4. Các sơ đồ khoá dùng transistor trờng
4.1. Sơ đồ khoá nối tiếp: xem hình 6.14 (phần a)
Khi khóa K mở : U
ra
= 0
Khi khoá K đóng (nối):
()
vo
o
o
ra
U
RR
R
U .
+
=

4.2. Sơ đồ khoá song song: xem hình 6.2 (phần b)
Khi khóa K mở : U
ra
= U
vào
Khi khoá K đóng (nối): U

ra
= 0
Trong bài này khoá K đợc sử dụng làm từ transistor trờng JFET kênh n.
Do đó, khoá K sẽ ở trạng thái mở (R = ) khi thế cực cửa (Date) là âm so với cực
nguồn (Sourse) và khoá K ở trạng thái đóng (R = 0) khi thế này U
GS
0. Để điều
khiển khoá ta dùng các thế 1 chiều hoặc máy phát xung. Tín hiệu đa vào các lối
vào mạch (giá trị U
vào
) có thể là các thế một chiều hoặc xoay chiều tần số thấp (so
với tín hiệu điều khiển khoá).

o
o
R
*
K
U
vào
U
ra
o
o
R
o
a) Khoá nối tiếp
U
vào
o

o
R
o
K
U
ra
o
o

b) Khoá song song

Hình 6.14: Mô hình chế độ khoá

Việc khảo sát khoá nối tiếp đợc thực hiện trên sơ đồ ở hình A6-2 (phần
thực nghiệm). Với khoá song song ta dùng sơ đồ hình A6-3. Các kết quả khi thế
U
vào
là các giá trị một chiều đợc đo và ghi vào các bảng 6-4 (với khoá nối tiếp)
và bảng 6-5 (cho khoá song song). Khi U
vào
là các giá trị xoay chiều thì các kết

127
quả (tín hiệu điều khiển, tín hiệu ra) đợc quan sát trên dao động ký và đợc vẽ
lại.
5. Các sơ đồ khuếch đại sử dụng MOSFET
Tơng tự nh transistor lỡng cực, với transistor MOSFET ta có 3 kiểu
mắc khuếch đại là:
- Kiểu source chung (tơng ứng với kiểu emitter chung dùng transistor
lỡng cực).

- Kiểu drain chung (tơng ứng với kiểu collector chung).
- Kiểu Gate chung (tơng ứng với kiểu base chung).
Điểm khác chủ yếu của các sơ đồ dùng MOSFET so với khi dùng JFET
kênh n là ta không cần phân cực âm cho cực cửa.
Các sơ đồ thực nghiệm này đợc trình bày trên các hình A6.4a, hình
A6.4b và hình A6.4c. Việc khảo sát chủ yếu là khảo sát quan hệ U
ra
= f (U
vào
) và
tính hệ số khuếch đại. Ngoài ra, với sơ đồ kiểu emitter chung ta còn khảo sát đặc
trng tần số (sự phụ thuộc của K vào tần số f ).

128

Phần thực nghiệm

A. Thiết bị sử dụng:
1. Thiết bị chính cho thực tập tơng tự (Khối đế nguồn)
2. Panel thí nghiệm AE - 106N về transistor trờng (Gắn lên khối đế nguồn).
3. Dao động ký 2 chùm tia.
4. Dây nối cắm 2 đầu.
B. Cấp nguồn và nối dây
Panel thí nghiệm AE - 106N chứa 4 mảng sơ đồ A6- 1 A6- 4, với các
chốt cắm nguồn riêng. Khi sử dụng mảng nào thì cấp nguồn cho mảng sơ đồ đó.
Đất (GND) của các mảng sơ đồ đất đợc nối sẵn với nhau. Do đó chỉ cần nối đất
chung cho toàn khối đế.
1. Bộ nguồn chuẩn DC POWER SUPPLY của thiết bị cung cấp các thế
chuẩn
, cố định.
V5 V12
2. Bộ nguồn điều chỉnh DC ADJUST POWER SUPPLY của thiết bị cung
cấp các giá trị điện thế một chiều
V15 0
+
và
V15 0

. Khi vặn các biến trở

chỉnh nguồn, cho phép định giá trị điện thế cần thiết. Sử dụng đồng hồ đo thế DC
trên thiết bị chính để xác định điện thế đặt
3. Khi thực tập, cần nối dây từ các chốt cấp nguồn của khối đế tới trạm
nguồn của mảng sơ đồ cần khảo sát.
(
Chú ý: Cắm đúng phân cực của nguồn và đồng hồ đo).
C. Các bài thực tập
1. Sơ đồ transitor trờng nối kiểu source chung.
1.1 Khuếch đại một chiều (DC)
Nhiệm vụ:
Sinh viên hiểu đợc nguyên tắc khuếch đại của transistor trờng, sơ đồ
mắc kiểu source chung và đo hệ số khuếch đại của transistor trờng.
Các bớc thực hiện:
1.1.1. Cấp nguồn +12V cho mảng sơ đồ A6- 1.
1.1.2. Mắc các đồng hồ đo:
- Đồng hồ đo sụt thế trên cực máng của transistor trờng: Nối các chốt
đồng hồ đo (V) của mạch A6-1 với đồng hồ đo thế hiện số DIGITAL
VOLTMETER của thiết bị chính (khối đế). Khoảng đo đặt ở 20V.

129
- Đồng hồ đo dòng cực máng I
D
của transistor trờng: Nối các chốt đồng
hồ đo (mA) của mạch A6-1 với đồng hồ đo dòng hiện số DIGITAL mAMETER
của thiết bị chính (khối đế). Khoảng đo đặt ở 20mA.
(
Chú ý: Cắm đúng phân cực của nguồn và đồng hồ đo).

JFET AMPLIFIER: bộ khuếch đại dùng jfet

1.1.3. Nối J3, không nối J1, J2 - đế nối cực gate T
1
qua trở R3 và P1 xuống
đất (không cấp thế nuôi cho cổng của JFET).
1.1.4. Bật điện nguồn nuôi cho thiết bị chính.
1.1.5. Ghi giá trị dòng và thế trên của transistor trờng. Chỉnh P2 để dòng
I
D
qua T
1
~ 1mA.
1.1.6. Nêu đặc điểm khác biệt giữa transistor trờng (yếu tố điều khiển
bằng thế) và transistor lỡng cực (yếu tố điều khiển bằng dòng).
1.1.7. Ngắt J3, nối J1, J2 để phân cực thế cho cổng của JFET.
1.1.8. Vặn biến trở P1 từng bớc từ giá trị cực tiểu tới giá trị cực đại.
Sử dụng đồng hồ DIGITAL V-A METER để đo thế điều khiển Uv từ biến
trở P1.
Ghi giá trị dòng và thế trên transistor trờng tại mỗi giá trị P1 vào bảng 6-1
Bảng 6-1
P1
I
U

130
1.1.9. Biểu diễn trên đồ thị các giá trị đo đợc giữa dòng I (trục y) và thế
u
v
(trục x).

1.2 Khuếch đại xoay chiều (AC)

Nhiệm vụ:
Sinh viên hiểu đợc nguyên tắc khuếch đại xoay chiều dùng transistor
trờng, sơ đồ mắc kiểu source chung.
Các bớc thực hiện:
1.2.1. Giữ nguyên sơ đồ đã xác lập trong mục trên (I.1), nối J1, J2, ngắt J3.
1.2.2. Chỉnh P1 để dòng cực máng I
D
, 1 ữ 2mA.
1.2.3. Đặt máy phát tín hiệu FUNCTION GENERATOR của thiết bị chính
(khối đế) ở chế độ phát dạng vuông góc (công tắc FUNCTION ở vị trí vẽ đờng
vuông góc), tần số 1KHz (công tắc khoảng RANGE ở vị trí 1K và chỉnh bổ sung
biến trở chỉnh tinh FREQUENCY), biên độ ra 10mV (chỉnh biến trở biên độ
AMPLITUDE).
Nối lối ra máy phát xung với lối vào IN(A) của sơ đồ A6-1.
1.2.4. Đặt thang đo thế lối vào của dao động ký kênh 1 ở
cmmV50
và
kênh 2 ở
cmV1
, thời gian quét của dao động ký ở
cmms1 .
Chỉnh cho cả 2 tia nằm giữa khoảng phần trên và phần dới của màn dao
động ký.
Nối kênh 1 dao động ký vào lối vào A. Nối kênh 2 dao động ký vào lối ra C.
1.2.5. Thay đổi biên độ tín hiệu vào từ 10mV đến 500mV. Đo biên độ tín
hiệu ra tơng ứng. Ghi các kết quả vào bảng A6-2.
Bảng A6-2
U
vào
(IN) 10mV 100mV 200mV 300mV 400mV 500mV

Biên độ
U
ra

K

1.2.6. Tính hệ số khuếch đại thế
vora
UUK
=
cho mỗi bớc. Ghi các kết
quả vào bảng A6-2.
1.2.7. Giữ biên độ tín hiệu vào ở 100mV. Vẽ dạng tín hiệu ra.1.2.8. Đổi
chế độ phát từ phát xung vuông góc sang phát xung dạng hình sin. Giữ nguyên
biên độ xung vào, thay đổi tần số xung vào từ cực tiểu đến cực đại (bằng cách
chỉnh tần số máy phát của khối đế).

131
Đo biên độ xung vào và xung ra ở mỗi tần số. Tính hệ số khuếch đại thế
vora
UUK = cho mỗi bớc dịch tần số. Ghi các kết quả vào bảng A6-3.
Bảng A6-3
f


Biên độ U
ra

K

1.2.9. Biểu diễn kết quả sự phụ thuộc hệ số khuếch đại vào tần số.
1.2.10. Đo biên độ tín hiệu vào tại lối vào IN(A) / A6- 1. Sau đó tháo dây
tín hiệu khỏi chân IN. Đo biên độ tín hiệu từ lối ra máy phát xung (không tải). So
sánh biên độ xung trong hai trờng hợp, tính sự mất mát biên độ (%) do ảnh
hởng điện trở vào của sơ đồ.
2. Sơ đồ khóa nối tiếp dùng transistor trờng
Nhiệm vụ:
Sinh viên hiểu đợc nguyên tắc hoạt động của transistor trờng trong sơ đồ
khoá tơng tự kiểu nối tiếp (transistor trờng mắc nối tiếp với nguồn tín hiệu).
Các bớc thực hiện:
2.1. Chế độ 1 chiều (DC)
2.1.1. Nối lối vào IN/A sơ đồ A6-2 với nguồn điều chỉnh 0 ữ +15V cho
thiết bị chính.


132
2.1.2. Nối chốt V với nguồn 12V để cấm transistor trờng T
1
. Thay đổi
thế nguồn V - IN/A theo các giá trị cho trong bảng A6-4. Đo giá trị thế ra DC tại
OUT/C. Ghi kết quả vào bảng A6- 4.
2.1.3. Ngắt chốt V khỏi nguồn 12V. Nối J1. Thay đổi thế nguồn V -
IN/A theo các giá trị cho trong bảng A6-4. Đo giá trị thế ra tại OUT/C. Ghi kết
quả vào bảng A6- 4.
Bảng 6-4
U
vào
(IN) 0,5V 1V 2V 3V 4V 5V
Biên độ U
ra

V
V
12


Biên độ U
ra
(J1 nối)


2.1.4. Kết luận về mối liên hệ giữa thế ra và thế vào theo tín hiệu điều
khiển.
2.2 Chế độ xoay chiều (AC)
2.1. Đặt máy phát tín hiệu FUNCTION GENERATOR của thiết bị chính
ở chế độ:
- Phát dạng vuông góc (công tắc FUNCTION ở vị trí vẽ đờng vuông
góc), tần số 1KHz (công tắc khoảng RANGE ở vị trí 1K và chỉnh bổ sung biến
trở chỉnh tinh FREQUENCY).
- Biên độ ra cực đại (chỉnh biến trở biên độ AMPLITUDE).
2.2. Sử dụng dây có chốt cắm để nối sơ đồ hình A6-2
Cấp nguồn AC 9V qua biến trở cho lối vào sơ đồ:
- Nối chốt ~9V của nguồn AC SOURCE với chốt rìa trái của biến trở
10K (khối đế). Chốt ~0V nối đất. Chốt rìa phải biến trở nối đất.
- Nối điểm giữa của biến trở với lối vào IN/A sơ đồ A6-2.
Nối lối vào điều khiển (CTRL) với lối ra máy phát xung thiết bị chính.
2.3. Đặt thang đo thế lối vào của dao động ký kênh 1 ở
cmV5 và kênh 2
ở
cmV5 , thời gian quét của dao động ký ở cmms1 .
Chỉnh cho cả 2 tia nằm giữa khoảng phần trên và phần dới của màn dao

động ký.
Nối kênh 1 dao động ký với điểm thế vào (IN). Nối kênh 2 dao động ký
với điểm thế ra OUT/ C.
2.4. Nối chốt V với nguồn 12V. Quan sát dạng tín hiệu ra. Nhận xét hiện
tợng.

133
2.5. Ngắt chốt V khỏi nguồn 12V. Nối chốt J1. Quan sát dạng xung ra
theo xung điều khiển CTRL và tín hiệu vào.
2.6. Tháo dây từ ngoài tới lối vào (IN). Nối đất lối vào IN/A. Quan sát xem
có tín hiệu ra không. Đo giá trị thế ra này (thờng gọi là thế đế truyền qua).
3. Sơ đồ khóa song song dùng transistor trờng
Nhiệm vụ:
Sinh viên hiểu đợc nguyên tắc hoạt động của transitor trờng trong sơ đồ
khoá tơng tự kiểu song song (transistor trờng mắc song song với nguồn tín
hiệu).
Các bớc thực hiện:
3.1. Đặt nguồn
của thiết bị chính ở +4V. Nối lối vào IN của sơ
đồ hình A6- 3 với chốt nguồn
V15 0 +
V15 0
+
.
3.2. Đặt máy phát tín hiệu FUNCTION GENERATOR của thiết bị chính
ở chế độ:
- Phát dạng vuông góc (công tắc FUNCTION ở vị trí vẽ đờng vuông
góc), tần số 1KHz (công tắc khoảng RANGE ở vị trí 1K và chỉnh bổ sung biến
trở chỉnh tinh FREQUENCY).
- Biên độ ra 5V (chỉnh biến trở biên độ AMPLITUDE).

3.3. Nối lối ra của máy phát tín hiệu của thiết bị chính với lối vào điều
khiển (CTRL) của mạch A6-3.



134
3.4. Đặt thang đo thế lối vào của dao động ký kênh 1 ở cmV5 và kênh 2
ở
cmV5 , thời gian quét của dao động ký ở cmms1 . Chỉnh cho cả 2 tia nằm
giữa khoảng phần trên và phần dới của màn dao động ký.
Nối kênh 1 dao động ký vào lối vào IN/A. Nối kênh 2 dao động ký vào lối
ra OUT/ C.
3.5. Vẽ dạng xung theo tín hiệu điều khiển ở lối vào điều khiển (CTRL).
3.6. Thay đổi thế vào IN trong khoảng từ
V5 0
+
, đo biên độ xung ra
tơng ứng. Ghi các kết quả vào bảng A6- 5
Bảng 6-5
U
vào
(IN) 0,5V 1V 2V 3V 4V 5V
Biên độ U
ra

3.7. Nối đất với lối vào (IN), đo biên độ xung đế truyền qua.
3.8. Cấp nguồn AC 9V qua biến trở cho lối vào sơ sơ đồ:
- Nối chốt ~9V của nguồn AC SOURCE với chốt rìa trái của biến trở
10K (khối đế). Chốt ~0V nối đất. Chốt rìa phải biến trở nối đất
- Nối điểm giữa của biến trở với lối vào IN/A sơ đồ A6-3.

3.9. Quan sát và vẽ dạng xung ra theo xung điều khiển (CTRL) và tín hiệu
vào.
4. Sơ đồ khuếch đại trên mosfet.
Nhiệm vụ:
Sinh viên hiểu đợc nguyên tắc khuếch đại của transistor MOSFET trong
các sơ đồ mắc kiểu source chung, Drain chung và Gate chung.
Các bớc thực hiện:
4.1. Sơ đồ source chung
4.1.1. Cấp nguồn +12V cho mảng sơ đồ A6-4.
4.1.2. Mắc các đồng hồ đo:
- Đồng hồ đo sụt thế trên Drain cực máng của MOSFET: Nối các chốt
đồng hồ đo (V) của mạch A6- 4a với đồng hồ đo thế DC (0 ữ 15V) của thiết bị
chính.
- Đồng hồ đo dòng máng của transistor: Đặt các công tắc của bộ đo hiện
số DIGITAL mA METER của thiết bị chính ở khoảng đo 20mA. Nối các chốt
đồng hồ đo (mA) của mạch A6- 4a với chốt vào của bộ đo.
(
Chú ý: cắm đùng phân cực của nguồn và đồng hồ đo).

135

4.1.3. Ghi giá trị dòng ban đầu qua T1. Chỉnh biến trở P1 để dòng qua
T1 ~ 4 ữ 5mA.
4.1.4. Đặt máy phát tín hiệu FUNCTION GENERATOR của thiết bị chính
ở chế độ:
- Phát dạng vuông góc (công tắc FUNCTION ở vị trí vẽ hình vuông góc),
tần số 1KHz (công tắc khoảng RANGE ở vị trí 1K và chỉnh bổ sung biến trở
chỉnh tinh FREQUENCY).
- Biên độ ra 50mV (chỉnh biến trở biên độ AMPLITUDE).
4.1.5. Nối lối ra của máy phát xung của thiết bị chính với lối vào IN của sơ

đồ A6-4a.
4.1.6. Đặt thang đo thế lối vào của dao động ký kênh 1 ở
cmVm20 và
kênh 2 ở
cmV2 , thời gian quét của dao động ký ở cmms1 .
Chỉnh cho cả 2 tia nằm giữa khoảng phần trên và phần dới của màn dao
động ký.
Nối kênh 1 dao động ký vào lối vào IN/A. Nối kênh 2 dao động ký vào lối
ra OUT/ C của sơ đồ A6- 4a.
4.1.7. Thay đổi biên độ tín hiệu vào từ 20mV đến 500mV. Đo biên độ tín
hiệu ra tơng ứng. Ghi các kết quả vào bảng A6- 6.
Bảng A6- 6
U
vào
(IN) 10mV 100mV 200mV 300mV 400mV 500mV
Biên độ
U
ra

K

136
4.1.8. Tính hệ số khuếch đại thế
vora
UUK
=
. Ghi các kết quả vào bảng
A6-6. Vẽ dạng tín hiệu vào và ra.
4.1.9. Đổi chế độ phát của thiết bị chính từ phát xung vuông góc sang phát
xung dạng hình sin. Thay đổi tần số xung vào từ cực tiểu đến cực đại (bằng cách

chỉnh tần số máy phát của thiết bị chính), khi giữ nguyên biên độ xung vào.
Đo biên độ xung vào và xung ra ở mỗi tần số. Tính hệ số khuếch đại thế
vora
UUK = cho mỗi bớc dịch tần số. Ghi các kết quả vào bảng A6-7.
Bảng A6-7
f


Biên độ U
ra

K

4.1.10. Biểu diễn đồ thị kết quả sự phụ thuộc hệ số khuếch đại vào tần số
4.1.11. Đo biên độ tín hiệu vào tại lối vào IN. Sau đó tháo dây tín hiệu
khỏi chân IN, đo biên độ tín hiệu từ lối ra máy phát xung (không tải). So sánh
biên độ xung để tính sự mất mát biên độ (%) do ảnh hởng của điện trở vào của
sơ đồ.
4.2. Sơ đồ Drain chung
4.2.1. Mắc các đồng hồ đo với sơ đồ A6- 4b.

4.2.2. Ghi giá trị dòng ban đầu qua T2.
4.2.3. Nối lối ra của máy phát xung của thiết bị chính với lối vào IN/A của

137
sơ đồ A6- 4b.
4.2.4. Nối kênh 1 dao động ký với điểm lối vào IN/A. Nối kênh 2 dao
động ký vào lối ra OUT/ C của sơ đồ A6- 4b.
4.2.5. Thay đổi biên độ tín hiệu vào từ 100mV đến 5V. Đo biên độ tín hiệu
ra tơng ứng. Tính hệ số khuếch đại thế

vora
UUK
=
. Ghi các kết quả vào bảng
A6- 8.
Bảng A6- 8
U
vào
(IN) 10mV 100mV 200mV 300mV 400mV 500mV
Biên độ
U
ra

K

4.2.6. Vẽ dạng tín hiệu vào và ra.
4.3. Sơ đồ Gate chung
4.3.1. Mắc các đồng hồ đo với sơ đồ A6- 4c.
4.3.2. Ghi giá trị dòng ban đầu qua T
3
.
4.3.3. Nối lối ra của máy phát xung của thiết bị chính với lối vào IN của sơ
đồ A6- 4c.
4.3.4. Nối kênh 1 dao động ký với điểm lối vào A/D. Nối kênh 2 dao động
ký với điểm lối ra C/D của sơ đồ A6- 4c.


138
4.3.5. Thay đổi biên độ tín hiệu vào từ 100mV đến 5V. Đo biên độ tín
hiệu ra tơng ứng. Tính hệ số khuếch đại thế

vora
UUK
=
. Ghi các kết quả vào
bảng A6- 9
Bảng A6- 9
U
vào
(IN) 0,1V 1V 2V 3V 4V 5V
Biên độ U
ra

K

4.3.6. Vẽ dạng tín hiệu vào và ra.



139