Giáo trình kỹ thuật số - Phần 2 Mạch tổ hợp - Chương 5 pps

PTH-DTT

46















PhÇn II

M¹ch tæ hîp

BomonKTDT-ĐHGTVT

47


Chơng 5:
phân tích và Thiết kế mạch tổ hợp

Mạch số đợc chia làm 2 loại là :
+ Mạch tổ hợp / Combinational Circuit
+ Mạch dãy / Sequential Circuit
Mạch tổ hợp là mạch mà tín hiệu ra chỉ phụ thuộc vào tín hiệu vào. Phơng trình
xác định tín hiệu ra của mạch là:
Yi = fi(X1, X2, , Xn) với mi
ữ
=

1
Yi là tín hiệu ra ở đầu ra thứ i, có m đầu ra
Xj là tín hiệu vào ở đầu vào thứ j, có n đầu vào
Ngời ta còn gọi mạch tổ hợp là mạch không có nhớ
Mạch dy là mạch có tín hiệu ra phụ thuộc vào trạng thái trong của mạch và có thể
phụ thuộc hoặc không phụ thuộc vào tín hiệu vào. Phơng trình đặc trng của mạch
dãy là: Yi = fi(X1, X2,Xn, S1, S2 ,. Sk) với mi
ữ
=

1
Yi là tín hiệu ra ở đầu ra thứ i, có m đầu ra
Xj là tín hiệu vào ở đầu vào thứ j, có n đầu vào
St là trạng thái trong của mạch
Mạch dãy có khả năng lu trữ dữ liệu nên còn đợc gọi là mạch có nhớ.
Có thể coi mạch tổ hợp là một trờng hợp riêng của mạch dãy với số trạng
thái trong của mạch là 1.
I. Mô hình toán học của mạch tổ hợp
X = { X1, X2, Xn}: tập hợp các tín hiệuđầu vào
Y = { Y1, Y2, Ym}: tập hợp các tín hiệu đầu ra

Khi đó mạch tổ hợp có thể đợc mô tả bởi hệ m phơng trình đại số Boolean
nh sau:
Yi = fi( X1, X2, Xn) với
mi
ữ
=

1
Về mặt toán học có thể nói mô hình toán học của mạch tổ hợp chính là otomat
không có nhớ, mô tả bằng phơng trình:
O = (X, Y, f)
X1
X2
X3
Xn
Y1
Y2
Y3
Ym

Mạch
tổ
hợp

Mạch
tổ
hợp
XY

PTH-DTT

48
Với X, Y là bộ chữ vào, ra và f là ánh xạ từ X vào Y
II. Phân tích mạch tổ hợp
Bài toán phân tích la bài toán từ sơ đồ logic cho trớc viết hàm logic của các
đầu ra theo các đâù vào và nếu cần thì còn phải chỉ ra dạng sóng của tín hiệu ra
tơng ứng với tín hiệu vào, xác định giá trị tính hiệu ở từng điểm trong sơ đồ.
Các bớc phân tích mạch tổ hợp nh sau:
+ Đặt các biến phụ vào mỗi mạch đầu ra của mỗi mạch logic
+ Viết phơng trình của các biến phụ đó (viết lần lợt từ đầu vào cho đến đầu
ra)
+ Trong biểu thức cuối cùng, thay thế các biến phụ bằng các giá trị tơng ứng
để rút ra đợc hàm logic cho các đầu ra cho sơ đồ.
ví dụ: phân tích mạch tổ hợp cho ở hình dới đây:









III. thiết kế mạch tổ hợp
1. Bài toán thiết kế và các bớc thực hiện
Đây là bài toán ngợc với bài toán phân tích, đó là từ yêu cầu cho trớc nh
chức năng, dạng sóng ta phải xây dựng sơ đồ mạch thực hiện những yêu cầu đó.
Trong phạm vi của chơng này ta chỉ xét đến việc sử dụng các vi mạch cỡ nhỏ
(SSI), thực hiện theo các bớc sau:

+ Mô tả bài toán dới dạng chức năng
+ Tối thiểu hoá
+ Chỉ ra sơ đồ logic dùng cho các cổng đã cho
2. Thiết kế mạch tổ hợp 2 tầng và nhiều tầng
a. Mạch 2 tầng
Ưu điểm:
+ Có thể thực hiện đợc mọi hàm logic
+ Có tốc độ cao
+ Việc phân tích và thiết kế mạch đơn giản
Nhợc điểm:
+ Trong một số trờng hợp thiết kế không nhận đợc sơ đồ đơn giản nhất
+ Thờng yêu cầu các phần tử có số đầu vào lớn
U2C
U1C
U1B
U2B
U2A
U1A

BomonKTDT-ĐHGTVT

49

Các cách thiết kế mạch hai tầng với các phần tử cho trớc
Tầng1 / tầng 2 AND OR NAND NOR
AND
X CTT X
1. CTH
2. f , D
OR

CTH X
1. CTT
2. f , D
X
NAND
1. CTH
2. tp , D
X
1. CTT
2. f , D
X
NOR
X
1. CTT
2. tp , D
X
1. CTH
2. f , D

Ghi chú:
f : phủ định hai lần hàm f
tp : phủ định hai lần từng thành phần
D: áp dụng luật Demoorgan
Các giá trị tín hiệu vào Xi và Xi có sẵn
Trên cùng một tầng chỉ sử dụng một loại phần tử (AND, OR, NAND, và
NOR)
Những phần tử này có số đầu vào không hạn chế
ví dụ: Cho hàm logic f =

7,6,5,1,0

Trớc khi xây dựng sơ đồ ta cần thực hiện tối thiểu hoá hàm trên theo dạng
CTT và CTH
Biểu diễn hàm f trên bảng Karnaugh
C / AB 00 01 11 10
0
1
1
1 1 1 1
Từ bảng Karnaugh dễ dàng viết đợc:

))((

CACBAf
CACBCAf
+++=
++=

Dựa vào bảng kết hợp đầu vào và đầu ra ta có thể xác định đợc sơ đồ mạch cho f
nh sau:
1. Tầng 1 dùng mạch AND, tầng 2 dùng mạch OR
CACBCAf ++=


PTH-DTT

50
2. Tầng 1 dùng mạch OR , tầng 2 dùng mạch AND
))(( CACBAf +++=
3. Tầng 1 dùng mạch OR, tầng dùng mạch NAND
+ Viết f dới dạng CTT CACBCAf ++=

+ Phủ định hai lần hàm f, sau đó áp dụng 2 lần luật D
))().((

CACBCAf
CACBCAf
+++=
++=

4. Tầng 1 dùng mạch NAND, tầng 2 dùng mạch AND
+ Viết f dới dạng CTH ))(( CACBAf +++=
+ Phủ định 2 lần các thành phần và áp dụng De Morgan
CACBAf
CACBAf

)()(
=
+++=

5. Tầng 1 dùng mạch NAND, tầng 2 dùng mạch NAND
+ Viết hàm dới dạng CTT CACBCAf ++=
+ Phủ định hai lần hàm f và áp dụng De Morgan
CACBCAf
CACBCAf


=
++=

6. Tầng 1 dùng mạch NOR, tầng 2 dùng mạch OR
+ Viết hàm dới dạng CTT f = CACBCA ++

+ Phủ định 2 lần các thành phần sau đó áp dụng D
CACBCAf
CACBCAf
+++++=
++=

7. Tầng 1 dùng NOR, tầng 2 dùng mạch NOR
+ Viết hàm dới dạng CTH
))(( CACBAf +++=

+ Phủ định 2 lần f và áp dụng D
)()(
))((
CBACAf
CACBAf
++++=
+++=

8. Tầng 1 dùng mạch AND và tầng 2 dùng mạch NOR
+ Viết hàm f dới dạng CTH f = ))(( CACBA +++

BomonKTDT-ĐHGTVT

51

+ Phủ định 2 lần hàm số f và áp dụng D
) ().(
)()(
))((
CBACAf

CBACAf
CACBAf
+=
++++=
+++=


b. Mạch nhiều tầng
Khi số đầu vào lớn hơn số đầu vào cho phép của phần tử cho trớc lúc đó phải
tăng số rầng của mạch. Sử dụng các sơ đồ thay thế nh sau:
U7A
U6B
U6A
U5A

U11
U1D
U9B
U9A


U2D
U10B
U10A
U4

U13A
U12B
U12A
U8A

PTH-DTT

52
3. ThiÕt kÕ mét hÖ hµm tæ hîp
Cã hai c¸ch thiÕt kÕ mét hµm tæ hîp lµ thiÕt kÕ riªng tõng hµm hoÆc thiÕt kÕ
cã phÇn chung ®Ó h¹n chÕ sè ®Çu vµo.