GIáo trình truyền dữ liêu part 10 potx

(H 9 .16 a)



(H9.16 b)

Tương tự, ở phần thu, dữ liệu ñược thu từ xa lộ PCM vào ngã DR ứng với 8 cạnh xuống ñầu
tiên của xung ñồng hồ CLKR. Các xung ñồng hồ CLKX và CLKR ñược chọn bởi chân
CLKSEL và có thể có các giá trị 1,536; 1,544 hay 2,048 MHz.
Khi sử dụng nhiều kênh (mỗi IC sử dụng cho một kênh), tín hiệu FSX và FSR phải thực hiện
sự ñồng bộ giữa các IC và hệ thống ñể bảo ñảm rằng chỉ có một IC ñang phát hay thu ở một
thời ñiểm.
(H 9.15) là sơ ñồ khối và giản ñồ thời gian cho hệ thống gồm có một kênh PCM dùng
2914 ở chế ñộ vận tốc cố ñịnh và hoạt ñộng với tần số ñồng hồ chính là 1,536 MHz. Trong
chế ñộ này, dữ liệu ñược truyền dưới dạng các xung ngắn (burst mode). Với một kênh duy
nhất xa lộ PCM chỉ tác ñộng trong khoảng 1/24 thời gian khung.
Từ (H 9.15) có thể có các nhận xét sau ñây:
- Vận tốc bit ra/vào bằng tần số xung ñồng hồ chính 1,536 Mbps.
- Tín hiệu vào/ra codec là 64 kbps (=1.536KHz/24) PCM .
- Chân DX và DR chỉ tác ñộng trong khoảng 1/24 thời gian khung (125 µs).
(H 9.16) là sơ ñồ khối và giản ñồ thời gian cho 24 kênh PCM - TDM vận hành với
xung ñồng hồ chính là 1,536 MHz.

9.4.5 Chế ñộ vận tốc thay ñổi :
Chế ñộ này cho phép vận tốc dữ liệu vào /ra thay ñổi ñược. Các xung ñồng hồ chính
vẫn có các giá triü 1,536; 1,544 hay 2,048 MHz , ñược dùng cho mạch lọc và các mạch biến
ñổi tương-tự-số, số-tương tự. Tuy nhiên, vận tốc tín hiệu thu/phát trên xa lộ PCM tùy vào
DCLKX và DCLKR.
Khi FSX ở mức cao, dữ liệu phát ra trên xa lộ PCM từ ngã ra DX ứng với 8 cạnh lên
( ) ñầu tiên của xung ñồng hồ DCLKX. Tương tự, khi FSR ở mức cao, dữ liệu trên xa lộ

PCM vào chân DR ứng với 8 cạnh xuống ñầu tiên của xung ñồng hồ DCLKR. Chế ñộ hoạt
ñộng này còn ñược gọi là chế ñộ ghi dịch (Shift register mode).
Trên phần phát, từ PCM cuối cùng ñược lặp lại trong các khe thời gian thừa trong
khung thời gian 125µs cho ñến khi chân DCLKX ñược cấp xung và FSX lên mức cao. Ðiều
này cho phép từ PCM ñược phát ra trên xa lộ nhiều hơn một lần cho mỗi khung. Tín hiệu
báo không cần thiết trong chế ñộ hoạt ñộng này vì nó không cung cấp phương tiện ñể nhận
dạng khung báo hiệu.
(H 9.17) là sơ ñồ khối và giản ñồ thời gian cho hệ thống gồm 2 kênh PCM -TDM
dùng 2914 ở chế ñộ vận tốc thay ñổi và hoạt ñộng với tần số ñồng hồ chính là 1,536 MHz,
tần số lấy mẫu 8 kHz và vận tốc dữ liệu thu/phát là 128 kbps.
Với tần số lấy mẫu 8 kHz, thời gian khung là 125µs. Mỗi từ PCM 8 bit của mỗi kênh
ñược phát hay thu trong mỗi 125µs. Cho 16 bit xảy ra trong 125µs, cần ñồng hồ phát thu có
tần số 128 kHz






Tín hiệu cho phép phát /thu (FSX và FSR) cho mỗi codec tác ñộng trong mỗi nửa thời
gian khung. Do ñó, ñể hai IC thay phiên làm việc, tín hiệu FSX và FSR có tần số 8 kHz với
chu kỳ thao tác là 50% cấp thẳng cho một IC và lệch pha 180° cho IC kia.

Ðể mở rộng hệ thống lên 4 kênh, chỉ cần tăng tần số xung ñồng hồ lên 256 kHz và tín
hiệu FSX và FSR vẫn có tần số 8 kHz nhưng chu kỳ thao tác là 25%.


(H 9.17a)

(H9.17 b)

9.4.6 Tín hiệu báo (signaling) :
Tín hiệu báo chỉ ñược thực hiện ở chế ñộ vận tốc cố ñịnh (DCLKR=VBB). Các khung
báo hiệu của phần thu và phát ñộc lập với nhau và ñược nhận diện bởi tín hiệu ñồng bộ
khung có ñộ rộng tăng gấp ñôi so với tín hiệu ñồng bộ của các khung thường.
Trong thời gian của một khung báo hiệu ở phần phát, IC mã hóa tín hiệu tương tự tới
và bit LSB của từ mã PCM ñược thay thế bởi tín hiệu trên chân SIGX.
Tương tự, ñối với khung báo hiệu ở phần thu IC sẽ chỉ giải mã 7 bit cao, bit LSB sẽ
xuất ra chân SIGR và giữ ở ñó cho ñến khi khung báo khác tới.

9.4.7 Vận hành bất ñồng bộ :
2914 có thể vận hành theo phương thức ñồng bộ và bất ñồng bộ trong cả hai chế ñộ
vận tốc cố ñịnh và vận tốc thay ñổi. Theo phương thức bất ñồng bộ, xung ñồng hồ thu phát
ñược cấp từ các nguồn riêng biệt. Và ñể phần thu phát có thể hoạt ñộng hoàn toàn ñộc lập
với nhau, trong 2914 có các mạch biến ñổi số-tương tự và các nguồn tham chiếu riêng cho
phần phát và thu.
Trong cả hai phương thức vận hành, các tín hiệu ñồng hồ chính, ñồng hồ vận tốc bit
và chốt khe thời gian phải ñược ñồng bộ ở ñầu mỗi khung. Trong chế ñộ vận tốc thay ñổi,
CLKX và DCLKX phải ñược ñồng bộ ở mỗi khung nhưng có thể có tần số khác nhau. Phần
thu hoạt ñộng tương tự và ñộc lập với phần phát.

9.4.8 Vòng tương tự (analog loopback) :
Một ñặc trưng của 2914 là có khả năng thực hiện vòng tương tự bên trong IC cho
phép người sử dụng gửi một tín hiệu kiểm tra vào mạch và nhận tín hiệu ở ngã ra. (H 9.18)
cho thấy cách nối ñể thực hiện vòng tương tự : ngã ra PWRO+ nối vào ngã VFXI+, GSR nối
với PWRO- và VFXI- nối với GSX. Với mạch này người sử dụng có thể thực hiện việc thử
mạch ñường dây từ xa bằng cách so sánh tín hiệu số ñưa vào phần thu (DR) với tín hiệu số
tạo ra ở phần phát (DX). Một tín hiệu số 0 dBm ñưa vào ngã DR sẽ nhận ñược ở ngã ra DX
một tín hiệu có giá trị +3 dBm.

(H 9.18)

9.4.9 Ðiện thế tham chiếu chính xác :
2914 có mạch tạo ñiện thế tham chiếu bên trong riêng cho phần phát và thu và ñược
ñiều chỉnh trước khi xuất xưởng. Các trị tham chiếu này xác ñịnh ñộ lợi và ñặc tính của IC.
Do thực hiện bên trong IC nên nó có ñộ chính xác rất cao.

9.4.10 Mạch lọc phát (transmit filter) :
Ngã vào phần phát là một OP-AMP có ñộ lợi ñiện thế vòng hở là 5000 và ñộ lợi ñơn
vị cho băng thông 1 MHz , mạch này cho phép ñiều chỉnh ñược ñộ lợi của dải thông bằng
cách thay ñổi R
1
hoặc R
2
(H 9.19)



(H 9.19)

Ðể bảo ñảm chất lượng tín hiệu của hệ thống, trong IC có các mạch lọc phát dùng tụ
khóa (switched capacitor) sau ñây:
- Một mạch lọc hạ thông với ñộ suy giảm 35 dB ở tần số lấy mẫu.
- Một mạch lọc dải thông có ñặc tuyến phẳng phù hợp với dải tần của kênh D của
AT&T và chuẩn CCITT
- Một mạch lọc thượng thông có ñặc tuyến dốc ñứng ở 200 Hz ñể loại bỏ tần số 50 Hz
(60Hz) của ñường dây ñiện và các nhiễu có tấn số thấp khác.

9.4.11 Mạch khuếch ñại công suất thu :
2914 có một mạch khuếch ñại công suất cân bằng có thể cho hai ngã ra riêng biệt ñể
dùng cho chế ñộ vi sai hoặc chế ñộ ñơn. Ðiện trở tải cho chế ñộ ñơn là 300Ω và cho chế ñộ
vi sai là 600Ω . Công suất tín hiệu thu ñược ñiều chỉnh bởi ñiện áp chân GSR. Khi nối GSR
với PWRO- công suất ra tối ña và khi nối với PWRO+ công suất ra tối thiểu. Công suất thay
ñổi từ 0 dB ñến -12 dB khi ñiều chỉnh GSR giữa PWRO+ và PWRO
Mạch (H 9.20) cho thấy cách thiết lập ñộ lợi mạch ở chế ñộ vi sai.



(H 9.20)
Trong (H 9.20) các giá trị ñiện áp ở các chân:
V
0
+ ở PWRO+
V
0
- ở PWRO-
V
o
= (V
o
+) - (V
o
-)
R
1
và R
2
là các ñiện trở ñiều chỉnh ñộ lợi có mối giữa nối với GSR, ñược chọn thỏa

ñiều kiện:
R
1
và R
2
>10 kΩ và R
1
// R
2
<100kΩ.
Ðộ lợi A của mạch khuếch ñại công suất:




Trong thiết kế, giá trị R
1
và R
2
xác ñịnh từ biểu thức của A:




Thí dụ:
- Nếu A = 1 (công suất ra tối ña), thì
R
1
/R
2

= ∞ hay V(GSR) = V
0
- (GSR nối với PWRO-)
- Nếu A=1/2 thì R
1
/R
2
= 2
- Nếu A=1/4 (Công suất ra tối thiểu), thì
R
1
/R
2
= 0 hay V(GSR) = V
0
+ (GSR nối với PWRO+)

Ðể mạch vận hành với chế ñộ ngã ra ñơn và ñộ lợi ñơn vị, chỉ cần nối chân PWRO-
với chân GSR và lấy tín hiệu ra ở PWRO+.
Trên ñây, chỉ ñiểm sơ lược một số tính năng của IC, còn rất nhiều ñặc tính khác mà
trong giới hạn của giáo trình không ñề cập tới, ñộc giả có thể tham khảo thêm trong Data
book của hãng INTEL.

PHỤ LỤC
MỘT SỐ TỪ VIẾT TẮT



ACIA: Asynchronous Communication Interface Adapter 4.5

ADC: Analog to Digital Conerter 1.9

ADCCP: Advance Data Communication Control Procedure 6.7

AM: Amplitude Modulation 2.9

AMI: Alternate Mark Inversion 2.6

ANSI: American National Standard Institute 6.7

ASCII: American Standard Code for Information Interchang 1.3

ASK: Amplitude Shift Keying 2.9

ATM: Asynchronous Time Division Multiplexing 8.15


BCC: Block Check Character 3.7

BCP: Byte Control Protocol 6.3

BOP: Bit Oriented Protocol 6.3

BPSK: Binary Phase Shift Keying 7.9

BSC, BISYNC: Binary Synchronous Communication 6.4


CCITT: Interface Telegraph & Telephone Consultative Committee 6.7

CODEC: Coder & Decode 1.4

CRC :Cyclic Redundancy Check 3.9


DAA Data Access Arrangement 7.32

DAC: Digital to Analog Convert 1.9

DCE: Data Communication Equipment 4.2

DPSK: Differential Phase Shift Keying 7.19

DTE: Data Terminal Equipment 4.1


EBCDIC: Extended Binary Coded Decimal Information Code 4.3

ENIAC: Electronic Numerical Integrator And Calculator 1.2


FCC: Federal Communication Commission 1.2

FCS: Fram Check Sequence 3.8

FDM: Frequency Division Multiplexing 1.8

FDX: Full Duplex Tranmission 1.6

FM: Frequency Modulation 2.9

FSK: Frequenc y Shift Keying 2.10


HDX: Half Duplex Tranmission 1.6

HDLC: High level Data Link Control 6.7


IBM: International Business Machines Corporation 1.2

ISO: International Standard Orgazination 1.2

LAP-B: Link Access Procedure- Balance 6.7

LRC: Longitudinal Frequence Shift Keying 7.7


MODEM: Modulation & Demodulation 1.3

MSK: Minimum Frequency Shift Keying 7.7

NRZI: Nonreturn- to - Zero Inverted 2.5

NRZ-L: Nonreturn- to - Zero - Level 2.5


OQPSK: Offset Quadrature Phase Shift Keying 7.12


PAM: Pulse Amplitude Modulation 2.12

PAR: Peak to Average Ratio 6.27

PCM: Pulse Code Modulation 2.13

PLL: Phase Lock Loop 1.11

PM: Pulse Modulation 2.12

ΦΜ: Phase Modulation 2.11

PPM: Pulse Position Modulation 2.14

PSK: Phase Shift Keying 2.11

PTM: Pulse Time Modulation 2.13

PWM: Pulse Width Modulation 2.14


QAM: Quadrature Amplitude Modulation 7.15

QPSK: Quadrature Phase Shift Keying 7.10


ROP: Read Only Printer 1.6


SNR: Signal to Noise Ratio 15

SSBSC: Singnle Side Band Suppress Carrier 8.2

SDLC: Synchronous Data Link Control 6.4

SSDA:Synchronous Serial Data Adapter 6.20

SX: Simplex Tranmission 1.6


TDM: Time Division Multiplexing 1.8

UART: Universal Anschronous Receive Transmitter 4.5

UART: Universal Synchronous & Asynchronous Receive Transmitter 4.5


VCO: Voltage Control Oscillator 7.3

VRC: Vertial Redundancy Check 3.7





.


TÀI LIỆU THAM KHẢO



1. A. BRUCE CARSON Communication systems
Mc. Graw Hill International Editions - 1986

2. WAYNE TOMASI Telecommunication - Voice/Data with fiber optic applications
Prentice- Hall International Editions - 1988

3. WILLIAM STALLING Data & Computer Communications
Maxwell Mac Millan International Editions - 1989

4.GILBERT HELD Data Communications
Sams Publishing - 1994

5. WILLIAM A. SHAY Understanding Data Communications and Network
PWS Publishing Company - 1995

6. FRED HALSALL Data Communications, Computer Networks and Open systems
Prentice- Hall International Editions - 1996

7. INTEL Microcommunications Handbook - 1988