GIáo trình truyền dữ liêu part 4 doc

(H 4.6)

• Ý nghĩa các chân :

- , CS
1
, CS
0
: Chip slect : chọn chip

- RS : Reg. Select : Chọn thanh ghi (1: Dữ liệu; 0: Ðiều khiển)
- R / : Read / Write

- : Interrupt request : Yêu cầu ngắt

- D
7
-D
0
: Data Bus I/O : Bus dữ liệu vào/ra

- E : Data I/O Enable and Clkng (Ðiều khiển xuất nhập dữ liệu vào/ra bus)
- RxCLK, TxCLK : Ngã vào xung ñồng hồ thu, phát
- : Clear To Send
- : Request To Send
- : Carrier Detect : Dò sóng mang
- RxD, TxD : Dữ liệu thu, phát

- V
SS
: Mass nguồn (GND)
- V
DD
: Nguồn dương (+5 V)

Các chi tiết của giao thức ñược chọn bằng cách ghi 1 byte vào thanh ghi ñiều khiển
dựa theo bảng 4.2. Trạng thái thu phát và trạng thái lỗi ñược ñọc từ thanh ghi trạng thái,
dựa vào bảng 4.3
Thanh ghi ñiều khiển hoặc thanh ghi trạng thái ñược chọn khi chân RS xuống
thấp và thanh ghi dữ liệu thu hoặc phát ñược chọn khi RS lên cao. Thanh ghi dữ liệu phát
và ñiều khiển chỉ có thể ghi (write). Thanh ghi dữ liệu thu và trạng thái chỉ có thể ñọc
(read).
Bảng 4.2 6850 Control Register Word Bits

D
7

Cho phép ngắt thu

C
7



1 =


ở thấp khi thanh ghi ñệm thu ñầy

0 = Không cho phép ngắt thu


D
6

Ðiều khiển ngắt phát - phát

C
6

00 =


low. Không cho phép ngắt phát

01 =


low. Cho phép ngắt phát

10 =


high. Không cho phép ngắt phát

11 =

low. Không cho phép ngắt phát &



D
5

C
5

Phát bit 0 (break level)


D
4

Chọn chiều dài ký tự,
KTchẵn lẻ, Số bit stop

C
4

000 = 7 bit + Chẵn + 2 Stop

001 = 7 bit + Lẻ + 2 Stop
010 = 7 bit + Chẵn + 1 Stop


D
3

C
3

011 = 7 bit + Lẻ + 1 Stop

100 = 8 bit + 2 Stop
101 = 8 bit + 1 Stop


D
2

C
2

110 = 8 bit + Chẵn + 1 Stop

111 = 8 bit + Lẻ + 1 Stop


D
1

Chon hệ số chia tần xung
C
K

C
1

00 = : 1

01 = : 16


D
0

C
0

10 = : 64

11 = Master Reset

Ghi chú : * Master reset, thanh ghi ñiều khiển có bít C
1
C
0
= 11, Reset tất cả các bít
của thanh ghi trạng thái và ñưa chân và lên cao

* Bít C
7
= 1, CPU bị ngắt nếu:

- Thanh ghi dữ liệu thu ñầy - Bị tràn
- Có một biến ñổi từ thấp lên cao ở chân (modem không dò ra sóng mang)

Bảng 4 .3 6850 Status Register Bits
D
7

Trạng thái pin



IRQ









1 =


low

Reset bởi việc ñọc thanh ghi ñệm thu hay viết vào thanh
ghi phát

D
6

Lỗi chẵn lẻ

PE

1 = Có lỗi chẵn lẻ

Set/Reset khi chuyển dữ liệu thu

D
5

Lỗi tràn
(Overrun)

OVRN

1 = Báo lỗi tràn và giữ bit RDRF = 1

Set/Reset khi chuyển dữ liệu thu

D
4

Lỗi khung

FE

1 = Có lỗi khung

Set/Reset khi chuyển dữ liệu thu

D
3

Xóa ñể phát

CTS

Tuỳ trạng thái chân




Chân


ở mức cao sẽ vô hiệu hóa bit TDRE



D
2

Dò sóng mang

CD

1 = chân

ở mức cao (no carrier)

( xem ghi chú)

D
1

Thanh ghi phát trống

TDRE

1= Phần phát chờ nhận ký tự.

Reset bởi việc ghi vào thanh ghi phát

D
0

Thanh ghi thu ñầy

RDRF

1 = Phần thu chờ ñọc ký tự.

Reset bởi việc ñọc thanh ghi ñệm thu

Ghi chú : bit CD lên 1 làm cho chân xuống thấp khi bit C
7
set = 1. Bit CD
vẫn giữ 1 sau khi pin xuống thấp và bị xóa sau khi ñọc thanh ghi trạng thái, và thanh

ghi dữ liệu thu, hoặc cho ñến khi MRST xảy ra.

Thông tin trong thanh ghi trạng thái ñược ñọc bởi CPU và cho biết trạng thái hiện
hành của 6850
Bít D
0
: (RDRF) Bít này set 1 sau khi data nhận ñược ñã truyền từ thanh ghi dịch
thu tới thanh ñệm thu và nó ñược xóa sau khi CPU ñã ñọc data
Bít D
1
: (TDRE) Bít này ñược set khi data ñã chuyển từ thanh ghi ñệm phát ñến
thanh ghi dịch phát, nó ñược xóa khi CPU viết từ mới vào thanh ghi ñệm phát
Bít D
2
: (CD) Bít này ñược set nếu Modem không dò ra sóng mang
Bít D
3
: (CTS) Bít này ñược reset ( =0) nếu có tín hiệu tác ñộng xóa ñể gửi
Bít D
4
: (FE) Bít này set nếu máy thu không dò ra bít stop ( sai khung)
Bít D
5
: (OVRN) Bít này set nếu 6850 chuyển data thu ñược từ thanh ghi dịch thu
vào thanh ghi ñệm thu trước khi CPU ñọc nội dung trong thanh ghi này, nó chỉ rằng có
một phần bản tin bị mất. Bít này ñược reset khi CPU ñọc thanh ghi ñệm thu
Bít D
6
: (PE) Bít này set khi máy thu dò ra lỗi parity
Bít D

7
: (IRQ) Bít này set khi có tín hiệu tác ñộng trên ngã ra tới CPU

4.3.2.3 Vận hành :

Vận hành 6850 ñược mô tả qua các bước : Khởi ñộng, phát một ký tự và thu một
ký tự
- Khởi ñộng :
Chú ý rằng 6850 không có reset phần cứng. Việc reset chip ñược ñiều khiển bằng
cách ghi byte ñiều khiển vào thanh ghi ñiều khiển (lập các bít C
0
= C
1
= 1)
- Reset chip: các bit trong thanh ghi trạng thái về 0 và hai chân

và

lên cao
- Lập trình từ ñiều khiển ñể chọn giao thức hoạt ñộng.
- Phát một ký tự:
Khi ñã khởi ñộng chip ta chỉ cần 2 bước ñể phát một ký tự
- Chân phải ở mức thấp
- Ðợi cho ñến khi bít TDRE = 1 (trong thanh ghi trạng thái)

- Ghi ký tự cần phát vào thanh ghi dữ liệu phát
Một ví dụ ñể thấy hoạt ñộng phát của 6850. Từ ñiều khiển ghi vào thanh ghi có
dạng 10101101. Do bít D
6
và D

5
là 0 và 1, một tín hiệu mức thấp tác ñộng cho bởi chân
gửi tới modem, sau một thời gian trể xác ñịnh, modem gửi tín hiệu tác ñộng mức
thấp tới chân C , báo dữ liệu sẵn sàng ñể gửi ñi. CPU ñọc thanh ghi trạng thái và nếu bít
D
1
(TDRE) lên 1 nó sẽ gửi từ kế tiếp ñến thanh ghi ñệm phát, từ này ñược chốt vào thanh
ghi khi chân E chuyển từ mức cao xuống thấp, ñiều này khiến cho bít TDRE reset xuống
0. Mạch logic bên trong tạo bít kiểm tra lẻ theo yêu cầu và chuyển dữ liệu cùng với bít
start, bít parity và bít stop vào thanh ghi dịch phát. Dữ liệu ñược chuyển ra ngoài trên
ñường TxD với bit rate bằng 1/16 tần số xung ñồng hồ ở chân TxCLK .

Khi dữ liệu ñã chuyển vào thanh ghi dịch phát bít TDRE của thanh ghi trạng thái
lên 1, một lần nữa vì bít D
6
và D
5
của thanh ghi ñiều khiển là 0 và 1 nên khi TDRE lên 1
một tín hiệu ngắt tự ñộng gửi ñến CPU ở ngã ra .CPU trả lời bằng cách gửi từ thứ 2
tới thanh ghi ñệm phát mặc dù từ thứ nhất có thể chưa hoàn toàn chuyển ra ngoài. Sở dĩ
ñược như vậy vì 6850 dùng thanh ghi ñôi và việc này làm gia tăng vận tốc truyền

Thu một ký tự
Có 3 bước cần thiết ñể thu một ký tự

Chân


phải ở mức thấp

- Ðợi cho ñến khi bít RDRF = 1

- Ðọc trạng thái lỗi từ thanh ghi trạng thái
- Ðọc ký tự thu từ thanh ghi dữ liệu thu
Các ngắt phát và/hoặc thu có thể ñược cho phép bởi từ ñiều khiển (xem bảng 4.2)
Chân sẽ ở mức thấp bất cứ khi nào các bít trạng thái TDRE và/hoặc RDRF
là 1. Trong khi chân ở thấp bít trạng thái IRQ là 1.


Dưới ñây là quá trình thu một ký tự
Tín hiệu nối tiếp tới chân RxD của ACIA. Thông thường chân này ở mức cao khi
không có tín hiệu vào. Khi có tín hiệu tới bít ñầu tiên là bít start (bít D
0
) làm chân RxD
chuyển từ cao xuống thấp. Giả sử tần số xung ñồng hồ thu bằng 16 lần vận tốc bít, thì sau
8 chu kỳ ñồng hồ kể từ khi chân RxD chuyển từ cao xuống thấp, ngã vào này ñược kiểm
tra một lần nữa và nếu nó vẫn còn ở mức thấp, bít start mới có giá trị, nếu không ACIA
xem tín hiệu nhận ñược là nhiễu và tiếp tục giám sát sự thay ñổi ở chân này ñể tìm ra bít
start. Dùng 8 chu kỳ ñồng hồ sau khi có sự thay ñổi trạng thái của chân RxD khiến cho
data ñược lấy mẫu ñúng ngay ñiểm giữa và ñược chuyển vào thanh ghi dịch thu sau mỗi
16 xung ñồng hồ. Việc kiểm tra lỗi ñược thực hiện và khi có lỗi xảy ra các bít báo lỗi
tương ứng trong thanh ghi trạng thái sẽ ñược set. Sau khi số bít dữ liệu mong muốn ñã
nhận ñược, bản tin ñược chuyển song song từ thanh ghi dịch thu tới thanh ghi ñệm thu và
bít 0 (RDRF) của thanh ghi trạng thái ñược set lên 1. Nếu bít 7 của thanh ghi ñiều khiển
ñược set (ñưa lên 1) trong suốt thời gian khởi ñộng, một ngắt tới CPU ñược tự ñộng tạo ra
do chân xuống thấp. CPU thực hiện chương trình phục vụ ngắt và ñọc thanh ghi
trạng thái ñể biết nguyên nhân ngắt. Nếu CPU tìm thấy bít RDRF ñã set nó sẽ ñọc dữ liệu
trong thanh ghi ñệm thu. Hành ñộng này xóa bít RDRF của thanh ghi trạng thái.

Phần thu của 6850 cũng dùng thanh ghi ñôi cho phép từ kế tiếp chuyển vào thanh

ghi dịch trong khi từ trước ñó chưa hoàn toàn ñược ñọc vào CPU nhằm tăng vận tốc
truyền như nói trên.

4 .3.2.4 Giao tiếp của 6850 với vi xử lý :
ACIA 6850 có thể giao tiếp với họ vi xử lý 6800 hoặc 6502 (H 4.7)


(H 4 .7)


Ghi chú:
Trong mạch (H 4.7)
- Φ
2
là tín hiệu xung ñồng hồ chuẩn cho tất cả thiết bị ngoại vi của 6800.
- : Valid memory address, ngã ra chỉ báo cho các thiết bị ngoại vi của 6800
biết có một ñịa chỉ có hiệu lực trên bus ñịa chỉ.
- Mạch giao tiếp trên không truyền qua modem (các chân và nối mass)
- Việc giải mã ñịa chỉ ñược thực hiện từ bên ngoài cho ngã vào
- Chân CS
1
và CS
0
phải nối lên mức cao
- Các ngắt ñược báo cho CPU từ chân ñể báo cho CPU biết các thanh ghi thu
hoặc phát ñã sẵn sàng. Các thao tác này cũng có thể chọn lựa bởi việc lập trình thích hợp
cho các bit cho phép ngắt trong thanh ghi ñiều khiển.


4.3.3. USART 8251A của Intel :

4 .3.3.1 - Tính năng tổng quát .

4.3.3.2 - Mô hình và sơ ñồ khối .

4.3.3.3 - Vận hành .

4.3.3.4 Giao tiếp với CPU của 8251A .



4 .3.3.1 - Tính năng tổng quát :

8251A là một chuẩn công nghiệp USART, ñược chế tạo từ kỹ thuật NMOS, có 28
chân, ñược thiết kế ñể truyền dữ liệu tốc ñộ lên ñến 64 kbps tương thích với họ µP của
Intel như MCS-48, 80, 85 và iAPX-86, 88 8251A ñược dùng như một thiết bị ngoại vi
và ñược lập trình bởi CPU ñể truyền dữ liệu nối tiếp. USART nhận các ký tự dữ liệu từ
µP ở dạng song song, sau ñó ñổi chúng thành dạng nối tiếp ñể phát ñi. Ðồng thời, 8251A
có thể thu dòng dữ liệu nối tiếp và ñổi chúng thành các ký tự dữ liệu song song gửi ñến
µP. USART sẽ báo cho µP biết khi nào có thể nhận một ký tự từ µP ñể phát, hoặc khi nào
ñã thu ñược một ký tự ñể cho µP ñọc. µP có thể ñọc trạng thái của USART bất cứ lúc nào.
Những trạng thái này bao gồm các lỗi truyền dữ liệu và các tín hiệu ñiều khiển như là
RxRDY (Receiver Ready) và TxRDY (Transmitter Ready)

4.3.3.2 - Mô hình và sơ ñồ khối (H 4.8):



(H 4.8)

8251A có thanh ghi dữ liệu ñôi và các thanh ghi ñiều khiển và trạng thái riêng biệt,
ñiều này làm ñơn giản việc lập trình và tăng hiệu quả sử dụng thời gian của CPU (tăng
vận tốc thu, phát).
- Nó chỉ ñược truyền bất ñồng bộ máy thu dò và ngưng hoạt ñộng tự ñộng mà
không cần sự ñiều khiển của CPU
- Kết thúc một cuộc liên lạc, TxD line luôn trở về trạng thái nghỉ (mark state), tức
phát tín hiệu 1, trừ khi bít D
3
(SBRK) trong thanh ghi ñiều khiển ñược set = 1
- Trạng thái logic của bít D
0
(Tx Enable) cho phép máy truyền xong các ký tự ñã
nạp vào thanh ghi mặc dù có lệnh dừng.
8251A có khả năng thực hiện giao thức truyền ñồng bộ và bất ñồng bộ. Ở ñây ta
chỉ bàn ñến khả năng truyền bất ñồng bộ.
- Trong chế ñộ truyền bất ñồng bộ, chiều dài ký tự có thể từ 5 ñến 8 bít với tần số
xung clock bằng 1, 16, 64 lần giá trị baud
- Có khả năng phát ký tự Break và 1, 1,5 hoặc 2 bít Stop
- Dò ñược các lỗi chẵn lẻ, sai khung và lỗi tràn
- Ngã vào và ra tương thích TTL.
- Chức năng các khối và ý nghĩa các chân IC :
- Data Bus Buffer :
Là bộ ñệm 8 Bít, hai chiều, 3 trạng thái ñược dùng ñể giao tiếp 8251A với Bus dữ
liệu của hệ thống. Dữ liệu ñược phát hay thu tùy thuộc lệnh Input hay Output của CPU.
Từ ñiều khiển, từ lệnh và thông tin trạng thái cũng ñược truyền qua Data Bus.

Khối chức năng này nhận tín hiệu từ Bus ñiều khiển của hệ thống và phát tín hiệu
ñiều khiển hoạt ñộng của cả IC, nó chứa thanh ghi từ ñiều khiển chế ñộ hoạt ñộng (control

word), thanh ghi từ ñiều khiển vận hành (command word) là các thanh ghi xác ñịnh những
chức năng của IC

Khối này gồm các chân :
D
0
– D
7
: Data bus I/O : bus dữ liệu vào/ra
RST : Reset : Ðặt lại : mức cao của ngã vào này ñưa 8251A vào trạng thái nghỉ cho
tới khi có một từ control mới ñược viết vào ñể xác ñinh chế ñộ vận hành của nó.
CLK : System Clock : Xung ñồng hồ hệ thống : ngã vào dùng ñịnh thời bên trong
IC, tần số xung Clock phải lớn hơn 30 lần tốc ñộ thu phát bít


: Write : CPU ghi dữ liệu hay từ control vào 8251A, ñây là ngã vào tác ñộng mức
thấp.



: Read : CPU ñọc dữ liệu hay thông tin về trạng thái từ 8251A



: Chip select : chọn chip

C/ : Control/Data : Ðiều khiển/Dữ liệu. Ðây là ngã vào, liên kết với và ảo
bảo cho 8251A biết tầng ở Data bus là ký tự dữ liệu, từ control hay thông tin về trạng thái.
Bảng 4.4 dưới ñây cho thấy kết quả của sự phối hợp các ngã vào nói trên :

Bảng 4 .4
C/







0 0 1 0

0 1 0 0
1 0 1 0
1 1 0 0
x 1 1 0
x x x 1

8251A DATA → DATA BUS

DATA BUS → 8251A DATA
STATUS → DATA BUS
DATA BUS → CONTROL
DATA BUS → 3-STATE

DATA BUS → 3-STATE




- Modem Control :
8251A có một tập hợp ngã vào/ra ñiều khiển ñược dùng ñể ñơn giản sự giao tiếp
với hầu hết các Modem, gồm các chân :

: Data Set Ready : Ngã vào ñiều khiển bởi bít D
7
của thanh ghi trạng thái (D
7
= 1
chân xuống thấp). Trạng thái của nó có thể ñược test bởi CPU nhờ tác vụ ñọc trạng
thái.

: Data Terminal Ready : Ngã ra ñiều khiển bởi bít D
1
của thanh ghi ñiều khiển vận
hành (command ; D
1
= 1 chân xuống thấp).Trạng thái của nó có thể ñược kiểm
soát bởi từ command. Có thể dùng test chân của modem .

: Request To Send : Ngã ra ñiều khiển bởi bít D
5
trong thanh ghi ñiều khiển (D
5
= 1

chân xuống thấp). Có thể ñược dùng ñể test chân của modem.







: Clear To Send : Ngã vào, mức thấp cho phép 8251A phát dữ liệu nối tiếp nếu
bít Tx Enable trong thanh ghi từ command (D
0
ở mức 1). Khi phần phát Tx ñang
phát nếu bit T x Enable = 0 hoặc chân cao, Tx sẽ phát tất cả Data trong
USART trước khi nghỉ.


- Transmitter buffer :
Nhận Data song song từ Data bus buffer, ñổi sang nối tiếp, thêm các bít ñặc biệt và
xuất tín hiệu hỗn hợp ra ngã khi có cạnh xuống của xung Clock phát .

- Transmitter Control :

TxC quản lý tất cả hoạt ñộng liên quan ñến việc phát tín hiệu
TxRDY : Trans. Ready, ngã ra này báo cho CPU biết máy phát sẵn sàng nhận dữ
liệu. Chân TxRDY có thể dùng như là một ngắt cho hệ thống, vì nó ñược che bởi Tx
Enable, hoặc ñối với tác vụ hỏi vòng (polling), CPU có thể kiểm soát TxRDY bằng tác
vụ ñọc trạng thái (bít D
0
trong thanh ghi trạng thái). TxRDY tự ñộng reset bởi cạnh xuống
(leading edge) của khi ký tự dữ liệu ñược nạp từ CPU.

TxE : Trans. Reg. Empty : thanh ghi phát trống : Khi 8251A không có gì ñể phát,
ngã ra TxE lên cao. TxE có thể ñược dùng ñể chỉ lúc chấm dứt phát sao cho CPU biết lúc
phải ñổi sang ñường dây khác trong cách truyền bán song công (HDM)
: Transmitter Clock : Xung ñồng hồ phát có tần số là một bội của vận tốc ñiều
chế (Baud rate), tùy theo lập trình, bội này có thể là 1, 16, 64 (chỉ dùng cho chế ñộ bất
ñồng bộ).



Thí dụ: Vận tốc ñiều chế là 110 baud thì:
-


= 110 Hz khi ở chế ñộ x1 (B
1
B
0
= 01)

-


= 1,72 KHz khi ở chế ñộ x1 (B
1
B
0
= 10)

-

= 7,04 KHz khi ở chế ñộ x1 (B
1
B
0
= 11)


- Receiver Buffer :

Nhận dữ liệu nối tiếp ñổi thành song song, kiểm tra lỗi và gửi ký tự tới CPU. Dữ
liệu nối tiếp vào ngã vào RxD bối cạnh lín của tín hiệu

- Receiver Control :

Quản lý tất cả hoạt ñộng thu của IC
RxRDY : Ngã ra này báo 8251A chứa một ký tự sẵn sàng ñọc vào CPU. RxRDY
có thể nối vào cấu trúc ngắt của CPU hay ñối với tác vụ hỏi vòng, CPU có thể kiểm soát
trạng thái của RxRDY bằng cách dùng tác vụ ñọc trạng thái (bít D
1
) . Bít RxE (Receive
Enable, D
2
) trong thanh ghi ñiều khiển vận hành (command) có tác dụng ñiều khiển chân
RxRDY, khi RxE = 0 thì RxRDY ở ñiều kiện không ñược phép.

: Receiver Clock : Xung ñồng hồ thu có tần số là bội của vận tốc ñiều chế : x
1
, x
16

và x
64

SYN/BRK : Sync detect/Break detect : Dò ñồng bộ/ Ngưng:

- Khi hoạt ñộng ở chế ñộ truyền ñồng bộ chân này có thể là ngã vào hoặc ngã ra tùy
vào từ control ñã lập trình
* Khi là ngã ra (ở chế ñộ ñồng bộ bên trong) chân này lên cao khi phần thu dò ra
từ ñồng bộ.

* Khi là ngã vào (ở chế ñộ ñồng bộ bên ngoài) tín hiệu mức cao tới khiến 8251A
bắt dầu thu dữ liệu khi có cạnh lên của xung ñồng hồ kế tiếp.

- Khi hoạt ñộng ở chế ñộ truyền bất ñồng bộ chân này là ngã ra và lên cao khi máy
thu ngưng nhận tín hiệu trong khoảng thời gian tương ñương 2 ký tự. Chân này ñươc reset
bởi tín hiệu MRST hay chân RxD lên cao. Break Detect cũng có thể ñược ñọc như một
bít trạng thái.

Khác với 6402, ở 8251A tất cả dữ liệu ñến và từ µP ñều ñi qua bus dữ liệu (data
bus) nối với các chân D
0
-D
7
.
Ðịa chỉ thanh ghi ñược ñịnh bởi chân C/ (Control/Data). Khi chân này lên
cao cho phép chọn thanh ghi ñiều khiển (mode, command, status). Khi chân này xuống
thấp cho phép chọn các thanh ghi dữ liệu (là các bộ ñệm thu và phát). Bộ ñệm phát và
thanh ghi ñiều khiển chỉ có thể ghi(write), trái lại bộ ñệm thu và thanh ghi trạng thái chỉ
có thể ñọc (read). Thanh ghi chọn chế ñộ (mode) chỉ có thể ñược truy xuất sau khi chip

ñược reset.

Bảng 4 .5 Từ chọn chế ñộ và ñiều

khiển vận hành (Mode Control and Command
word bits)



D
7

Chọn số bit stop

S
1

00 = không

01 = 1 bit Stop

Vào chế ñộ tìm
từ SYNC. EH

1 = Cho phép tìm từ
SYN.



D

6



S
0

10 = 1,5 bit Stop

11 = 2 bit Stop

Reset nội

IR
1 = Reset

D
5

Chọn KT chẵn

EP

1 = Chẵn

0 = lẻ

Yêu cầu phát

RTS

1=Chân


thấp

0 = Cao

D
4

Cho phép KT
chẵn lẻ

PEN

1 = Có bit chẵn lẻ

0 = Không

Reset lỗi

ER

1 = Reset cờ lỗi
PE,OE,FE về 0

D
3

Chọn chiều dài ký

tự

L
1

00 = 5 Bits

01 = 6 Bits

Phát ký tự Break

SBRK
1 = Chân TxD thấp

0 = Vận hành bình
thường

D
2

L
0

10 = 7 Bits

11 = 8 Bit

Cho phép thu

RxEN

1 = Enable

0 = Disable

D
1

Chọn hệ số chia
xung C
K

B
1

00 = Sync. Mode

01 = : 1

DTE sẵn sàng

DTR
1 =
Chân


thấp

0 = Cao

D

0

B
0

10 = : 16

11 = : 64

Cho phép phát

TxEN
1 = Cho phép

0 = Kháng



Từ chọn chế ñộ (mode control)



Từ ñiều khiển vận hành
(command)





Sử dụng 8251A ñòi hỏi các ñoạn chương trình ngắn ñể nạp từ chọn mode (mode

control word) và từ ñiều khiển (command word) cho các thanh ghi ñiều khiển, cũng như
ñể ñọc ñịnh kỳ thanh ghi trạng thái (status). Chi tiết của 3 thanh ghi này ñược cho trong
bảng 4.5 và 4.6
Bảng 4 .6 Thanh ghi trạng thái 8251A (Status Register)



D
7

DCE sẵn sàng

DSR

1 = Chân

thấp

0 = Cao


D
6

Dò từ SYN

SYNDET

1 = Dò ra từ SYN

(Synchronous only)


D
5

Lỗi khung

FE

1 = Có lỗi khung, reset bằng cách ghi ER = 1

(Asynchronous only)


D
4

Lỗi tràn

OE

1 = Có lỗi tràn


D
3

Lỗi chẵn lẻ

PE

1 = Có lỗi chẵn lẻ




D
2

Thanh ghi phát
trống

TxEmpty

1 = Trống

0 = Bận


D
1

Phần thu sẵn sàng

RxD

1 = Sẵn sàng thu ký tự mới

D
0

Phần phát sẵn sàng

TxD

1 = Sẵn sàng ghi ký tự mới ñể phát


Ghi chú: bít TxD có nghĩa hơi khác với chân TxRDY. Bít TxD không

kèm theo ñiều kiện
của chân và TxEN trong lúc chân TxRDY kèm theo cả 2 ñiều kiện này.




4.3.3.3 - Vận hành :

Toàn bộ hoạt ñộng của 8251A ñược lập trình bởi phần mềm hệ thống.
Một tập từ ñiều khiển ñược phát ra từ CPU ñể khởií ñộng 8251A, các từ ñiều khiển
này sẽ qui ñịnh các giá trị vận tốc thu phát, chiều dài ký tự, số bít stop, û chọn parity, ñồng
bộ hay bất ñồng bộ (bít parity không ñược xem là bít dữ liệu khi lập trình chiều dài từ).
Trong trường hợp chiều dài từ < 8 bít, những bít LSB là dữ liệu, những bít không dùng thì
không quan tâm (don't care) khi viết dữ liệu vào 8251A và là 0 khi ñọc dữ liệu từ 8251A).

Vận hành của USART 8251A ñược mô tả qua các bước : khởi ñộng, phát một ký tự
và thu một ký tự.
- Khởi ñộng 8251A

- Reset chip
- Ghi vào thanh ghi chọn chế ñộ một byte (từ CPU) ñể chọn giao thức mong muốn
(bảng 4.5)
Sau khi thiết lập chế ñộ hoạt ñộng, việc phát và thu ñược ñiều khiển bằng cách ghi
ñịnh kỳ từ ñiều khiển vào thanh ghi ñiều khiển bao gồm các bước sau :
- Reset chip
- Ghi từ chọn chế ñộ vào thanh ghi mode (mode register)
- Ghi từ ñiều khiển vào thanh ghi command (command register).
Ðối với 8251A, từ ñi sau từ mode luôn luôn là từ command và từ command có thể
ghi vào thanh ghi bất cứ lúc nào trong khối dữ liệu trong lúc 8251A ñang hoạt ñộng. Ðể
trở lại với từ chọn chế ñộ, bit master reset (D
6
) trong từ command có thể ñược set ñể khởi
ñộng reset nội và ñưa 8251A trở về trạng thái khởi ñộng, và từ ñiều khiển ghi vào lúc này
phải là từ mode.
- Phát một ký tự
Ðể phát một ký tự, bít TxEN trong thanh ghi ñiều khiển phải ở logic 1 và chân phải
ở mức thấp :
- Ðợi cho ñến khi chân TxRDY lên cao hoặc cho ñến khi bít TxRDY trong thanh ghi
trạng thái là 1.

- Ghi ký tự cần phát vào thanh ghi ñệm phát.
USART tự ñộng thêm các bít start, stop, kiểm tra chẵn lẻ. Ký tự ñược phát ñi nối
tiếp trên ñường TxD với bít LSB ñược phát trước, các bít ñược dời ra ngòai mỗi khi có
cạnh xuống của xung ñồng hồ với vận tốc bằng 1, 1/16, 1/64 tần số xung ñồng hồ.
- Thu một ký tự

Ðể thu một ký tự ñồng thời kiểm tra lỗi của ký tự này, cần thực hiện các bước sau :
- Ðợi cho ñến khi chân RxRDY lên cao hoặc cho ñến khi bít RxRDY trong thanh
ghi trạng thái là 1

- Ðọc trạng thái lỗi từ thanh ghi trạng thái
- Ðọc ký tự từ thanh ghi ñệm thu
- Reset trạng thái lỗi bằng cách ghi bít ER = 1 (D
4
) trong thanh ghi command.
Tốc ñộ phát và thu bít ñược quyết ñịnh bởi tần số của xung clock ñưa vào chân
/ chia theo hệ số 1, 16 hoặc 64 ñã chọn trong từ chọn mode.


Hoạt ñộng thu của 8251A giống như 6850 của Motorola, bắt ñầu sau khi hiệu lực
hóa bít start, dữ liệu ñược lấy mẫu khi có cạnh lên của xung ñồng hồ .

4.3.3.4 Giao tiếp với CPU của 8251A :

(H 4.9) mô tả kết nối giữa 8251A và CPU
Giao tiếp giữa 8251A và CPU sử dụng ñặc tính xuất nhập của bộ tích lũy
(accumulator I/O) của Intel 8085



(H 4.9)


- Thu một ký tự
Việc thu một ký tự thực hiện khi chân RxRDY hoặc bít RxRDY trong thanh ghi
trạng thái lên mức cao ñể tạo ngắt ñưa tới µP báo sẵn sàng ñể thu.
- Phát một ký tự
Quyết ñịnh bởi bít TxRDY trong thanh ghi trạng thái, trong trường hợp này CPU phải
thực hiện việc hỏi vòng (chứ không tạo ngắt), khi nhận ñược mức cao của bít TxRDY
(hoặc chân TxRDY lên cao), CPU ghi ký tự cần phát vào thanh ghi ñệm phát .

CHƯƠNG 5
CÁC CHUẨN GIAO TIẾP



. Nội dung:

5.1 GIAO TIẾP DÙNG DÒNG ðIỆN VÒNG 20mA .

5.2 CHUẨN GIAO TIẾP RS-232D .

5.3 CHUẨN GIAO TIẾP RS-449, 422A&423A .

Vấn ñề kết nối các thiết bị truyền thông sẽ trở nên hỗn loạn một khi có rất nhiều thiết bị
của nhiều hãng sản xuất khác nhau ñược phép kết nối vào hệ thống thông tin quốc gia. Thấy
trước ñiều ñó, Hiệp Hội Kỹ Nghệ Ðiện Tử (EIA) ñã cho ra ñời các chuẩn giao tiếp ñể chuẩn
hóa việc kết nối các thiết bị nói trên.

Khi máy tính (DTE) và các thiết bị truyền dữ liệu (DCE) khác ñược ñặt trong
cùng một tòa nhà, chúng có thể ñược nối với nhau một cách kinh tế bằng những dây truyền
hoặc những mạch giao tiếp nối tiếp hoạt ñộng ở băng tần cơ bản (dải nền).
Trong trường hợp trở kháng ra và tín hiệu TTL của UART không thích hợp ñể phát
trực tiếp lên ñường dây, ta phải dùng mạch kích phát và thu, những mạch này cho phép sử
dụng các mức ñiện áp hoặc dòng ñiện lớn hơn tiêu chuẩn của IC số.
Chương này sẽ bàn ñến một số chuẩn giao tiếp của EIA thỏa mãn các giao thức tầng
1, tức các tiêu chuẩn liên hệ ñến tính năng vật lý của ñường truyền, các ñặc tính ñiện của tín
hiệu và cách sử dụng các bộ kết nối và các chân ra.

5.1 GIAO TIẾP DÙNG DÒNG ÐIỆN VÒNG 20 mA :



Dòng ñiện vòng ñầu tiên ñược dùng ñể truyền tín hiệu nhị phân bất ñồng bộ giữa máy
tính và máy viễn ấn (teleprinter, TTY). Trong cách truyền này, mức 1 ñược biểu thị bởi dòng
ñiện vòng 20 mA và mức 0 bởi dòng ñiện 0 mA. Như vậy thông tin ñược truyền ñi chính là
sự tắt mở của dòng ñiện.
Hệ thống là một vòng kín gồm một nguồn dòng tạo ra dòng ñiện không ñổi 20
mA, bộ phận ñóng ngắt (current switch) ñược ñặt ở máy phát và bộ phận dò ra dòng ñiện này

(current detect) ở máy thu.
Khi hệ thống không có tín hiệu ñể truyền, người ta giám sát sự liên tục của hệ thống
dựa vào sự hiện hữu của dòng ñiện 20 mA này. Ðây chính là lý do tại sao trong các hệ thống
sau này người ta ñưa bit 1 lên ñường truyền khi hệ thống nghỉ.
(H 5.1) là một hệ thống dùng dòng ñiện vòng với bộ phận ñóng ngắt là các relay.
Ở phần phát, giả sử dữ liệu ñến từ ngã TxD của UART là bit 1, transistor dẫn làm
ñóng relay phát, dòng ñiện 20 mA chạy qua phần thu và ñóng relay thu, ñưa ngã ra lên cao
(sau khi qua cổng ñảo), tín hiệu này ñược truyền ñến UART trên ñường RxD. Nếu tín hiệu
phát là bit 0 trên ñường TxD, do không có dòng ñiện chạy qua, các relay phát và thu ñều hở ,
ta ñược bit 0 trên ñường RxD.


(H 5.1)

Ðiều kiện hoạt ñộng hữu hiệu của hệ thống dùng dòng ñiện vòng là phải có một sự
cách ly tốt giữa dòng ñiện vòng và dòng ñiện trong bộ phận thu và trở kháng ra của máy phát
phải rất lớn so với trở kháng ñường dây ñể bảo ñảm giá trị của nguồn dòng không bị ánh
hưởng của ñường dây.

Ngày nay, ghép nối quang thường ñược sử dụng như là một phương tiện cách ly rất
tốt. Sự tắt mở của dòng ñiện ñược biến thành sự tắt mở của chùm tia sáng ñược dò ra bởi
transistor quang. (H 5.2) mô tả một hệ thống dùng dòng ñiện vòng ghép nối quang.


(H 5.2)
Ở phần phát, giả sử dữ liệu ñến từ ngã TxD của UART là bit 1, các transistor dẫn,
dòng ñiện 20 mA chạy qua phần thu làm led phát sáng, transistor ghép quang dẫn ñưa ngã ra
lên cao (sau khi qua cổng ñảo), tín hiệu này ñược truyền ñến UART trên ñường RxD. Nếu
tín hiệu phát là bit 0 trên ñường TxD, do không có dòng ñiện chạy qua, led không phát sáng,
transistor ghép quang ngưng ta ñược bit 0 trên ñường RxD.

Hệ thống dùng dòng ñiện vòng chỉ sử dụng cho khoảng cách nhỏ hơn 500m. Ðể
truyền khoảng cách xa hơn 500m, người ta dùng modem mà chúng ta sẽ bàn ñến trong một
chương khác.

5.2 CHUẨN GIAO TIẾP RS-232D (EIA 530) :



Chuẩn giao tiếp RS-232 của EIA ñược phát hành lần ñầu tiên vào năm 1962,
ñến năm 1969 ra ñời thế hệ thứ 3 là chuẩn RS-232C, hiện thời cũng còn ñược dùng rộng rãi
và năm 1987 RS-232D xuất hiện. RS-232D có thể xem là cải tiến của RS-232C, có hai ñiểm
khác biệt giữa hai chuẩn này là:
- RS-232D xác ñịnh nối cáp riêng biệt cho nó trong khi RS-232C thì có thể dùng
nhiều loại ñầu nối khác nhau (trong thực tế RS-232C ñã sử dụng nối cáp mà hiện nay là
chuẩn của RS-232D)
- RS-232D có thêm 3 mạch ñể thực hiện tác vụ test mà RS-232C không có.
RS-232D ñược sử dụng rộng rãi cho các chức năng kết nối, ñặc biệt trong các kết nối
giữa các thiết bị DTE và các modem âm tần (voice grade modem) ñể dùng trong hệ thống
viễn thông công cộng.
Dưới ñây là các ñặc tính quan trọng của RS-232D :

5.2.1 Ðặc tính cơ .
5.2.2 Ðặc tính ñiện .
5.2.3 Chức năng .
5.2.4 Các IC kích phát và thu của RS-232D .

5.2.1 Ðặc tính cơ :
Ðặc tính cơ liên hệ ñến kết nối vật lý giữa DTE và DCE. Ðây là qui
ñịnh về dây và ñầu nối. Ðối với RS-232D ñầu nối là loại DB-25, ñược mô tả ở (H 5.3).

(H 5.3)
5.2.2 Ðặc tính ñiện :
Ðặc tính ñiện xác ñịnh tín hiệu giữa DTE và DCE. Tín hiệu số ñược dùng trong mọi
trao ñổi. Mức ñiện áp logic của RS-232D nằm trong khoảng ±15V.

* Các ñường dữ liệu sử dụng logic âm: logic 1 tương ứng với ñiện áp trong khoảng (-
5V , -15V); logic 0 chiếm khoảng (+5V, +15V).
* Các ñường ñiều khiển sử dụng logic dương: từ +5V ñến +15V tương ứng với ñiều
kiện ON (hay TRUE) và từ -5V ñến -15V tương ứng với ñiều kiện OFF (hay FALSE)
Ở chuẩn giao tiếp này, mức nhiễu ñược giới hạn là 2V. Do ñó ngưỡng nhỏ nhất của
ngã vào là ±3V. Ðiện áp lớn nhất trên ñường dây khi không tải là ±25V.
Một số ñặc ñiểm về ñiện khác :
* Ðiện trở tải RL có giá trị trong khoảng từ 3 kΩ ñến 7 kΩ
* Ðiện dung tải CL không quá 2500 pF
* Ðể ngăn chận sự dao ñộng, tốc ñộ thay ñổi ñiện áp (slew rate) không ñược vượt quá
30V/µs

* Thời gian chuyển mức tín hiệu từ ON sang OFF hay ngược lại:
- Ðối với các ñường ñiều khiển, không ñược vượt quá 1ms.
- Ðối với các ñường dữ liệu không ñược vượt quá 4% thời gian của một bít
hoặc 1ms.
* Tốc ñộ truyền dữ liệu là 20 kbps và không quá 15m.


5.2.3 Chức năng :
Tóm tắt chức năng của RS-232D cho ở bảng 5.1 . Những mạch trao ñổi nhóm
thành các loại:
- Dữ liệu - Ðiều khiển - Ðịnh thời và - Ðất.

RS-232D có có thể truyền song công hoặc bán song công.
Khi ñề cập tới chức năng của RS-232 nói chung, chúng ta không phân biệt giữa
chân, ñường dây và tín hiệu vì một chân luôn luôn nối với một ñường dây và chỉ sử dụng cho
loại tín hiệu duy nhất.
Có 14 ñường ñiều khiển: 8 ñường ñầu tiên trong bảng liên hệ ñến việc truyền
dữ liệu của kênh sơ cấp, 6 trong các ñường này ñược dùng ñể truyền bất ñồng bộ (CA, CB,
CC, CD, CE, CF). Ðể truyền ñồng bộ ngoài 6 ñường này ta thêm vào 2 ñường ñiều khiển
(CG,CH).
Bảng 5.1 Các tín hiệu của RS 232D :

pin/nhãn

Tên

Chiều truyền

Tên khác và viết tắt



2/BA
3/BB
14/SBA
16/SBB

4/CA
5/CB
6/CC
20/CD
22/CE

8/CF
21/CG
23/CH
19/SCA
13/SCB
12/SCF
21/RL
18/LL
25/TM

15/DB
24/DA
17/DD

7/AB
1

Tín hiệu dữ liệu

Transmitted Data
Received Data
Secondary trans. Data
Secondary Rece. Data
Tín hiệu ñiều khiển
Request to send
Clear to send
DCE Ready
DTE Ready
Ring Indicator
Received Line Signal

Detector
Signal quality Detector
Data Signal rate select
Secondary Request to
send
Secondary clear to send
Secondary RLSD
Remote loop back
1

Local loop back
2

Test mode
3

Timing signals
Transmission Sig.Ele.
timing
Transmit Sig. Ele. timing
Receiver Sig. Element
timing
Ground/Shield
Signal Ground
Protect Ground



DTE → DCE
DCE → DTE

DTE → DCE
DCE → DTE

DTE → DCE
DCE → DTE
DCE → DTE
DTE → DCE
DCE → DTE
DCE → DTE
DCE → DTE
DTE → DCE
DTE → DCE
DCE → DTE
DCE → DTE
DTE → DCE
DTE → DCE
DCE → DTE

DCE → DTE
DTE → DCE
DCE → DTE

N/A
N/A



Send data (TD,SD)
(RD)
New Synch (NS)

Divided Clock Transmit
(DCT)

(RS,RTS)
(CS, CTS)
Data set Ready, Modem
Ready (DSR)
Data Terminal Ready (DTR)
(RI)
(RLSD, Carrier on detect,
COD)
(SQ)
(SS)


Local mode (LM)-Asynch.
modem




Serial clock transmit (SCT)
Serial clock transmit External
(SCTE)
Serial clock Receive (SCR)

Common Return
Shield

Ghi chú:
(1) Trong RS 232C là mạch CG .
(2), (3) không có trong RS 232C .
Dưới ñây là chức năng của các tín hiệu (chân, ñường dây)
@ Nhóm dữ liệu:
- Transmitted Data (2): Dữ liệu nối tiếp phát bởi DTE tới DCE trên ñường dây này.
Dữ liệu ñược lấy mẫu khi có sự chuyển trạng thái từ ON xuống OFF của dường dây
Transmitter Signal Element timing (15). Dữ liệu chỉ ñược phát khi các chân RTS, CTS và
DSR ở trạng thái ON.
- Received Data (3) : Dữ liệu ñã giải ñiều chế gửi từ DCE (modem) tới DTE. Nếu
không có tín hiệu ñến (RLSD OFF) , tín hiệu mark ñược tạo ra bên trong modem sẽ ñược gửi
lên ñường dây này.

- Secondary Transmitted Data (14): Giống pin 2 nhưng dành cho kênh thứ cấp.

- Secondary Received Data (16): Giống pin 3 nhưng dành cho kênh thứ cấp.
@ Nhóm tín hiệu ñiều khiển:
- Request To Send (4): DTE yêu cầu phát
* Khi vận hành theo chế ñộ ngắt sóng mang (switched carrier operation), ñiều kiện
ON của mạch này báo cho DCE phát biết là DTE muốn phát dữ liệu.

* Khi vận hành theo chế ñộ sóng mang liên tục (contiuous carrier operation), do
sóng mang ñược phát liên tục nên ñiều kiện ON của mạch này có tác dụng tạo thời trể (ñã
ñược chọn trước) giữa RTS và CTS.

- Clear To Send (5): DCE gần báo cho DTE là nó sẵn sàng truyền tín hiệu
* Khi vận hành theo chế ñộ ngắt sóng mang, mạch này lên ON 48,5 ms sau khi
modem nhận tín hiệu RTS (ñây là thời gian máy thu dùng ñể kiểm tra (training) chuỗi dữ
liệu) và có nghĩa là DCE sẵn sàng truyền tín hiệu.

* Khi vận hành theo chế ñộ sóng mang liên tục, modem sẽ ñưa ñường dây này lên
ON sau một thời trể xác ñịnh kể từ lúc nhận ñược tín hiệu RTS.

- DCE Ready (6): DCE gần báo cho DTE là nó sẵn sàng phát và thu tín hiệu, nó
không ở chế ñộ TEST. Trạng thái ON của ñường dây không có nghĩa là một kênh truyền tin
ñã ñược thiết lập với ñài xa.
- DTE Ready (20): DTE sẵn sàng vận hành.
- Ring Indicator (22): DCE báo cho DTE gần là nó ñã nhận ñược tín hiệu chuông.
- Received Line Signal Detector (8): Chân này lên ON 45 ms sau khi DCE nhận tín
hiệu sóng mang (hay 41 ms sau khi chân SQ lên ON), trong khoảng thời gian này modem thu
kiểm tra (training) chuỗi dữ liệu tới và ñiều chỉnh mạch ñiều hợp cân bằng (adaptive
equalizer) ñồng thời ñi vào chế ñộ ñồng bộ với sóng mang thu. Mạch này phải lên ON trước
khi dữ liệu có thể nhận ñược bởi mạch RD.
- Signal Quality Detector (21): Mạch này báo có nhận ñược sóng mang hay không.
Mạch lên ON khi nhận ñược sóng mang liên tục trong 4 ms hay lâu hơn và OFF sau khi mất
sóng mang 2ms. Với các modem thế hệ mới, mạch này còn có chức năng báo khi tín hiệu
nhận ñược xấu dưới một ngưỡng nào ñó ñể hệ thống có thể thay ñổi vận tốc truyền cho phù
hợp.
- Data Signal Rate Select (23): Ðược yêu cầu khi thay ñổi vận tốc truyền. Hoặc
DTE hoặc DCE có trách nhiệm chọn vận tốc.

- Secondary Request To Send (19): Giống pin 4 nhưng dành cho kênh thứ cấp.
- Secondary Clear To Send (13): Giống pin 5 nhưng dành cho kênh thứ cấp.

- Secondary RLSD (12): Giống pin 8 nhưng dành cho kênh thứ cấp.

@ Nhóm tín hiệu ñịnh thời dùng trong chế ñộ ñồng bộ:

- Transmission Signal Element Timing (15): Mạch này cung cấp tín hiệu thời gian (từ

dao ñộng nội trong modem) cho việc phát dữ liệu từ DTE tới modem. Dữ liệu gửi tới modem
khi có sự chuyển trạng thái từ OFF sang ON của ñường dây này và ñược lấy mẫu bởi modem
khi trạng thái chuyển từ ON sang OFF. Tín hiệu trên ñường dây này ñược tạo ra bởi dao
ñộng nội trong modem.

- Transmit Signal Element Timing (24): Modem nhận tín hiệu thời gian từ bên
ngoài, cấp bởi DTE (Ðồng bộ từ bên ngoài). Dữ liệu ra trên mạch TD vẫn ñược kiểm soát
bởi tín hiệu từ modem trên pin 15.

-
Receiver Signal Element Timing (17): Tín hiệu ñịnh thời cho DTE thu. Sự chuyển
trạng thái từ ON sang OFF ñánh dấu ñiểm giữa của tín hiệu trên mạch RD.

@ Nhóm tín hiệu ñất:

- Signal Ground (7): Thiết lập mass chung, ñiểm tham khảo cho các ñiện thế ñường
dây.

- Protect Ground (1): Nối với sườn máy và mass bên ngoài (DCE hoặc DTE chứ
không cả hai). Cách ly với Signal Ground bởi ñiện trở 100Ω bên trong.

- Pin 9 & 10 dự phòng cho Data set testing.

- Pin 11 không sử dụng cho chuẩn EIA nhưng có thể sử dụng với tên Equalizer Mode
(EM): khi chân RLSD ON và chân này OFF có nghĩa là tín hiệu nhận ñược xấu (xác suất lỗi
lớn), modem sẽ retrain tín hiệu tới và nếu chân này ON thì tín hiệu nhận ñược tốt. Tín hiệu
chân này dùng ñiều khiển mạch adaptive equalizer trong modem.

- Pin 14 (New Synch): không sử dụng cho chuẩn EIA. Mạch này ñược dùng
cho DCE ở trạm sơ cấp trong hệ thống nhiều ñiểm. Trong hệ thống này sự ñồng bộ của máy

thu (sơ cấp) với nhiều máy phát thứ cấp cần ñược thực hiện nhanh. Thường máy thu hay duy
trì thông tin về thời gian của bản tin sau khi bản tin ñã chấm dứt, ñiều này ảnh hưởng ñến sự
ñồng bộ khi nhận bản tin kế tiếp. Trạng thái ON ñược câïp vào chân này bởi DTE trong
khoảng thời gian 1 ms nhưng không dài hơn khoảng cách hai bản tin ñể loại bỏ thông tin về
thời gian trước khi nhận bản tin của trạm thứ cấp khác.
@ Nhóm tín hiệu ñiều khiển liên hệ ñến việc test vòng. Những mạch này cho phép
DTE lệnh cho DCE thực hiện việc test vòng (H 5.4). Những mạch này chỉ có giá trị khi các
modem hay các DCE khác có mạch test vòng , ñây là một tính chất mà hầu hết các modem
hiện nay ñều có.

- Remote Loop Back (21): Thiết lập DCE xa cho vòng kiểm tra
- Local Loop Back (18): Thiết lập DCE cho vòng kiểm tra từ DTE
- Test Mode (25): Chỉ DCE gần ñang ở ñiều kiện kiểm tra
* Thực hiện test vòng:

- Ðể kiểm tra vòng nội bộ, ngã ra của modem máy phát nối với ngã vào của modem
máy thu, ngắt modem khỏi ñường phát. Một dòng dữ liệu phát sinh bởi thiết bị của người sử
dụng (vd máy tính) ñược gửi tới modem và vòng trở về thiết bị của người sử dụng (H 5.4a).

- Ðể kiểm tra từ xa, modem gần ñược nối với ñường truyền bình thường, modem xa
ngắt khỏi DTE, ngã ra của bộ phận phát của modem xa nối vào ngã vào của bộ phận thu của
modem này và ngã ra của bộ phận thu ở modem xa nối vào ngã vào của bộ phận thu của
modem gần ñể hình thành một vòng kiểm tra (H 5.4b).



DT
E





←





→







Transmitte
r


Receiver







←






DT
E







←



→





Transmitte
r


Receiver








←









→









Transmitte
r


Receiver










←

(a) (H 5.4) (b)

Bảng 5.2 cho biết cách thiết lập các mạch liên hệ ñến vòng kiểm tra

Bảng 5.2 Loopback Circuit Settings for RS-232D
Local

loopback

Remote

Loopback



Circuit

Condition

Circuit

Local
Interface

Remote Interface

DCE Ready

Local
Loopback
Remote
Loopback
Test Mode

ON

ON
OFF
ON

DCE Ready

Local Loopback
RemoteLoopback

Test Mode

ON

OFF
ON
ON

OFF

OFF
OFF
ON

Dưới ñây là vài thí dụ cho thấy việc thực hiện một tác vụ cụ thể
1 Thủ tục bắt tay truyền bán song công giữa hai ñiểm : (H 5.5) cho thấy các
ñường dữ liệu và các ñường ñiều khiển ñược nối với nhau như thế nào ñể thực hiện một tác
vụ truyền bất ñồng bộ bán song công giữa một Terminal (DTE) và một máy tính (DTE), có
sử dụng modem (DCE). Kết nối giữa các DTE và DCE dĩ nhiên là các chuẩn RS-232.

Modem của máy tính vận hành theo chế ñộ ngắt sóng mang.
Giả sử máy tính muốn phát tín hiệu cho Terminal.
Hai ñường ñiều khiển DSR và DTR ñều ở ON.




(H 5.5)


Trước nhất máy tính mở ON chân RTS ñể yêu cầu phát, khi Modem gần dò ra tín
hiệu này nó bắt ñầu phát sóng mang tới Terminal. Ở phía Terminal, 4 ms sau khi nhận ñược
sóng mang, chân SQ ñược ñưa lên ON ñể hiệu lực hóa sự thu tín hiệu này và modem
Terminal (xa) bắt ñầu kiểm tra (training) trên sóng mang này, sau khi training xong (41 ms)
chân RLSD (CD) lên ON. Trong lúc ñó ở máy tính, 48 ms sau khi nhận tín hiệu RTS,
modem máy tính mở ON chân CTS ñể báo cho máy tính rằng nó bắt ñầu phát dữ liệu, lúc
này máy tính bắt ñầu phát dữ liệu ra ñường truyền TD ñến ñiều chế sóng mang ở modem và
tín hiệu cuối cùng ñược phát ñi trên ñường dây ñiện thoại.

Ở bộ phận thu, modem Terminal giải ñiều chế sóng mang tới, biến ñổi trở lại
thành tín hiệu số dạng nối tiếp và gửi tín hiệu này tới Terminal ñể giải mã.
Khi máy tính hoàn tất việc phát dữ liệu nó ñưa chân RTS xuống OFF. Khi

modem của máy tính dò ra tín hiệu này nó ñưa chân CTS xuống OFF và ngưng phát sóng
mang.
Ở bộ phận thu, 2 ms sau khi mất sóng mang, chân SQ xuống OFF và chân
RLSD xuống OFF theo sau tức thời. Bộ phận tạo tín hiệu mark trong modem Terminal tạo ra
chuỗi tín hiệu mark trên ñường RD ñưa Terminal vào trạng thái nghỉ.
Lưu ý là sự giải ñiều chế ở máy thu không xảy ra tức thời nên các bít cuối cùng
phát bởi máy tính có thể sẽ bị mất, ñể tránh ñiều này, người ta dùng 2 ms trể từ khi mất sóng
mang cho ñến khi chân RLSD xuống OFF.
- Mặc dù chuẩn RS-232 ñược dùng ñể kết nối giữa modem và thiết bị ñầu cuối nhưng
ñôi khi nó cũng ñược sử dụng ñể nối hai ñầu cuối với nhau, hoặc một máy tính và một máy
in mà không sử dụng các modem.
Trong những trường hợp như vậy, các ñường TD và RD phải ñược nối chéo nhau và
các ñường ñiều khiển cần thiết phải ở TRUE hoặc phải ñược tráo ñổi thích hợp bên trong cáp
nối. Sự nôiú cáp của RS-232 mà có sự tráo ñổi ñường dây gọi là modem rỗng (null modem).
Sơ ñồ kết nối mẫu cho ở (H 5.6)



(H 5.6)

2 Mô tả hoạt ñộng của một hệ thống thu phát qua giản ñồ thời gian của các tín hiệu
trên các chân RS-232D. Hệ thống truyền có một số ñặc ñiểm sau ñây:
@ Thời trể RTS/CTS:

- 40ms ngắt sóng mang.
- 20ms thời trể chọn trước cho vận hành theo chế ñộ sóng mang liên tục.
@ RLSD