Giáo trình kỹ thuật xung- số phần 7 potx

Gi i thích: Khi m t đ u vào tr ng thái tích c c và các đ u vào còn l i không đ cả ộ ầ ở ạ ự ầ ạ ượ
tích c c (m c logic 0) thì đ u ra xu t hi n t mã t ng ng. C th là: khi đ u vàoự ứ ầ ấ ệ ừ ươ ứ ụ ể ầ
x
0
= 1 và các đ u vào còn l i b ng 0 thì t mã đ u ra là 000, khi đ u vào xầ ạ ằ ừ ở ầ ầ
1
= 1 và
các đ u vào còn l i b ng 0 thì t mã đ u ra là 001, …ầ ạ ằ ừ ở ầ
Ph ng trình logic t i gi n:ươ ố ả
S đ logic (hình 4.3):ơ ồ
Bi u di n b ng c ng logic dùng Diode (hình 4.4)ể ễ ằ ổ
155
Nên chúng ta ch n m c tác đ ng tích c c đ u vào là m c logic 0, b ng tr ngọ ứ ộ ự ở ầ ứ ả ạ
thái mô t ho t đ ng c a m ch lúc này nh sau:ả ạ ộ ủ ạ ư
Ph ng trình logic t i gi n:ươ ố ả
S đ m ch th c hi n cho trên hình 4.5:ơ ồ ạ ự ệ
4.2.2.2. M ch mã hoá th p phânạ ậ
156
B ng tr ng thái mô t ho t đ ng:ả ạ ả ạ ộ
Ph ng trình logic đã t i gi n:ươ ố ả
Bi u di n b ng s đ logicể ễ ằ ơ ồ
Bi u di n b ng c ng logic dùng Diode (hình 4.8)ể ễ ằ ổ
157
4.2.2.3. M ch mã hoá u tiênạ ư
Trong m ch mã hoá đã xét trên, tín hi u đ u vào t n t i đ c l p t c là khôngạ ở ệ ầ ồ ạ ộ ậ ứ
có tình hu ng có 2 tín hi u tr lên đ ng th i tác đ ng m c logic 1 (n u ch n m cố ệ ở ồ ờ ộ ở ứ ế ọ ứ
tích c c đ u vào là 1), do đó c n ph i đ t ra v n đ u tiên.ự ở ầ ầ ả ặ ấ ề ư
V n đ u tiên: Khi có nhi u tín hi u đ ng th i tác đ ng, tín hi u nào có m cấ ề ư ề ệ ồ ờ ộ ệ ứ
u tiên cao h n th i đi m đang xét s tác đ ng, t c là n u đ u vào có đ u tiênư ơ ở ờ ể ẽ ộ ứ ế ầ ộ ư
cao h n b ng 1 trong khi nh ng đ u vào có đ u tiên th p h n n u b ng 1 thì m chơ ằ ữ ầ ộ ư ấ ơ ế ằ ạ
s t o ra t mã nh phân ng v i đ u vào có đ u tiên cao nh t.ẽ ạ ừ ị ứ ớ ầ ộ ư ấ

Xét m ch mã hoá u tiên 4 ạ ư → 2 (4 đ u vào, 2 đ u ra) hình 4.9:ầ ầ
158
S đ logicơ ồ
4.2.3. M ch gi i mãạ ả
4.2.3.1. M ch gi i mã nh phânạ ả ị
Xét m ch gi i mã nh phân 2 ạ ả ị →4 nh trên hình v 4.11ư ẽ
Ch n m c tích c c đ u ra là m c logic 1.ọ ứ ự ở ầ ứ
Ph ng trình logic t i gi nươ ố ả
S đ logic hình 4.12:ơ ồ
159
Bi u di n b ng c ng logic dùng Diode:ể ễ ằ ổ
Tr ng h p ch n m c tích c c đ u ra là m c 0 (hình 4.14):ườ ợ ọ ứ ự ở ầ ứ
Ph ng trình logic:ươ
160
S đ logic:ơ ồ
4.2.3.2. M ch gi i mã th p phânạ ả ậ
a. Gi i mã đèn NIXIEả
Đèn NIXIE là lo i đèn đi n t l o Katod l nh (Katod không đ c nung nóngạ ệ ử ạ ạ ượ
b i tin đèn), có c u t o g m m t Anod và 10 Katod mang hình các s t 0 đ n 9.ở ấ ạ ồ ộ ố ừ ế
S đ khai tri n c a đèn đ c cho trên hình 4.16:ơ ồ ể ủ ượ
S đ kh i:ơ ồ ố
161
Ch n m c tích c c đ u ra là m c logic 1, lúc đó b ng tr ng thái ho t đ ngọ ứ ự ở ầ ứ ả ạ ạ ộ
nh m ch sau:ư ạ
Ph ng trình logic:ươ
S đ th c hi n m ch gi i mã đèn NIXIEX đ c cho trên hình 4.18, 4.19ơ ồ ự ệ ạ ả ượ
162
b. Gi i mã đèn LED 7 đo nả ạ
Đèn LED 7 đo n, m i đo n là m t đèn LED. Tuỳ theo cách n i các Kathodeạ ỗ ạ ộ ố
ho c các Anode c a các LED trong đèn mà ng i ta phân thành 2 lo i:ặ ủ ườ ạ

- LED 7 đo n anode chungạ
- LED 7 đo n Kathode chung:ạ
163
ng v i m i lo i LED khác nhau ta có m t m ch gi i mã riêng. S đ kh i c aỨ ớ ỗ ạ ộ ạ ả ơ ồ ố ủ
m ch gi i mã LED 7 đo n nh sau:ạ ả ạ ư
Xét đèn LED 7 đo n anode chung:ạ
Đ i v i LED 7 đo n anode chung, vì các anode c a các đo n đ c n i chungố ớ ạ ủ ạ ượ ố
v i nhau và đ a lên m c logic 1 (5V), nên mu n đo n led nào t t ta n i kathodeớ ư ứ ố ạ ắ ố
t ng ng lên m c logic 1 và ng c l i mu n đo n led nào sáng ta n i kathodeươ ứ ứ ượ ạ ố ạ ố
t ng ng xu ng m c logic 0.ươ ứ ố ứ
Ví d : đ hi n th s 0 ta n i kathode c a đèn g lên m c logic 1 đ đèn g t t, và n iụ ể ể ị ố ố ủ ứ ể ắ ố
các kathode c a đèn a,b,d,e,f xu ng 0 nên ta th y s 0. Lúc đó b ng tr ng thái mô tủ ố ấ ố ả ạ ả
ho t đ ng nh sau:ạ ộ ư
Dùng b ng Karnaugh đ t i thi u hoá m ch trên. Ph ng trình t i thi u hoáả ể ố ể ạ ươ ố ể
có th vi t d ng chính t c 1 ho c chính t c 2.ể ế ở ạ ắ ặ ắ
164
165
Xét m ch gi i mã đèn led 7 đo n kathode chung:ạ ả ạ
Ch n m c tích c c đ u ra là m c 1. Vì kathode c a các đo n led đ c n iọ ứ ự ử ầ ứ ủ ạ ượ ố
chung và đ c n i xu ng m c 0 nên mu n đo n led nào t t ta đ a anode t ng ngượ ố ố ứ ố ạ ắ ư ươ ứ
xu ng m c 0.ố ứ
Ví d : đ hi n th s 0 ta n i anode c a đèn g lên m c logic o đ đèn g t t, và n i cácụ ể ể ị ố ố ủ ứ ể ắ ố
kathode c a đèn a,b,d,e,f đ c n i lên ngu n nên các đo n này s sáng nên ta th y sủ ượ ố ồ ạ ẽ ấ ố
0. Lúc đó b ng tr ng thái mô t ho t đ ng nh sau:ả ạ ả ạ ộ ư
T ng t nh tr ng h p trên, ta cũng dùng b ng Karnaugh đ t i thi u hoáươ ự ư ườ ợ ả ể ố ể
và đi tìm ph ng trình logic t i gi n cho các đ u ra c a đo n led.ươ ố ả ầ ủ ạ
166
167
4.3 M CH CH N KÊNH – PHÂN Đ NGẠ Ọ ƯỜ
4.3.1 Đ i c ngạ ươ

M ch ch n kênh còn g i là m ch ghép kênh là m ch có ch c năng ch n l nạ ọ ọ ạ ạ ứ ọ ầ
l t 1 trong N kênh vào đ đ a đ n đ u ra duy nh t. Do đó, m ch ch n kênh còn g iượ ể ư ế ầ ấ ạ ọ ọ
là m ch chuy n d li u song song đ u vào thành d li u n i ti p đ u ra, đ cạ ể ữ ệ ở ầ ữ ệ ố ế ở ầ ượ
g i là Multiplex (vi t t t MUX).ọ ế ắ
M ch ch n kênh th c hi n ch c năng đ u phát còn m ch phân đ ng th cạ ọ ự ệ ứ ở ầ ạ ườ ự
hi n ch c năng đ u thu. M ch phân đ ng còn g i là m ch phân kênh, m ch nàyệ ứ ở ầ ạ ườ ọ ạ ạ
có nhi m v tách N ngu n d li u khác nhau cùng m t đ u vào đ r ra N đ u raệ ụ ồ ữ ệ ở ộ ầ ể ẽ ầ
khác nhau. Do đó, m ch phân kênh còn g i là m ch chuy n d li u n i ti p đ uạ ọ ạ ể ữ ệ ố ế ở ầ
vào thành d li u song song đ u ra, đ c g i là Demultiplex (vi t t t DEMUX).ữ ệ ở ầ ượ ọ ế ắ
4.3.2. M ch ch n kênhạ ọ
Xét m ch ch n kênh đ n gi n có 4 đ u vào và m t đ u ra nh hình 4.23a;ạ ọ ơ ả ầ ộ ầ ư
Trong đó:
- x
1
, x
2
, x
4
: các kênh d li u vàoữ ệ
- Đ u ra y: đ ng truy n chungầ ườ ề
- c
1,
c
2
: các đ u vào đi u khi nầ ề ể
V y m ch này gi ng nh 1 chuy n m ch:ậ ạ ố ư ể ạ
168
Đ thay đ i l n l t t xể ổ ầ ượ ừ
1
→ x

4
ph i có đi u khi n do đó đ i v i m ch ch nả ề ể ố ớ ạ ọ
kênh đê ch n l n l t t 1 trong 4 kênh vào c n có các đ u vào đi u khi n cọ ầ ượ ừ ầ ầ ề ể
1,
c
2
.
N u có N kênh vào thì c n có n đ u vào đi u khi n tho mãn quan h : ế ầ ầ ề ể ả ệ
N = 2
n
. Nói cách khác: S t h p đ u vào đi u khi n b ng s l ng các kênh vào.ố ổ ợ ầ ề ể ằ ố ư ợ
Vi c ch n d li u t 1 trong 4 đ u vào đ đ a đ n đ ng truy n chung là tuỳệ ọ ữ ệ ừ ầ ể ư ế ườ ề
thu c vào t h p tín hi u đi u khi n tác đ ng đ n hai đ u vào đi u khi n cộ ổ ợ ệ ề ể ộ ế ầ ề ể
1,
c
2.
V y tín hi u đi u khi n ph i liên t c đ d li u t các kênh đ c liên t cậ ệ ề ể ả ụ ể ữ ệ ừ ượ ụ
đ a đ n đ u ra. T đó ta l p đ c b ng tr ng thái mô t ho t đ ng c a m ch ch nư ế ầ ừ ậ ượ ả ạ ả ạ ộ ủ ạ ọ
kênh.
Ph ng trình logic mô t ho t đ ng c a m ch:ươ ả ạ ộ ủ ạ
S đ logic c a m ch:ơ ồ ủ ạ
169
Gi i thích ho t đ ng c a m ch:ả ạ ộ ủ ạ
+
⇒==⇒== 10
2121
cccc
c ng NAND 1 có 2 đ u vào đi u khi n m c logic 1,ổ ầ ề ể ở ứ
cũng t ng ng v i 1 đ u vào đi u khi n m c logic 1 nên c ng NAND 1 m choươ ứ ớ ầ ề ể ở ứ ổ ở
d li u xữ ệ

1
đ a vào.ư
+
⇒==⇒== 0,11,0
2121
cccc
c ng NAND 2 có 2 đ u vào đi u khi n m c logic 1,ổ ầ ề ể ở ứ
cũng t ng ng v i 1 đ u vào đi u khi n m c logic 1 nên c ng NAND 2 m choươ ứ ớ ầ ề ể ở ứ ổ ở
d li u xữ ệ
2
đ a vào.ư
+
⇒==⇒== 1,10,1
2121
cccc
c ng NAND 3 có 2 đ u vào đi u khi n m c logic 1,ổ ầ ề ể ở ứ
cũng t ng ng v i 1 đ u vào đi u khi n m c logic 1 nên c ng NAND 3 m choươ ứ ớ ầ ề ể ở ứ ổ ở
d li u xữ ệ
3
đ a vào.ư
+
⇒==⇒== 11,1
2121
cccc
c ng NAND 4 có 2 đ u vào đi u khi n m c logic 1,ổ ầ ề ể ở ứ
cũng t ng ng v i 1 đ u vào đi u khi n m c logic 1 nên c ng NAND 4 m choươ ứ ớ ầ ề ể ở ứ ổ ở
d li u xữ ệ
4
đ a vào.ư
Bây gi , xét m ch ch n kênh có 4 đ u vào và 1 đ u ra, nh ng ng c l iờ ạ ọ ầ ầ ư ượ ạ

có 4 đ u đi u khi nầ ề ể . Lúc này, ta không d a vào t h p tín hi u tác đ ng lên đ u vàoự ổ ợ ệ ộ ầ
đi u khi n, mà ch xét đ n m c tích c c đ u vào đi u khi n. Ta s ch n m t trongề ể ỉ ế ứ ự ở ầ ề ể ẽ ọ ộ
2 m c logic 1 ho c 0 làm m c tích c c, n u 1 đ u vào trong s 4 đ u vào đi u khi nứ ặ ứ ự ế ầ ố ầ ề ể
170
t n t i m c logic tích c c thì kênh d li u vào có cùng ch s v i đ u vào đi u khi nồ ạ ứ ự ữ ệ ỉ ố ớ ầ ề ể
đó s đ c k t n i v i đ u ra. Trên hình 4.25 bi u di n m ch ch n kênh v i sẽ ượ ế ố ớ ầ ể ễ ạ ọ ớ ố
l ng đ u vào đi u khi n b ng s l ng kênh vào.ượ ầ ề ể ằ ố ượ
N u ch n m c tích c c c a các đ u vào đi u khi n là m c logic 1, ta có b ngế ọ ứ ự ủ ầ ề ể ứ ả
tr ng thái mô t ho t đ ng c a m ch nh sau:ạ ả ạ ộ ủ ạ ư
Ph ng trình logic:ươ
Ý nghĩa trong th c t c u m ch:ự ế ả ạ
+
4321
,,, cccc
: có th hi u là các đ a ch (ngu n và đích)ể ể ị ỉ ồ
+
4321
,,, xxxx
: thông tin c n truy n điầ ề
4.3.3. M ch phân đ ngạ ườ
Xét m ch phân đ ng đ n gi n có 1 đ u vào và 4 đ u ra ký hi u nh sau:ạ ườ ơ ả ầ ầ ệ ư
Trong đó:
- x là kênh d li u vàoữ ệ
171
-
4321
,,, yyyy
các đ u ra d li uầ ữ ệ
-
21

,cc
các đ u vào đi u khi nầ ề ể
Ta có th th y m ch này th c hi n ch c năng nh 1 chuy n m ch (hình 4.26). Tuỳể ấ ạ ự ệ ứ ư ể ạ
thu c vào t h p tín hi u đi u khi n tác d ng vào m ch mà l n l t tín hi u t đ uộ ổ ợ ệ ề ể ụ ạ ầ ượ ệ ừ ầ
vào x s chuy n đ n đ u ra ẽ ể ế ầ
4321
,,, yyyy
m t cách t ng ng. Lúc đó b ng tr ng tháiộ ươ ứ ả ạ
nh sau:ư
Ph ng trình logic các đ u ra:ươ ầ
S đ logic đ c cho trên hình 4.27:ơ ồ ượ
Gi i thích:ả
172
+
⇒==⇒== 10
2121
cccc
c ng NAND 1 có 2 đ u vào đi u khi n m c logic 1,ổ ầ ề ể ở ứ
cũng t ng ng v i 1 đ u vào đi u khi n m c logic 1 nên c ng NAND 1 m choươ ứ ớ ầ ề ể ở ứ ổ ở
d li u t đ u vào x đ n đ u ra yữ ệ ừ ầ ế ầ
1
. Đ ng th i lúc đó các c ng AND 2,3,4 có ít nh tồ ờ ổ ấ
m t đ u vào đi u khi n m c logic 0 nên không cho d li u t đ u vào x đ n cácộ ầ ề ể ở ứ ữ ệ ừ ầ ế
đ u ra.ầ
+
⇒==⇒== 1,11,0
2121
cccc
c ng NAND 2 có 2 đ u vào đi u khi n m c logic 1,ổ ầ ề ể ở ứ
cũng t ng ng v i 1 đ u vào đi u khi n m c logic 1 nên c ng NAND 2 m choươ ứ ớ ầ ề ể ở ứ ổ ở

d li u t đ u vào x đ n đ u ra yữ ệ ừ ầ ế ầ
2
.
+
⇒==⇒== 1,10,1
2121
cccc
c ng NAND 3 có 2 đ u vào đi u khi n m c logic 1,ổ ầ ề ể ở ứ
cũng t ng ng v i 1 đ u vào đi u khi n m c logic 1 nên c ng NAND 3 m choươ ứ ớ ầ ề ể ở ứ ổ ở
d li u t đ u vào x đ n đ u ra yữ ệ ừ ầ ế ầ
3
+
⇒==⇒== 11,1
2121
cccc
c ng NAND 4 có 2 đ u vào đi u khi n m c logic 1,ổ ầ ề ể ở ứ
cũng t ng ng v i 1 đ u vào đi u khi n m c logic 1 nên c ng NAND 4 m choươ ứ ớ ầ ề ể ở ứ ổ ở
d li u t đ u vào x đ n đ u ra yữ ệ ừ ầ ế ầ
4
.
N u x = 1 và hoán đ i đ u vào đi u khi n thành đ u vào d li u thì m ch phân kênhế ổ ầ ề ể ầ ữ ệ ạ
chuy n thnàh m ch gi i mã nh phân. Vì v y, nhà s n xu t đã ch t o IC đ m b oể ạ ả ị ậ ả ấ ế ạ ả ả
c hai ch c năng: gi i mã và gi i đa h p. Ví d : IC 74138, 74139, 74154: gi i mã vàả ứ ả ả ợ ụ ả
phân kênh tuỳ thu c vào cách n i chân.ộ ố
Trong tr ng h p t ng quát, m ch phân kênh có 1 đ u vào và 2ườ ợ ổ ạ ầ
n
đ u ra:ầ
đ tách 2ể
n
ngu n d li u khác nhau c n có n đ u vào đi u khi n, lúc đó s t h pồ ữ ệ ầ ầ ề ể ố ổ ợ

đàu vào đi u khi n b ng s l ng đ u ra.ề ể ằ ố ượ ầ
Tuy nhiên trong th c t , ta còn g p m ch phân kênh có s l ng đ u vào đi uự ế ặ ạ ố ượ ầ ề
khi n b ng s đ u ra (hình 4.28). Lúc đó ch xét đ n m c tích c c đ u vào đi uể ằ ố ầ ỉ ế ứ ự ở ầ ề
khi n, ng i ta ch n m t trong hai m c logic 1 ho c 0 làm m c tích c c. Gi sể ườ ọ ộ ứ ặ ứ ự ả ử
ch n m c 1: n u 1 đ u vào trong s 4 đ u vào đi u khi n t n t i m c logic 1 thì đ uọ ứ ế ầ ố ầ ề ể ồ ạ ứ ầ
ra d li u t ng ng có cùng ch s v i đ u vào đi u khi n nó s đ c n i v i đ uữ ệ ươ ứ ỉ ố ớ ầ ề ể ẽ ượ ố ớ ầ
vào d li u chung x.ữ ệ
Ví d :ụ
173
Lúc đó b ng tr ng thái ho t đ ng c a m ch nh sau:ả ạ ạ ộ ủ ạ ư
Ph ng trình logic và s đ logic đ c cho trên hình 4.29:ươ ơ ồ ượ
Gi i thích ho t đ ng:ả ạ ộ
+ Khi
0,1
4321
==== cccc
ch có c ng AND1 thông cho d li u t x n i đ n đ u raỉ ổ ữ ệ ừ ố ế ầ
y
1
+ Khi
0,1
4312
==== cccc
ch có c ng AND2 thông cho d li u t x n i đ n đ u raỉ ổ ữ ệ ừ ố ế ầ
y
2
+ Khi
0,1
4213
==== cccc

ch có c ng AND3 thông cho d li u t x n i đ n đ u raỉ ổ ữ ệ ừ ố ế ầ
y
3
+ Khi
0,1
1324
==== cccc
ch có c ng AND4 thông cho d li u t x n i đ n đ u raỉ ổ ữ ệ ừ ố ế ầ
y
4
Vì m ch ch n kênh th c hi n đ u phát và m ch phân kênh th c hi n đ uạ ọ ự ệ ở ầ ạ ự ệ ở ầ
thu nên đ m b o d li u đ c chuy n đúng kênh thì m ch ch n kênh và phân kênhả ả ữ ệ ượ ể ạ ọ
ph i đ ng b v i nhau.ả ồ ộ ớ
174
4.4 M CH SO SÁNHẠ
4.4.1. Đ i c ngạ ươ
- M ch so sánh dùng đ so sánh các s nh phan v m t đ l n.ạ ể ố ị ề ặ ộ ớ
Ví d : So sánh a và b: a = 0, b = 1 ụ ⇒ a<b
- Có 2 m ch so sánh:ạ
+ So sánh hai s nh phân 1 bitố ị
+ So sánh hai s nh phân nhi u bitố ị ề
4.2.2. M ch so sánh 1 bitạ
Là m ch th c hi n ch c năng so sánh hai s nh phân 1 bit. Xét hai s nh phânạ ự ệ ứ ố ị ố ị
1 bit a và b. Các tr ng h p sau đây:ườ ợ
V ph ng di n m ch đi n, m ch so sánh 1 bit có 2 đ u vào và 3 đ u ra. Cácề ươ ệ ạ ệ ạ ầ ầ
đ u vào a, b là các bit c n so sánh; các đ u ra th hi n k t qu so sánh: yầ ầ ầ ể ệ ế ả
1
(a<b), y
2
(a

= b) và y
3
(a>b). S đ kh i m ch so sánh trên hình 4.30.ơ ồ ố ạ
175
Ch n m c tích c c đ u ra là m c logic 1. Ta l p đ c b ng tr ng thái môọ ứ ự ở ầ ứ ậ ượ ả ạ
t ho t đ ng c a m ch.ả ạ ộ ủ ạ
T b ng tr ng thái, ta có ph ng trình logic:ừ ả ạ ươ
176
4.4.3. M ch so sánh nhi u bitạ ề
M ch có 8 đ u vào và 3 đ u ra, th c hi n so sánh hai s nh phân 4 bitạ ầ ầ ự ệ ố ị
A(a
3
a
2
a
1
a
0
) và B(b
3
b
2
b
1
b
0
). Có hai ph ng pháp th c hi n m ch so sánh nhi u bit:ươ ự ệ ạ ề
- Th c hi n tr c ti pự ệ ự ế
- Th c hi n m ch so sánh nhi u bit trên c s m ch so sánh 1 bit. ự ệ ạ ề ơ ở ạ
4.4.3.1. Ph ng pháp tr c ti pươ ự ế

Ta có b ng tr ng thái mô t ho t đ ng c a m ch.ả ạ ả ạ ộ ủ ạ
Ph ng trình logic c a m ch:ươ ủ ạ
177