Tư liệu nghiên cứu mạch đếm sản phẩm trong thiết kế mạch đếm điện tử dùng vi điều khiển mạch báo p3 ppsx

Luận văn tốt nghiệp Trang 19
GVHD Nguyễn Việt Hùng
Nếu cần số đếm ban đầu, các thanh ghi TL1/TH1 cũng phải được khởi động.
Một khoảng 100s có thể được khởi động bằng cách khởi động giá trò cho TH1/TL1 là
FF9CH:
MOV TL1, #9CH
MOV TH1, #0FFH
Rồi timer được cho chạy bằng cách đặt bit điều khiển chạy như sau:
SETB TR1
Cờ báo tràn được tự động đặt lên 1 sau 100s. Phần mềm có thể đợi trong 100 s bằng
cách dùng lệnh rẽ nhánh có điều kiện nhảy đến chính nó trong khi cờ báo tràn chưa
được đặt lên 1:
WAIT: JNB TF1, WAIT
Khi timer tràn, cần dừng timer và xóa cờ báo tràn trong phần mềm:
CLR TR1
CLR TF1

d. Ngắt ( INTERRUPT)
Một ngắt là sự xảy ra một điều kiện, một sự kiện mà nó gây ra treo tạm thời thời
chương trình chính trong khi điều kiện đó được phục vụ bởi một chương trình khác.
Các ngắt đóng một vai trò quan trọng trong thiết kế và cài đặt các ứng dụng vi
điều khiển. Chúng cho phép hệ thống đáp ứng bất đồng bộ với một sự kiện và giải
quyết sự kiện đó trong khi một chương trình khác đang thực thi.
Tổ chức ngắt của 8051:
Có 5 nguồn ngắt ở 8031: 2 ngắt ngoài, 2 ngắt từ timer và 1 ngắt port nối tiếp.
Tất cả các ngắt theo mặc nhiên đều bò cấm sau khi reset hệ thống và được cho phép
từng cái một bằng phần mềm.
Khi có hai hoặc nhiều ngắt đồng thời, hoặc một ngắt xảy ra khi một ngắt khác
đang được phục vụ, có cả hai sự tuần tự hỏi vòng và sơ đồ ưu tiên hai mức dùng để xác
đònh việc thực hiện các ngắt. Việc hỏi vòng tuần tự thì cố đònh nhưng ưu tiên ngắt thì có

thể lập trình được.
- Cho phép và cấm ngắt :
Mỗi nguồn ngắt được cho phép hoặc cấm ngắt qua một thanh ghi chức năng đặt
biệt có đònh đòa chỉ bit IE ( Interrupt Enable : cho phép ngắt ) ở đòa chỉ A8H.






Luận văn tốt nghiệp Trang 20
GVHD Nguyễn Việt Hùng
Bit Ký hiệu Đòa chỉ bit Mô tả
IE.7 EA AFH Cho phép / Cấm toàn bộ
IE.6 _ AEH Không được mô tả
IE.5 ET2 ADH Cho phép ngắt từ Timer 2 (8052)

IE.4 ES ACH Cho phép ngắt port nối tiếp
IE.3 ET1 ABH Cho phép ngắt từ Timer 1
IE.2 EX1 AAH Cho phép ngắt ngoài 1
IE.1 ET0 A9H Cho phép ngắt từ Timer 0
IE.0 EX0 A8H Cho phép ngắt ngoài 0
Tóm tắt thanh ghi IE
- Các cờ ngắt :
Khi điều kiện ngắt xảy ra thì ứng với từng loại ngắt mà loại cờ đó được đặt lên
một để xác nhận ngắt.
Ngắt Cờ Thanh ghi SFR và vò trí bit
Bên ngoài 0 IE0 TCON.1
Bên ngoài 1 IE1 TCON.3
Timer 1 TF1 TCON.7

Timer 0 TF0 TCON.5
Port nối tiếp TI SCON.1
Port nối tiếp RI SCON.0
Các lọai cờ ngắt
- Các vectơ ngắt :
Khi chấp nhận ngắt, giá trò được nạp vào PC được gọi là vector ngắt. Nó là đòa
chỉ bắt đầu của ISR cho nguồn tạo ngắt, các vector ngắt được cho ở bảng sau :




Luận văn tốt nghiệp Trang 21
GVHD Nguyễn Việt Hùng
Ngắt Cờ Đòa chỉ vector
Reset hệ thống RST 0000H
Bên ngoài 0 IE0 0003H
Timer 0 TF0 000BH
Bên ngoài 1 IE1 0013H
Timer 1 TF1 001BH
Port nối tiếp TI và RI 0023H
Timer 2 002BH
Vector reset hệ thống (RST ở đòa chỉ 0000H) được để trong bảng này vì theo nghóa này,
nó giống ngắt : nó ngắt chương trình chính và nạp cho PC giá trò mới.
e. Kết hợp 8051 với bộ nhớ ngoài
Vi xử lý (Microprocessor) là IC chuyên dụng về xử lý dữ liệu, điều khiển theo
một chương trình, muốn Microprocessor thực hiện một công việc gì người sử dụng phải
lập trình hay viết chương trình. Chương trình phải lưư trữ ở đâu để Microprocessor nhận
lệnh và thi hành, đôi khi trong lúc xử lý chương trình Microprocessor cần nơi lưư trữ
tạm thời các dữ liệu sau đó lấy ra để tiếp tục xử lý. Nơi lưu trữ chương trình cho
Microprocessor thực hiện và nơi lưu trữ tạm thời dữ liệu chính là bộ nhớ. Các bộ nhớ

của Microprcessor là các IC, các IC nhớ này có thể đọc dữ liệu ra, ghi dữ liệu vào hoặc
chỉ đọc dữ liệu ra. Đôi khi bộ nhớ của Microprocessor không đủ để lưu trữ những thông
tin cần thiết khi chạy chương trình, khi đó phải dùng kỹ thuật mở rộng bộ nhớ. 8051 có
khả năng mở rộng bộ nhớ đến 64k byte bộ nhớ chương trình và 64k byte bộ nhớ dữ liệu
bên ngoài. Bộ nhớ chương trình là bộ nhớ Rom còn bộ nhớ dữ liệu là bộ nhớ Ram.
_ Bộ nhớ Ram chia ra làm 2 loại Sram và Dram. Dram được chế tạo dùng kỹ
thuật MOS, có dung lượng bộ nhớ lớn, công xuất tiêu tán thấp và tốc độ hoạt động
trung bình. Sram dữ liệu lưu trữ vào các Flip- Flop còn Dram dữ liệu lưu trữ mức 0 và
1 tương đương với quá trình nạp và xả của một tụ điện khoảng vài pF. Bởi vì điện áp
của tụ sẽ suy giảm dần do đó Dram đòi hỏi chu kỳ nạp lại nếu không muốn mất dữ liệu
và được gọi là quá trình làm tươi Ram, đây chính là khuyết điểm của Dram so với
Sram. Bộ nhớ Rom có nhiều loại: PROM, EPROM, EEPROM nhưng EPROM có thể
lập trình bởi người dùng, có thể xóa và lập trình lại nhiều lần nên trong đồ án này
chúng em dùng EPROM 2764 và dùng SRAM 6264. Đặc điểm, sơ đồ chân và bảng sự
thật của 2764 và 6264 ở hình dưới đây
SRAM 6264: là bộ nhớ được chế tạo theo công nghệ CMOS, có dung lượng
65536 bit được tổ chức thành 8192x8 bit (8KByte), điện áp cung cấp là +5V, thời gian
truy cập khoảng 150ns. Ngõ vào/ra dữ liệu được dùng chung, các ngõ vào/ra này tương

Luận văn tốt nghiệp Trang 22
GVHD Nguyễn Việt Hùng
thích TTL. Công suất tiêu tán ở trạng thái chờ rất thấp chỉ khoảng 0,1mW so với khi
hoạt động bình thường là 200mW.
Sơ đồ chân và sơ đồ logic của 6264 như sau:

Từ sơ đồ chân cho ta thấy cá chân được chia thành 4 nhóm:
+ Vcc, GND : chân nguồn
+ Do đến D7 : chân dữ liệu
+ Ao đến A12 : chân đòa chỉ
+

EPROM 2764: là bộ nhớ chỉ đọc được chế tạo theo công nghệ NMOS, dùng một
nguồn đơn +5V, dung lượng bộ nhớ là 65536 bit, được tổ chức thành 8192x8 bit
(8KByte). 2764 là loại EPROM có thể xóa bằng tia cực tím và có thể ghi lại được nhiều
lần. Có hai kiểu họat động: bình thường và chờ. Ở trạng thái chờ, công suất tiêu thụ là
132mW so với 525mW khi ở trạng thái đọc dữ liệu, thời gian truy xuất là 200ns. Sơ đồ
chân và sơ đồ logic của 2764 như sau:







DQ
0
-DQ

7




6264

A
0
-
A
12


CE
1
\

CE
2

OE\
WE\


N.C
A
12

A

7

A
6

A
5

A
4

A
3

A
2

A
1

A
0

DQ
0

DQ
1

DQ

2

V
ss





6264

V
cc

WE\
CE
2

A
8

A
9

A
11
OE\
A
10

CE
1
\
DQ
7

DQ
6

DQ
5

DQ
4

DQ
3


Mode \ Pin WE\ CE
1
\ CE
2
OE\ Output
x H x x
Not Select
x x L x
Hi-Z
Output
Disable

H L H H Hi-Z
Read H L H L D
out

Write L L H H D
in


V
pp

A
12

A
7

A
6

A
5

A
4

A
3

A

2

A
1

A
0

O
0

O
1

O
2

GND




2764

Vcc
PGM\
N.C
A
8

A
9

A
11
OE\
A
10

CE\
O
7

O
6

O
5

O
4

O
3





2764

CE\
OE\
V
PP


D
0
-D
7

A
0
-A
12


WE, OE, CS1, CS2 : chân điều khiển


Luận văn tốt nghiệp Trang 23
GVHD Nguyễn Việt Hùng

- EPROM có thể được lập bởi người lập trình sử dụng và nó cũng có thể xóa để lập
trình lại khi nào muốn.
-EPROM dùng trong mạch được chứa sẵn chương trình điều khiển, tức là chỉ xuất Data
mỗi khi CPU tham khảo đến, do đó ta chỉ quan tâm đến chế độ đọc và chờ. Dựa vào
các Mode hoạt động trên thì EPROM được điều khiển các chân sau:
- PGM = 5 Volt (Vcc )
- OE\ nối chân PSEN của CPU
- CE\ nối xuống CSO
+ Chế độ đọc (Read Mode ): Chế độ này được thiết lập khi CE\ và OE\ ở mức thấp,
PGM ở mức cao. Có hai ngõ vào điều khiển dùng để truy xuất Data từ ROM là CE\ và
OE\ dùng để kiểm soát ngõ ra Data, đưa Data lên Data bus.
+ Chế độ chờ (Stanby Mode ): Chế độ này làm giảm công suất tiêu thụ được thiết lập
khi CE\ ở mức cao, ở chế độ này Data ở trạng thái trở kháng cao độc lập.
*Giải mã đòa chỉ:
Do 8051 thiết kế cần quản lý nhiều thiết bò ngoại vi, nhiều ô nhớ, muốn làm được
việc này người ta phải cung cấp cho mỗi ô nhớ và thiết bò ngoại vi tầm đòa chỉ cho thiết
bò đó. Vì vậy cần có mạch giải mã đòa chỉ trong mạch điện. Người ta thường dùng IC
giải mã 74HC138 với các ngõ ra được nối tới các ngõ vào chọn chip (CS\) trên các IC
nhớ. Sau đây là sơ đồ chân, bảng sự thật và đặc điểm của 74138:

Mode (chế độ) CE\ OE\ PGM\ V
PP
Ra
(Output)
Đọc L L H V
cc
Dout
Chờ H x x V
cc
Hi-Z
Lập trình L x L V
pp
Din
Kiểm tra L L H V
pp


D
o ut

Cấm lập trình H x x V
pp
Hi-Z
Bảng trạng thái
A
B
C
G

2A

G
2B

G
1

Y
7

GND
V
cc

Y
0

Y
1

Y
2

Y
3

Y
4

Y
5

Y
6


74138

74138

A
B
C
Y
0
Y
7





G
2A\

G
2B

G

1


Sơ đồ chân


Luận văn tốt nghiệp Trang 24
GVHD Nguyễn Việt Hùng











sơ lược về các chân:
- Ngõ vào A,B,C là các chân ngõ vào số nhò phân 3 bit. C là bit có trọng số lớn
nhất, A là bit có trọng số nhỏ nhất
- Các chân ngõ ra: Yo  Y7, tích cực mức thấp.
- Các chân điều khiển: G
1
,G
2A
, G
2B
. IC chỉ hoạt động giải mã khi các chân điều

khiển đồng thời tích cực. G1 tích cực ở mức cao; G
2A
\ và G
2B
\ tích cực ở mức thấp
Khi một trong 3 chân này không tích cực các ngõ ra từ Yo  Y7 ở mức cao.
*Giải đa hợp các đường dữ liệu và đường đòa chỉ:
Khi dùng bộ nhớ ngoài, port 0 không còn là port IO thuần túy. Nó được kết hợp
giữa bus đòa chỉ và bus dữ liệu nên dùng tín hiệu ALE và IC chốt để chốt byte thấp của
bus đòa chỉ khi bắt đầu mỗi chu kỳ bộ nhớ. Port2 cho byte cao của bus đòa chỉ. đây
chúng em dùng IC chốt 74373. Sơ đồ chân, đặc điểm và bảng trạng thái của 74373





Sơ đồ chân
Bảng trạng thái




INPUTS
ENABLE SELECT
OUTPUTS
G
1
G
2
C B A Y

0
Y
1
Y
2
Y
3
Y
4
Y
5
Y
6
Y
7

x H x x x H H H H H H H H
L x x x x H H H H H H H H
H L L L L L H H H H H H H
H L L L H H L H H H H H H
H L L H L H H L H H H H H
H L L H H H H H L H H H H
H L H L L H H H H L H H H
H L H L H H H H H H L H H
H L H H L H H H H H H L H
H L H H H H H H H H H H L
G
2
= G
2A

+ G
2
Bảng trạng thái



74373

D
0
-D
7

Q
0
-
Q
7

OC
\

G
Output
Control (OC)
Enable
G
D OUTPUT
L H H H
L H L L

L L x Q
0

H x x HI-Z

V
cc

Q
0

Q
1

Q
2

Q
3

Q
4

Q
5

Q
6

Q

7

G
OE\
D
0

D
1

D
2

D
3

D
4

D
5

D
6

D
7

GND

74373


Luận văn tốt nghiệp Trang 25
GVHD Nguyễn Việt Hùng
Đặc điểm
_ 74LS373 gồm 8 D-FF có ngõ ra 3 trạng thái được điều khiển chốt và xuất dữ
liệu bằng chân G và OC. Trong ứng dụng này chân G được nối với chân ALE của 8051,
chân OC nối mass.
_ là IC chốt 8 bit
_ Các bộ đệm ngõ ra 3 trạng thái
_ Tín hiệu điều khiển ngõ ra 3 trạng thái chung.
*Xếp chồng các vùng nhớ chương trình và dữ liệu bên ngoài:
Vì bộ nhớ chương trình là Rom nên xảy ra vấn đề bất tiện khi phát triển phần
mềm cho 8051 là tổ chức bộ nhớ như thế nào để có thể sửa đổi chương trình và có thể
ghi trở lại khi nó được chứa trong bộ nhớ Rom. Cách giải quyết là xếp chồng các vùng
dữ liệu và chương trình. Một bộ nhớ Ram có thể chứa cả chương trình và dữ liệu bằng
cách nối đường OE\ của Ram đến ngõ ra cổng AND có 2 ngõ vào là PSEN\ và RD\. Sơ
đồ mạch như hình sau cho phép bộ nhớ Ram có 2 chức năng vừa là bộ nhớ chương trình
vừa là bộ nhớ dữ liệu.
Vậy 1 chương trình có thể được tải vào Ram (bằng cách ghi nó như bộ nhớ dữ
liệu) và thi hành chương trình (bằng cách truy xuất nó như bộ nhớ chương trình)

3. Khối hiển thò:
a.Sơ đồ khối của mạch hiển thò:
Bộ phận hiển thò gồm 8 led 7 đoạn anod chung. Vì các vi xử lí xử lí các dữ liệu là
số nhò phân (1,0 ) nên cần có sự giãi mã từ số nhò phân sang số thập phân. Sự giải mã
có thể dùng giải mã bằng phần cứng (IC giải mã). Tuy nhiên với phần mềm quét led
người ta có thể giảm bớt được các IC giải mã giảm giá thành của mạch điện. Nhưng để
kết nối với mạch hiển thò phải cần có IC giao tiếp vào ra vì các port của 8051 đã dùng
cho mục đích khác. 8255 là IC giao tiếp vào ra song song thông dụng và có thể điều
khiển được bằng phần mềm nên chúng em sử dụng 8255 để giao tiếp với các thiết bò
ngoại vi (phần hiển thò…). Vì dòng ra các port của 8255 rất nhỏ (lớn nhất là port A
khoảng 5mA) nên cần có IC đệm dòng để nâng dòng lên đủ kéo cho led sáng. Chúng
em chọn IC đệm 74245. Khi đưa dữ liệu ra để hiển thò tất cả các led đều nhận nhưng tại
một thời điểm chỉ cho phép một led được nhận dữ liệu nên phải có mạch giải mã để
chọn led.
Chúng em sử dụng IC giải mã 74LS138.Vì vậy sơ đồ khối của mạch hiển thò như sau:

WR

RAM

OE\



WR


RD

PSEN

Luận văn tốt nghiệp Trang 26
GVHD Nguyễn Việt Hùng











b. Giới thiệu về các linh kiện trong mạch
b1.Cổng xuất nhập 8255:
Trong hệ thống Vi xử lý hay máy vi tính nếu chỉ giao tiếp với bộ nhớ trong ROM,
RAM thì chưa đủ, máy tính còn phải giao tiếp với các thiết bò ngoại vi như bàn phím,
màn hình, máy in, để con người có thể đối thoại được máy tính cũng như dùng máy
tính để điều khiển các thiết bò khác. Để giao tiếp với nhiều thiết bò như vậy, máy tính
có thể giao tiếp qua nhiều đường và giao tiếp với nhiều hình thức khác nhau như giao
tiếp nối tiếp, giao tiếp song song.
Vì vậy vai trò của cổng xuất nhập 8255 để giao tiếp giữa máy tính với thiết bò ngoài là
một điều cần thiết giúp máy có thể mở rộng khả năng làm việc.
*Sơ đồ chân của 8255

Sơ đồ chân và sơ đồ logic
Tính linh hoạt của vi mạch thể hiện ở khả năng lập trình. Qua một thanh ghi điều
khiển, người sử dụng xác đònh chế độ hoạt động và cổng nào cần được sử dụng như là
lối vào hoặc lối ra. Các chân ra D
0
 D
7
tạo nên bus dữ liệu hai chiều có độ rộng là 8





8255A

D
0
-
D
7

RD\
WR\
RESET

CS\
A
0

A
1

CS
\

PA
0
-
PA
7

PB
0
-
PB
7

PC
0
-
PC
3

PC

4
-
PC
7

PA
3

PA
2

PA
1

PA
0

RD\
CS\
GND
A
1

A
0

PC
7

PC

6

PC
5

PC
4

PC
0

PC
1

PC
2

PC
3

PB
0

PB
1

PB
2

PA

4

PA
5

PA
6

PA
7

WR\
RESET
D
0

D
1

D
2

D
3

D
4

D
5

D
6

D
7

V
cc

PB
7

PB
6

PB
5

PB
4

PB
3

8255A




8051

Port C
H

8255

PortA
Đệm

74245
Giải mã

74138

LED
Port0
Port2

Luận văn tốt nghiệp Trang 27
GVHD Nguyễn Việt Hùng
bit. 8255 được chọn bởi tín hiệu mức thấp ở ngõ vào chọn chíp CS\. Khi 8255 không
được chọn, bộ đệm bus dữ liệu nối 8255 với hệ thống được thả nổi. Khi được chọn, các
ngõ vào A
0

và A
1
được dùng để chọn thanh ghi điều khiển hoặc một trong các cổng
vào/ra để trao đổi dữ liệu. Các hoạt động cơ bản của 8255 được tóm tắt trong bảng sau:









* Các trạng thái làm việc của 8255:
Qua bảng trạng thái của 8255, ta thấy thanh ghi điều khiển đặt dưới đòa chỉ bên
trong là A
1
= [1], A
0
= [1]. Trong một chu kỳ ghi lên thanh ghi điều khiển, xác đònh
cổng vào/ra cũng như chế độ hoạt động. Khi chân RESET ở mức [H], thanh ghi điều
khiển sẽ được đặt lại và đònh nghóa toàn bộ 24 đường dẫn như là các ngõ vào.Trạng
thái này kéo dài tới khi chương trình ứng dụng viết từ điều khiển vào thanh ghi điều
khiển để xác đònh chế độ làm việc của 8255.
Các cổng A, B, C được phân thành hai nhóm. Nhóm A gồm cổng A và nửa cao
của cổng C, nhóm B gồm cổng B và nửa thấp còn lại của cổng C. Có 3 chế độ hoạt
động khác nhau:
- Chế độ 0: vào/ra thông thường.
- Chế độ 1: chốt vào/ra.
- Chế độ 2: bus hai chiều.

Chế độ 0:
Từ điều khiển:


Chế độ 0 xác lập hai cổng 8 bit (A và B) và hai cổng 4 bit (nửa cao và nửa thấp của
C). Bất kỳ cổng nào cũng có thể nhập hoặc xuất dữ liệu một cách độc lập tùy theo các
bit D
4
, D
3
, D
1
và D
0
. Có 2
4
= 16 khả năng vào/ra trong chế độ này


A
1
A
0
RD\ WR\ CS\ Hoạt động
L L L H L Port A  Bus dữ liệu
L H L H L Port B Bus dữ liệu
H L L H L Port C Bus dữ liệu
L L H L L Bus dữ liệu  Port A
L H H L L Bus dữ liệu  Port B
H L H L L Bus dữ liệu  Port C

H H H L L Bus dữ liệu  Từ điều khiển
x x x x H Bus dữ liệu ở trạng thái Hi-Z
H H L H L Cấm
x x H H L Bus dữ liệu ở trạng thái Hi-Z
1 0 0 D
4
D
3
0 D
1
D
0