Giáo trình CẤU KIỆN ĐIỆN TỬ - Chương 3 potx

CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
71
3.4 TRANSISTOR HIỆU ỨNG TRƯỜNG CỔNG TIẾP GIÁP – JFET.
Transistor hiệu ứng trường cổng tiếp giáp, gọi tắt là JFET [Junction Field-Effect Transistor] là
một kiểu khác của transistor hiệu ứng trường có thể được tạo thành mà không cần phải có lớp ô
xít cách ly với cực cổng bằng cách sử dụng các tiếp giáp pn. Phần sau của tên gọi cũng như đối
với MOSFET cho biết nguyên tắc làm việc của dụng cụ là được điều khiển bằng điện trường.
Ph
ần trước của tên gọi chỉ cực cổng của dụng cụ sẽ được tạo thành bởi tiếp giáp pn với đế. Do
vậy, JFET cũng còn được gọi là JUGFET.
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
72
Cấu tạo cắt ngang và ký hiệu mạch của JFET kênh n được cho ở hình 3.19, bao gồm một kênh
hẹp bằng vật liệu bán dẫn n, (có nồng độ pha tạp thấp hơn vùng cổng) mà hai đầu được nối với
hai điện cực bằng kim loại gọi là cực nguồn (S) và máng (D) như ở MOSFET. Trong phạm vi
vùng kênh dẫn là hai vùng vật liệu bán dẫn p
sẽ tạo thành cực cổng (G) của JFET.
Không giống như MOSFET, ở đây không có
sự cách ly để tách rời vùng cổng với kênh dẫn,
mà thay vào đó là cổng được kết nối điện với
kênh dẫn thông qua hai tiếp giáp pn.
Ở JFET kênh n, dòng điện chảy vào kênh dẫn
tại cực máng và ra tại cực nguồn. Điện trở
vùng kênh dẫn sẽ được điều khiển bằng sự
thay đổi độ rộng vật lý c
ủa kênh thông qua sự
điều biến của vùng nghèo bao quanh các tiếp
giáp pn giữa cổng và kênh dẫn. Ở vùng tuyến
tính, JFET có thể xem đơn giản như một điện

trở được điều khiển bằng điện áp mà điện trở
kênh dẫn của nó được xác định bởi:

W
L
t
ρ
R
CH
= (3.37)
Trong đó:
ρ
- là điện trở suất của vùng kênh;
L - là độ dài kênh; W - là độ rộng của kênh dẫn
giữa các vùng nghèo của tiếp giáp pn; t - là
độ dày của kênh dẫn.
Khi có điện áp đặt vào giữa máng và nguồn,
thì điện trở kênh dẫn sẽ xác định dòng điện
thông qua định luật Ohm.
Khi không có điện áp phân cực đặt vào (như ở
hình 3.19), thì sẽ có một vùng kênh dẫn điện
tr
ở tồn tại kết nối vùng máng và nguồn. Việc
áp dụng một điện áp phân cực ngược lên các
tiếp giáp cổng-kênh sẽ làm cho vùng nghèo
được mở rộng hơn, tức là làm giảm độ rộng
hiệu dụng của kênh dẫn và dòng qua kênh dẫn
sẽ giảm xuống. Vì vậy, JFET thuộc về các
dụng cụ kiểu nghèo, có nghĩa là cần phải có
điện áp đặt vào cổng để chuyển JFET về ng

ưng dẫn.
a) JFET khi chỉ có điện áp phân cực cổng.
Hình 3.20a, mô tả trạng thái của JFET với điện áp bằng 0V trên cực máng và nguồn v
GS
= 0V.
Lúc này độ rộng của kênh là W.
Trong suốt chế độ làm việc thông thường, một điện áp phân cực ngược cần phải được duy trì
qua các tiếp giáp pn để đảm bảo sự cách ly giữa cổng và kênh. Yêu cầu để có phân cực ngược sẽ
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
73
là: v
GS
≤ 0V.
Hình 3.20b, là trạng thái của JFET khi v
GS
đã được giảm xuống đến một giá trị âm, làm cho độ
rộng vùng nghèo tăng lên, tức là làm tăng điện trở của vùng kênh dẫn. Độ rộng của kênh dẫn
bây giờ đã giảm xuống, với W
’
< W. Do tiếp giáp cổng-kênh được phân cực ngược, dòng cổng sẽ
bằng dòng bão hòa ngược của tiếp giáp pn, thường là một giá trị rất nhỏ nên ở đây ta có thể xem
i
G
≈ 0.
Đối với các giá trị của v
GS
âm hơn, thì độ rộng kênh dẫn sẽ tiếp tục giảm xuống, làm cho điện trở
của vùng kênh tiếp tục tăng lên. Cuối cùng, sẽ đạt đến trạng thái của JFET như ở hình 3.20c, tức
là điện áp cổng-kênh đạt đến giá trị điện áp thắt [pinch-off voltage] v

GS
= V
P
. Điện áp thắt V
P
là
giá trị (âm) của điện áp cổng-nguồn tương ứng tại thời điểm vùng kênh dẫn biến mất hoàn toàn.
Kênh dẫn sẽ trở nên thắt lại khi hai vùng nghèo của hai tiếp giáp pn kết hợp với nhau tại trung
tâm của kênh dẫn. Lúc này, điện trở của vùng kênh sẽ trở nên vô cùng lớn. Nếu tăng v
GS
âm hơn
nữa, về thực chất không ảnh hưởng đến bản chất bên trong của JFET ở hình 3.20c, nhưng v
GS

phải không được vượt quá điện áp đánh thủng
Ζener của tiếp giáp cổng-kênh.
b) Trạng thái kênh dẫn của JFET khi có điện áp cung cấp ở cực máng-nguồn.
Khi tăng giá trị của điện áp máng-nguồn và cố định giá trị của v
GS
, ta thấy rằng: đối với một giá
trị nhỏ của điện áp máng-nguồn, như cho ở hình 3.21a, thì sẽ có một kênh điện trở kết nối giữa
máng và nguồn, JFET làm việc ở vùng tuyến tính và dòng máng sẽ phụ thuộc vào điện áp
máng-nguồn v
DS
. Với giả thiết i
G
≈ 0, dòng vào tại cực máng và ra ở cực nguồn như ở
MOSFET. Tuy nhiên, hãy lưu ý rằng điện áp phân cực ngược qua các tiếp giáp cổng-kênh tại
đầu kênh dẫn phía cực máng sẽ lớn hơn so với điện áp đầu kênh dẫn phía cực nguồn, và như vậy
vùng nghèo sẽ rộng hơn tại đầu kênh dẫn phía cực máng của JFET so với đầu kênh dẫn phía cực

nguồn.
Đối với các giá trị của v
DS
lớn hơn, thì vùng nghèo tại phía cực máng sẽ trở nên rộng hơn và tiếp
tục mở rộng cho đến khi kênh dẫn thắt lại gần cực máng như ở hình 3.21b. Việc thắt kênh xảy ra
trước hết tại:
v
GS
- v
DSP
= V
P
hay: v
DSP
= v
GS
- v
P
(3.38)
Trong đó, v
DSP
là giá trị của điện áp máng cần có để kênh dẫn vừa được thắt. Khi kênh dẫn của
JFET thắt lại, thì dòng máng sẽ bão hòa, vẫn giống như đối với MOSFET. Các điện tử được gia
tốc qua kênh dẫn, được phóng thích vào vùng nghèo, và được cuốn vào vùng máng bởi điện
trường.
Hình 3.21c, là trạng thái của JFET đối với các giá trị lớn hơn nữa của v
DS
. Điểm thắt sẽ di
chuyển tiến về phía cực nguồn, thu ngắn chiều dài của vùng kênh điện trở. Như vậy, JFET chịu
sự điều biến độ dài kênh tương tự như ở MOSFET.

Hình 3.20b, là trạng thái của JFET khi v
GS
đã được giảm xuống đến một giá trị âm, làm tăng độ
rộng vùng nghèo, tức là làm tăng điện trở của vùng kênh dẫn vì độ rộng của kênh dẫn lúc này đã
giảm xuống, với W
’
< W. Do tiếp giáp cổng-kênh được phân cực ngược, dòng cổng sẽ bằng dòng
bão hòa ngược của tiếp giáp pn, thường là một giá trị rất nhỏ nên ở đây ta có thể xem i
G
≈ 0. Đối
với các giá trị của v
GS
âm hơn, thì độ rộng kênh dẫn sẽ tiếp tục giảm xuống, làm cho điện trở của
vùng kênh tiếp tục tăng lên. Cuối cùng, sẽ đạt đến trạng thái của JFET như ở hình 3.20c, tức là
điện áp cổng-kênh đạt đến giá trị điện áp thắt [pinch-off voltage] v
GS
= V
P
. Điện áp thắt V
P
là giá
trị (âm) của điện áp cổng-nguồn tương ứng tại thời điểm vùng kênh dẫn biến mất hoàn toàn.
Kênh dẫn sẽ trở nên thắt lại khi hai vùng nghèo của hai tiếp giáp pn kết hợp với nhau tại trung
tâm của kênh dẫn. Lúc này, điện trở của vùng kênh sẽ trở nên vô cùng lớn. Nếu tăng v
GS
âm hơn
nữa, về thực chất không ảnh hưởng đến bản chất bên trong của JFET ở hình 3.20c, nhưng v
GS

phải không được vượt quá điện áp đánh thủng

Ζener của tiếp giáp cổng-kênh.
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
74
b) Trạng thái kênh dẫn của JFET khi có điện áp cung cấp vào cực máng-nguồn.
Khi tăng giá trị của điện áp máng-nguồn và cố
định giá trị của v
GS
, ta thấy rằng: đối với một
giá trị nhỏ của điện áp máng-nguồn, như cho ở
hình 3.21a, thì vẫn có một kênh điện trở kết nối
giữa máng và nguồn, JFET làm việc ở vùng
tuyến tính và dòng máng sẽ phụ thuộc vào điện
áp máng-nguồn v
DS
.
Với giả thiết i
G
≈ 0, chiều dòng điện vào tại
cực máng và ra ở cực nguồn như ở MOSFET.
Tuy nhiên, hãy lưu ý rằng điện áp phân cực
ngược qua các tiếp giáp cổng-kênh tại đầu kênh
dẫn phía cực máng sẽ lớn hơn so với điện áp
đầu kênh dẫn phía cực nguồn, và như vậy vùng
nghèo sẽ rộng hơn tại đầu kênh dẫn phía cực
máng của JFET so với đầu kênh dẫn phía cực
nguồ
n.
Đối với các giá trị của v
DS

lớn hơn, thì vùng
nghèo tại phía cực máng sẽ trở nên rộng hơn và
tiếp tục mở rộng cho đến khi kênh dẫn thắt lại
gần
cực
má
ng
như
ở
hìn
h
3.2
1b.
Việ
c
thắt
kênh xảy ra trước hết tại:
v
GS
- v
DSP
= V
P
hay: v
DSP
= v
GS
- V
P
(3.38)

Trong đó, v
DSP
là giá trị của điện áp máng cần có để
kênh dẫn vừa được thắt.
Khi kênh dẫn của JFET thắt lại, thì dòng máng sẽ
bão hòa, vẫn giống như đối với MOSFET. Các điện
tử được gia tốc qua kênh dẫn, được phóng thích vào
vùng nghèo, và được cuốn vào vùng máng bởi điện
trường giữa máng và nguồn.
Hình 3.21c, là trạng thái kênh dẫn của JFET đối với các giá trị lớn hơn nữa của v
DS
. Điểm thắt sẽ
di chuyển tiến về phía vùng nguồn, thu ngắn chiều dài của vùng kênh điện trở. Như vậy, JFET
chịu sự điều biến độ dài kênh tương tự như ở MOSFET.

c) Họ đặc tuyến i-v của JFET kênh-n.
Mặc dù cấu tạo của JFET khác rất nhiều so với MOSFET, nhưng họ đặc tuyến i-v của JFET hầu
như giống với họ đặc tuyến của MOSFET, do vậy ở đây ta có thể dựa vào sự tương tự này và dễ
dàng nhận được các phương trình của JFET. Tuy nhiên, dẫu cho có sự tương đương về mô tả
toán học thì các phương trình của JFET thường được viết hơi khác so với các ph
ương trình của
MOSFET. Ta có thể khảo sát các phương trình này bắt đầu với các biểu thức i-v cho vùng bão
hòa của MOSFET, mà trong đó điện áp ngưỡng V
TN
sẽ được thay thế bằng điện áp thắt V
P
, ta có:
()()

2
P
GS
2
P
n
2
PGS
n
DS
V
v
1V
2
K
Vv
2
K
i
⎟
⎟
⎠
⎞
⎜
⎜
⎝
⎛
−−=−=
(3.39)
CẤU KIỆN ĐIỆN TỬ

BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
75
hoặc có thể viết:
2
P
GS
DSSDS
V
v
1Ii
⎟
⎟
⎠
⎞
⎜
⎜
⎝
⎛
−=
Đối với: v
DS

≥
v
GS
- V
P

≥
0 (3.40)

trong đó thông số I
DSS

được xác định bởi biểu thức:

2
P
n
DSS
V
2
K
I =
hay
2
P
DSS
n
V
I
2
K =
(3.41)
Điện áp thắt V
P
có giá trị điển hình trong khoảng từ 0V đến - 25V, nên I
DSS

có giá trị trong
khoảng:

10
- 5
A ≤ I
DSS
≤ 100A.
Dựa vào phương trình (3.40), ta có thể xác định được đặc tuyến truyền đạt của một JFET làm
việc ở vùng thắt kênh (hoặc bão hòa) như ở hình 3.22. I
DSS
là dòng điện chảy trong JFET khi v
GS

= 0, và sẽ tương ứng với dòng điện lớn nhất chảy trong JFET ở các trạng thái làm việc định mức
vì tiếp giáp cổng luôn luôn được giữ phân cực ngược với v
GS
≤ 0.
Toàn bộ họ đặc tuyến i-v của một JFET kênh-n cho ở hình 3.23. Trong đó, dòng máng sẽ giảm
từ giá trị lớn nhất I
DSS
xuống 0 khi v
GS
thay đổi từ 0 đến giá trị âm của điện áp thắt V
P
.
Vùng tuyến tính của JFET cũng được thể hiện ở họ đặc tuyến ra (hình 3.23).
Khi v
DS
≤ v
GS
- V
P

, ta có thể nhận được biểu thức cho vùng tuyến tính của JFET bằng cách dùng
phương trình ở vùng tuyến tính của MOSFET. Thay thế các giá trị của K
n
và V
TN
trong biểu thức
(3.25), ta có:
DS
DS
PGS
2
P
DSS
DS
v
2
v
Vv
V
I
2
i
⎟
⎠
⎞
⎜
⎝
⎛
−−=
khi v

GS

≥
V
P
, và v
DS

≤
v
GS
- V
P
(3.42)
Các phương trình (3.40) và (3.42) biểu diễn mô hình toán học của JFET kênh-n.
Ở các tài liệu tra cứu thông số linh kiện, điện áp thắt V
P
thường được cho ở dạng V
GS (off)
. Vùng
bên phải của đường đứt nét biểu diễn vị trí các điểm thắt của hình 3.23 là vùng làm việc được sử
dụng nhiều trong các bộ khuyếch đại tuyến tính (tức các bộ khuyếch đại có độ méo tín hiệu nhỏ
nhất) và thường được xem như vùng có dòng điện không đổi, vùng bão hòa hoặc vùng khuyếch
đại tuyến tính.
Vùng điện trở được điều khiển bằng điệ
n áp là vùng bên trái vị trí của các điểm thắt kênh ở hình
3.23 được gọi là vùng thuần trở [ohmic region] hay là vùng điện trở được điều khiển bằng điện
áp. Ở vùng này, JFET có thể đóng vai trò thực sự như một điện trở biến đổi, tức là điện trở của
JFET được điều khiển bằng điện áp cổng-nguồn đặt vào.
Theo hình 3.23, ta thấy r

ằng: độ dốc của mỗi đặc tuyến chính là điện trở của JFET giữa máng và
nguồn khi v
DS
< V
P
là một hàm số của điện áp V
GS
. Khi v
GS
càng âm thì độ dốc của đặc tuyến
càng nằm ngang tương ứng với mức điện trở tăng lên. Giá trị điện trở đó được tính theo điện áp
v
GS
đặt vào theo biểu thức sau:
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
76
()
2
PGS
0
D
V/V1
r
r
−
=
(3.43)
trong đó: r
0

là giá trị điện trở ứng với V
GS
= 0V và r
D
là giá trị điện trở tại một mức cụ thể của
V
GS
. Đối với một JFET kênh-n có r
0
bằng 10kΩ (V
GS
= 0V, V
P
= - 6V), biểu thức (3.43) sẽ cho
r
D
= 40 kΩ tại giá trị V
GS
= - 3V.
e) JFET kênh-p.
JFET kênh-p được chế tạo bằng cách đảo lại các cực tính của các vùng bán dẫn tạp n và p ở hình
3.19, như được mô tả trong hình 3.24. Cũng như đối với PMOSFET, chiều dòng điện trong kênh
dẫn là ngược với chiều dòng trong kênh dẫn của JFET kênh-n, và các cực tính của các điện áp
phân cực khi làm việc là ngược lại.
* Tóm lại, JFET làm việc dựa trên sự phân cực ngược tiếp giáp pn giữa cổng và kênh dẫn. Điều
này sẽ hình thành nên vùng nghèo bao quanh kênh dẫn.
Nếu giữa hai cực máng và nguồn được đặt một điện áp thì sẽ có dòng điện chảy qua kênh dẫn,
và với điện áp phân cực ngược trên tiếp giáp cổng-kênh nên dòng cổng chỉ là dòng rò ngược rất
nhỏ, có thể bỏ qua. Điện áp phân cực ngược cổng-kênh cũng s
ẽ đẩy các hạt tải đa số trong kênh

dẫn bị vào vùng cổng, vì vậy sẽ làm tăng kích thước của vùng nghèo, dẫn đến làm giảm tiết diện
cắt ngang của kênh dẫn và như vậy làm giảm độ dẫn điện của kênh dẫn. Khi điện áp trên tiếp
giáp cổng-kênh càng phân cực ngược hơn nữa thì độ rộng hiệu dụng của kênh dẫn càng giảm
cho đến khi dòng máng-nguồn chả
y qua kênh dẫn ngưng hoàn toàn. Chế độ làm việc này của
JFET tương đối giống với MOSFET kiểu nghèo nên JFET cũng được phân cực tương tự như
một MOSFET kiểu nghèo. Hơn nữa, trong các mạch sử dụng JFET phải được thiết kế sao cho
đảm bảo diode cổng-kênh luôn luôn được phân cực ngược. Điều này không liên quan đối với
MOSFET.
Các điện dung cổng-nguồn và cổng-máng của JFET được xác định bởi đi
ện dung vùng nghèo
của các tiếp giáp pn phân cực ngược, tức là phụ thuộc vào điện áp phân cực ngược như đã được
xét ở phần điện dung tiếp giáp pn phân cực ngược ở chương II.
Các phương trình mô tả quan hệ dòng-áp của JFET kênh-n và kênh-p được tóm tắt như sau:
JFET kênh-n. i
G

≈
0 Khi v
GS

≤
0 (V
P
< 0) (3.44)
Vùng ngắt:
0
i
DS
=

Điều kiện
PGS
V
v
≤
(3.45)
Vùng tuyến tính:
DS
DS
PGS
2
P
DSS
DS
v
2
v
Vv
V
I
2
i
⎟
⎠
⎞
⎜
⎝
⎛
−−=
Điều kiện 0v

V
v
DSPGS
≥≥
−
(3.46)
Vùng bão hòa:
2
P
GS
DSSDS
V
v
1Ii
⎟
⎟
⎠
⎞
⎜
⎜
⎝
⎛
−=
Điều kiện 0
V
vv
PGSDS
≥
−
≥ (3.47)

JFET kênh-p. i
G

≈
0 Khi v
SG

≤
0 (V
P
> 0) (3.48)
Vùng ngắt:
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
77
0
i
SD
=
Điều kiện
PSG
V
v > (3.49)
Vùng tuyến tính:
SD
SD
PSG
2
P
DSS

SD
v
2
v
Vv
V
I
2
i
⎟
⎠
⎞
⎜
⎝
⎛
−+=
Điều kiện
0v
V
v
SDPSG
≥≥
+
(3.50)
Vùng bão hòa:
2
P
SG
DSSSD
V

v
1Ii
⎟
⎟
⎠
⎞
⎜
⎜
⎝
⎛
+=
Điều kiện
0
V
vv
PSGSD
≥+≥
(3.51)
f) Các thông số của JFET.
Các thông số kỹ thuật của một JFET kênh-n cho ở hình 3.25

3.5 MẠCH TƯƠNG ĐƯƠNG CỦA FET.
Mô hình tương đương của một dụng cụ bán dẫn có thể được dùng để đơn giản hóa việc thiết kế
các mạch điện tử khi sử dụng các dụng cụ đó. Đối với FET thường có điện trở vào lớn, do lối
vào ở cực cổng của một MOSFET là được cách ly với phần còn lại của dụng cụ bằng lớp ô xít
cách điện. Do v
ậy, ở MOSFET, có sự cách ly giữa lối vào và lối ra của dụng cụ rất tốt nếu
không kể đại lượng điện dung nhỏ, điện dung này ở tần số thấp thường được bỏ qua. Lối vào của
một JFET có dạng một tiếp giáp pn với vùng kênh dẫn, tiếp giáp này có thể cho một dòng đáng
kể nếu được phân cực thuận, nhưng ở các điều ki

ện làm việc thông thường của JFET, tiếp giáp
này thường được giữ ở điều kiện phân cực ngược và như vậy chỉ có dòng rò chảy qua tiếp giáp,
dòng rò này vào khoảng nanoampere nên thường được bỏ qua. Vì vậy, ở cả hai loại MOSFET và
JFET, phần mạch vào cực cổng là được cách ly hiệu quả với phần còn lại của dụng cụ.
Do lối ra của một FET có thể tạo ra dòng điện, được xác đị
nh theo điện áp cổng, nên ta thường
mô tả lối ra của FET bằng một mạch tương đương Norton, tức là tượng trưng lối ra của FET
bằng một nguồn phát dòng song song với một điện trở.
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
78
Hình 3.26 là mạch tương đương của FET.
Trong đó, lối vào ở cực cổng là mạch hở,
còn lối ra được tượng trưng bởi một nguồn
dòng có giá trị phụ thuộc điện áp vào V
GS
,
mắc song song với điện trở ra R
o
. Để sử
dụng mạch tương đương, ta cần phải xác
định quan hệ giữa dòng điện được tạo bởi
nguồn phát dòng và điện áp vào, cũng như
giá trị của điện trở ra. Đó chính là quan hệ giữa dòng máng và điện áp đặt vào cực cổng, tức là
đặc tuyến truyền đạt đã xét ở các phần trên, được nhắc lại ở hình 3.27 đối với cả
MOSFET và
JFET.
Theo hình 3.27, rõ ràng ở các FET, quan hệ giữa I
D
và V

GS
là quan hệ phi tuyến, nên phương
pháp thông dụng để xét mạch tương đương
là dùng mô hình tín hiệu nhỏ tức là xét ảnh
hưởng của sự thay đổi nhỏ ở lối vào lên lối
ra của FET, mô hình này cho phép tạo ra
mạch tương đương cho dụng cụ mà có thể
được sử dụng để mô tả hoạt động của dụng
cụ theo sự thay đổi nhỏ ở lối vào. Hình 3.28
là mạch tương đương tín hiệ
u nhỏ của một
FET, trong đó: g
m
biểu diễn mối liên hệ giữa
sự thay đổi nhỏ ở điện áp vào
∆V
GS
và kết
quả là sự thay đổi nhỏ ở dòng máng
∆I
D
.
Quan hệ này tương ứng với độ dốc [gradient]
của đặc tuyến truyền đạt cho ở hình 3.27
trong phạm vi vùng làm việc. Như vậy, g
m

được cho bởi tỷ số
∆I
D

/ ∆V
GS
như mô tả ở
hình 3.27b và có đơn vị là dòng điện chia
cho điện áp, nên g
m
được gọi là độ điện dẫn [conductance]. Lưu ý rằng: g
m
là đại lượng ∆I
D
/
∆V
GS
. mà không phải là I
D
/ V
GS
. Rõ ràng, giới hạn của g
m
được cho bởi:
GS
D
m
dV
dI
g
= (3.52)
Từ phương trình (3.40), đối với JFET ta có:
2
P

GS
DSSD
V
v
1Ii
⎟
⎟
⎠
⎞
⎜
⎜
⎝
⎛
−=

Bằng cách lấy vi phân dòng máng theo điện áp cổng, ta sẽ xác định được g
m
:
D
P
DSS
P
GS
P
DSS
m
ix
V
I
2

V
v
1
V
I2
g
−=
⎟
⎟
⎠
⎞
⎜
⎜
⎝
⎛
−−=
(3.53)
Vậy, đối với JFET, g
m
tỷ lệ thuận với căn bậc hai của dòng máng. Có thể thực hiện phân tích
tương tự để nhận được kết quả tương tự cho MOSFET.
Ở mô hình tương đương của FET (hình 3.28), r
d
tượng trưng cho điện trở máng, tức là điện trở
tín hiệu nhỏ từ cực máng đến cực nguồn. Sự có
mặt của r
d
có nghĩa là điện áp máng-nguồn sẽ
tăng lên theo dòng máng và điện trở r
d

sẽ cho biết
sự tăng ở độ dốc của đặc tuyến trong vùng bão
hòa ở đặc tuyến ra của FET.
Mạch tương đương tín hiệu nhỏ là một mô hình có
thể dùng để biểu diễn hoạt động của dụng cụ, đáp
ứng với những thay đổi nhỏ của tín hiệu vào. Tuy nhiên, mạch tương đương tín hiệu nhỏ phải
được sử dụng chung với các dữ li
ệu trên đặc tuyến dc của dụng cụ, tức là hoạt động của dụng cụ
đáp ứng với các điện áp dc cụ thể.
Như đã xét ở các phần trên, họ đặc tuyến dc của MOSFET và JFET là không giống nhau vì ở
chế độ làm việc thông thường của FET, yêu cầu các điện áp phân cực đặt vào cổng khác nhau.
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
79
Nhưng các đặc trưng tín hiệu nhỏ của chúng và các mạch tương đương tín hiệu nhỏ là giống
nhau. Nên khi thiết kế các mạch bằng FET cần phải đáp ứng đến cả hai điều kiện đó.
Mạch hình 3.28 là mạch tương đương tín hiệu nhỏ được sử dụng nhiều ở tần số thấp nhưng
mạch không mô tả đầy đủ hoạt động của FET t
ại tần số cao.
MOSFET bao gồm hai vùng dẫn, cổng và kênh dẫn được tách rời bởi một lớp cách điện. Cấu
trúc này tạo thành một tụ điện có lớp cách điện là điện môi. Ở JFET, lớp cách điện được thay thế
bởi vùng nghèo. Trong cả hai trường hợp, đều có điện dung hiện diện giữa cổng và kênh dẫn và
các điện dung ở các phần khác như đ
ã xét ở mục 3.2g ở phần trước. Vì vậy, sẽ tồn tại các điện
dung giữa mỗi cặp chân của FET.
Ở tần số thấp, ảnh hưởng của các điện dung này là nhỏ nên chúng thường được bỏ qua (như ở
hình 3.28). Tuy nhiên, ở tần số cao các ảnh hưởng của chúng là đáng kể hơn, nên chúng cần phải
được kế đến như mô tả ở hình 3.29a. Giá trị của m
ỗi tụ được mô tả trong hình 3.29a vào khoảng
1pF.

Sự có mặt của C
GD
làm cho việc phân tích mạch
bằng FET phức tạp hơn nhiều. Dĩ nhiên, ta có
thể thay thế các ảnh hưởng của điện dung này
bằng cách tăng giá trị điện dung giữa cổng và
nguồn. Trong thực tế, thì điện dung giữa cổng
và nguồn có cùng ảnh hưởng như C
GD
là (A+1)
C
GD
, trong đó A là hệ số khuyếch đại điện áp
giữa máng và cổng.
Vì vậy, có thể mô tả FET ở tần số cao, bằng mô
hình tương đương như ở hình 3.29b, trong đó
ảnh hưởng của cả hai điện dung C
GS
và C
GD

được gộp lại thành một điện dung C
T
sẽ tượng
trưng cho tổng điện dung vào. Điện dung này sẽ
làm giảm hệ số khuyếch đại của dụng cụ ở tần
số cao và xuất hiện điểm cắt tại tần số được xác
định bởi giá trị của điện dung và trở kháng của
đầu vào và đất. Trở kháng này hầu như được
chi phối bởi điện trở vùng ngu

ồn. Tuy nhiên, trong một vài trường hợp, trở kháng vào tương ứng
với điện trở r
GS
trong mạch tương đương.
Ảnh hưởng của điện dung làm giảm nhiều hoạt động của FET ở tần số cao. Sự có mặt của điện
dung ở lối vào sẽ làm giảm trở kháng vào từ vài trăm M
Ω tại tần số thấp có thể xuống vài chục
k
Ω tại tần số vào khoảng 100MHz.
3.6 PHÂN CỰC CHO TRANSISTOR HIỆU ỨNG TRƯỜNG.
a) Sự phân cực
.
Phân cực cho mạch FET là xác định sự hoạt
động của mạch khi không có bất kỳ tín hiệu
vào nào đặt vào mạch. Trạng thái hoạt động
của mạch như vậy được gọi là trạng thái tĩnh
[quiescent] của mạch. Đối với mạch khuyếch
đại, việc phân cực chủ yếu là xác định dòng
máng tĩnh và điện áp ra tĩnh.
Xét mạch khuyếch đại ở hình 3.30, rõ ràng là
dòng máng tĩ
nh được xác định bởi điện trở
máng R
L
và họ đặc tuyến V-A của FET. Từ
các họ đặc tuyến ra của FET, ta thấy rằng
quan hệ giữa dòng máng và điện áp máng là
không tuyến tính. Thực vậy, ở phần đặc tuyến
mà ta thường sử dụng (vùng bão hòa), dòng
máng là độc lập với điện áp máng nên điều

này sẽ làm cho việc xác định điều kiện tĩnh
phức tạp hơn. Một phương pháp giải quyết vấ
n đề này là dùng kỹ thuật đồ thị, còn được gọi là
kỹ thuật đường tải. Mặc dù dòng điện chảy qua điện trở tải và FET là không dễ xác định, nhưng
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
80
điện áp đặt ngang qua chúng phải là tổng điện áp giữa hai đường nguồn cung cấp (V
DD
- V
SS
).
Điện áp ngang qua FET được xác định bởi họ đặc tuyến ra của FET và điện áp phân cực V
GS
. Từ
các họ đặc tuyến ra của FET, có thể thấy rằng, dạng cơ bản của họ đặc tuyến ra của FET là
giống nhau, sự khác nhau lớn nhất là giá trị điện áp đặt vào cổng V
GS
. Khi có dòng điện chảy qua
FET và cũng chảy qua điện trở tải sẽ tạo ra sụt áp trên chúng. Điện áp trên cực máng của FET có
thể xác định theo biểu thức:
V
DS
= V
DD
- I
D
R
L
.

Để xác định đường tải, ta hãy tính điện áp trên cực máng của FET (V
DS
) theo các giá trị khác
nhau của dòng máng (I
DS
). Khi dòng máng bằng 0, thì sẽ không có sụt áp trên điện trở tải và điện
áp máng sẽ đơn giản là điện áp nguồn cung cấp V
DD
. Khi dòng máng I
DS
tăng lên, thì điện áp
máng V
DS
giảm, độ dốc của đường thẳng sẽ là nghịch đảo của điện trở tải R
L
. Điều kiện làm việc
thực tế của mạch phải thỏa mãn cả hai quan hệ giữa dòng máng và điện áp máng là quan hệ ở họ
đặc tuyến ra và quan hệ ở đường tải. Để xác định điều kiện này, cần phải vẽ cả hai đặc tuyến
như ở hình 3.31. Đường thẳng trong hình được gọi là đường tải, nó cho biết ảnh hưởng của điệ
n
trở tải làm giảm điện áp máng. Sự giao chéo của đường tải với một trong những đặc tuyến ra sẽ
tương ứng với điểm mà tại đó cả hai quan hệ trên là được thỏa mãn. Chẳng hạn, xét điểm A trên
đường tải ở hình 3.31, đồ thị cho biết rằng nếu V
GS
được thiết lập tại giá trị V
GS(A)
, thì dòng
máng sẽ là I
D(A)
và điện áp máng (cũng chính là điện áp ra của mạch khuyếch đại) sẽ là V

DS(A)
.
Đồ thị ở hình 3.31 giúp ta thấy được ý nghĩa của đường tải để lưu ý rằng khi điện áp đặt ngang
qua FET cộng với điện áp ngang qua R
L
phải bằng với điện áp nguồn cung cấp V
DD
, khoảng
cách từ điểm 0 đến V
DS(A)
tương ứng với điện áp đặt ngang qua FET, và khoảng cách từ V
DS(A)

đến V
DD
tương ứng với điện áp sụt trên điện trở
tải.
Khi điện áp đặt vào cổng tăng lên đến giá trị
V
GS(B)
, thì dòng máng sẽ tăng lên và điện áp
máng sẽ giảm xuống, như được chỉ dẫn bởi điểm
B trên đặc tuyến. Do vậy, đường tải mô tả dòng
máng và điện áp máng thay đổi theo các giá trị
khác nhau của điện áp cổng. Đồ thị ở hình 3.31
mô tả các đặc tuyến của một mạch khuyếch đại
với một giá trị R
L
đã cho. Nếu giá trị điện trở tải
thay đổi thì độ dốc của đường tải sẽ thay đổi, đo

đó làm ảnh hưởng đến đặc tính của mạch
khuyếch đại. Trong thực tế, người thiết kế
thường phải đối diện với vấn đề chọn một giá trị
cho R
L
để có hiệu suất tối ưu nhất. Để làm được
điều này, cần phải xác định điểm làm việc tương
ứng với vị trí trên đặc tuyến ở các điều kiện tĩnh.
Vì vậy, khi thiết kế mạch ứng dụng, thường phải
bắt đầu với họ đặc tuyến ra của FET và xác định giá trị của điện trở tải b
ằng cách chọn lựa điểm
làm việc lý tưởng cho mạch. Ví dụ, giả sử sẽ chọn điểm làm việc tương ứng với điểm A trên
hình 3.31, một đường thẳng sẽ được vẽ tiếp theo qua điểm được chọn đến vị trí V
DD
trên trục
ngang và tạo thành đường tải. Giá trị của R
L
cần thiết có thể suy ra bằng cách tính độ dốc của
đường tải đó. Khi biết điểm làm việc thì sẽ biết giá trị điện áp cổng yêu cầu, và mạch phân cực
cần thiết phải được thiết kế theo điện áp cổng đó.
Điểm làm việc xác định trạng thái tĩnh của mạch và như vậy sẽ định được dòng máng tĩnh và
điện áp ra. Khi đặ
t một tín hiệu nhỏ vào lối vào của mạch, thì sự biến đổi ở điện áp cổng sẽ làm
cho điểm làm việc của mạch di chuyển dọc trên đường tải theo cả hai phía của điểm làm việc
tĩnh. Nếu tín hiệu vào lớn đáng kể, thì sẽ làm cho hoạt động của mạch chuyển vào vùng ohmic
(vùng tuyến tính) hoặc đến giới hạn như điện áp ra đạ
t tới điện áp nguồn cung cấp. Cả hai trạng
thái đó sẽ làm méo dạng tín hiệu ra.
b) Các kiểu mạch phân cực.
CẤU KIỆN ĐIỆN TỬ

BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
81
(*) Mạch phân cực cố định:
Hình 3.32a là mạch phân cực đơn giản nhất cho JFET kênh-n, được gọi là mạch phân cực cố
định, nó là một trong số cấu hình phân cực cho FET có thể được giải trực tiếp bằng cách dùng
phương pháp tính trực tiếp hay bằng phương pháp đồ thị. Mạch cho ở hình 3.32a bao gồm các
mức điện áp ac V
i
và V
o
, và các tụ ghép (C
1
và C
2
). Các tụ ghép là “hở mạch” đối với tín hiệu dc
và có trở kháng thấp (thực chất là ngắn mạch) đối với tín hiệu ac. Điện trở R
G
để đảm bảo tín
hiệu vào V
i
có tại lối vào của mạch khuyếch đại FET đối với tín hiệu ac.
Ở chế độ dc, ta có:
I
G
≅ 0A và 0R
I
V
GG
G
R

=
=
V.
Sụt áp qua R
G
bằng 0, cho phép thay thế R
G
bằng mạch tương đương như ở hình 3.32b, được vẽ
lại theo chế độ dc. Áp dụng định luật Kirchhoff’s theo điện áp của vòng mạch theo chiều kim
đồng hồ ở hình3.32b, ta có:
GGGS
V
V
−
=
(3.54)
Do V
GG
là nguồn dc cố định, điện áp V
GS
có giá trị không đổi nên mạch có tên gọi là mạch phân
cực cố định.
Giá trị dòng máng được xác định hoàn toàn trực tiếp qua tính toán theo phương trình Shockley’s
đã biết ở phương trình (3.47):
2
P
GS
DSSD
V
V

1II
⎟
⎟
⎠
⎞
⎜
⎜
⎝
⎛
−=


Do V
GG
là nguồn dc cố định, điện áp V
GS
có giá trị không đổi nên mạch có tên gọi là mạch phân
cực cố định.
Giá trị dòng máng được xác định hoàn toàn trực tiếp qua tính toán theo phương trình Shockley’s
đã biết ở phương trình (3.47):
2
P
GS
DSSD
V
V
1II
⎟
⎟
⎠

⎞
⎜
⎜
⎝
⎛
−=

Phương pháp phân tích bằng đồ thị dựa vào đặc tuyến truyền đạt của FET. Bằng cách chọn các
giá trị của V
GS
tại các điểm, ta sẽ vẽ
được đặc tuyến truyền đạt, chẳng hạn,
chọn:
V
GS
= V
P
/ 2, ta sẽ có dòng máng tương
ứng là: I
DSS
/ 4. Quan hệ i
D
= f(v
GS
)
được vẽ như ở hình 3.33a.
Giá trị không đổi của V
GS
được vẽ
thành một đường dọc tại:

V
GS
= - V
GG
.
Tại điểm bất kỳ trên đường dọc, trị số
của V
GS
là - V
GG
và trị số của I
D
phải
được xác định theo đường dọc này.
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
82
Điểm giao chéo của hai đường là nghiệm chung của mạch - thường được xem như điểm làm
việc tĩnh [Quiescent operating point]. Trị số I
D
tĩnh được xác định bằng cách gióng đường ngang
từ điểm Q đến trục I
D
như ở hình 3.33b, đó chính là giá trị:
Q
D
I
trên đồ thị.
Điện áp máng-nguồn của mạch ra cùng được xác định bằng cách áp dụng định luật Kirchhoff’s
theo điện áp như sau:

+ V
DS
+ I
D
R
D
- V
DD
= 0
và V
DS
= V
DD
- I
D
R
D
(3.55)
Theo mạch hình 3.32, ta có: V
S
= 0V (3.56)
V
DS
= V
D
- V
S

hay V
D

= V
DS
(3.57)
Mặt khác, ta cũng có: V
GS
= V
G
- V
S

hay V
G
= V
GS
(3.58)
Mạch phân cực cố định yêu cầu hai nguồn cung cấp, nên ít được sử dụng trong thực tế.

(**) Mạch tự phân cực [self-bias configuration].
Mạch tự phân cực loại trừ việc cần phải có hai nguồn cung cấp dc ở mạch phân cực cố định.
Việc điều khiển điện áp cổng-nguồn được xác định bằng điện áp trên điện trở R
S
được nối vào
cực nguồn như mạch ở hình 3.34a.
Ở chế độ dc, các tụ có thể được thay bằng “mạch hở” tương đương và điện trở R
G
được thay bởi
một ngắn mạch tương đương, vì I
G
= 0A. Dẫn đến mạch hình 3.34b cho chế độ dc.
Dòng qua R

S
là dòng nguồn I
S
, nhưng I
S
= I
D
nên ta có:
SD
S
R
R
I
V
=

Đối với vòng khép kín đã chỉ ở hình 3.34b, ta tìm được:
S
RGS
S
RGS
VV0VV
−
=
⇒
=
−
−

hay: V

GS
= - I
D
R
S
(3.59)
Lưu ý trong trường hợp này V
GS
là
một hàm số của dòng ra I
D
và có trị số
không phải là cố định như ở mạch
phân cực cố định.
Phương trình (3.59) được xác định
bằng cấu hình mạch và phương trình
Shockley’s sẽ cho mối liên hệ giữa
các đại lượng vào và ra của dụng cụ.
Cả hai phương trình liên quan hai biến
số như nhau nên sẽ cho phép tìm
nghiệm chung của chúng theo cả hai
cách: hoặc là tính trực tiếp hoặc bằng
đồ thị.
+ Phương pháp tính trự
c tiếp có thể nhận được đơn giản bằng cách thay thế biểu thức (3.59) vào
phương trình Shockley’s như sau:
2
P
SD
DSS

2
P
SD
DSS
2
P
GS
DSSD
V
RI
1I
V
RI
1I
V
V
1II
⎟
⎟
⎠
⎞
⎜
⎜
⎝
⎛
+=
⎟
⎟
⎠
⎞

⎜
⎜
⎝
⎛
−
−=
⎟
⎟
⎠
⎞
⎜
⎜
⎝
⎛
−=

Phương trình trên có thể nhận được ở dạng sau:
0KIKI
2D1
2
D
=++
Giải phương trình bậc hai để có nghiệm thích hợp cho I
D
.
+ Phương pháp đồ thị yêu cầu trước hết là phải thiết lập đặc tuyến truyền đạt của dụng cụ như
cho ở hình 3.35a. Vì biểu thức (3.59) sẽ xác định một đường thẳng trên cùng một đồ thị, nên ta
phải tìm hai điểm trên đồ thị và vẽ đường thẳng qua hai điểm trên. Điều kiện rõ ràng nhất là áp
dụng I
D

= 0 A, ta sẽ có V
GS
= 0 V, tức là xác định được một điểm trên đường thẳng như ở hình
3.35a. Điểm thứ hai cho phương trình (3.59) yêu cầu chọn một giá trị của V
GS
(hoặc I
D
), giá trị
tương ứng của đại lượng còn lại được xác định bằng biểu thức (3.59). Khi có các giá trị của I
D

và V
GS
tìm được ở trên, ta sẽ vẽ được đường thẳng có phương trình đường thẳng (3.59). Chẳng
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
83
hạn, giả sử ta chọn giá trị I
D
bằng một nửa giá trị dòng bão hòa, tức là:
2
I
I
DSS
D
= suy ra:
2
R
I
RIV

SDSS
SDGS
−=−=
Kết quả là ta có điểm thứ hai cho đường thẳng vẽ như ở hình 3.35b. Đường thẳng xác định bằng
phương trình (3.59) sẽ cắt đặc tuyến truyền đạt của dụng cụ tại điểm tĩnh. Các giá trị của I
D
và
V
GS
tại điểm tĩnh đã được xác định sẽ được dùng để tìm các đại lượng khác. Giá trị của V
DS
có
thể được xác định bởi định luật Kirchhoff’s cho điện áp đối với mạch ra, ta có:
0
V
V
V
V
DD
D
RDS
S
R
=
−
+
+

và:
DDSSDD

D
R
S
RDDDS
R
I
R
I
V
V
V
V
V
−
−
=
−
−=

hay
(
)
DSDDDDS
RR
I
V
V
+
−
=

(3.60)
Ngoài ra:
SDS
R
I
V
=
(3.61)
0
V
G
=
(3.62)
và
D
RDDSDSD
V
V
V
V
V
−
=
+
=
(3.63)
(***) Mạch phân cực theo kiểu phân áp:
Mạch phân cực theo kiểu phân áp cho ở hình 3.36a, và được vẽ lại ở hình 3.36b để phân tích dc.
Lưu ý rằng, tất các các tụ, kể cả tụ rẽ C
S

được thay bằng mạch hở tương đương. Ngoài ra, nguồn
V
DD
được tách ra thành hai nguồn như nhau để cho phép phân tách các vùng vào và vùng ra của
mạch. Do I
G
= 0A, nên theo định luật Kirchoff’s áp dụng cho nút dòng tại cực cổng ta có:
2
R
1
R
I
I
= ,và mạch tương đương nối tiếp ở phía trái của hình có thể được dùng để tìm giá trị
của V
G
. Điện áp V
G
bằng điện áp trên R
2
, có thể tìm được bằng cách dùng định luật phân áp:
21
DD2
G
RR
V
R
V
+
=

(3.64)
Áp dụng định luật Kirchoff’s theo áp cho vòng mạch đã chỉ rõ ở hình 3.36b theo chiều kim đồng
hồ, sẽ có:
0
V
V
V
S
RGSG
=
−− và
S
RGGS
V
V
V
−
=

CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
84
Thay
SDSS
S
R
R
I
R
I

V == , ta sẽ có:
SDGGS
R
I
V
V
−
=
(3.65)
Các đại lượng V
G
và R
S
là không đổi bởi cấu trúc mạch. Phương trình (3.65) vẫn là phương trình
của một đường thẳng nhưng điểm gốc đã bị dịch đi một khoảng trên trục ngang là V
G
,
như ở hình 3.37a, khi chọn giá trị dòng I
D
= 0mA.
mA0
D
I
GGS
VV
=
=
(3.66)
Đối với điểm thứ hai, cho V
GS

= 0V, thay vào phương trình (3.65) để tìm giá trị I
D
, ta có:
V0
GS
V
S
G
D
R
V
I
=
=
(3.67)

Qua hai điểm đã được xác định trên hai trục như trên ta sẽ vẽ được đường thẳng tương ứng với
phương trình (3.65). Điểm giao chéo của đường thẳng với đặc tuyến truyền đạt ở vùng bên trái
của trục dọc sẽ xác định điểm làm việc và các mức I
D
và V
GS
tương ứng.
Do điểm cắt trên trục dọc được xác định bởi I
D
= V
G
/ R
S
và V

G
là không đổi bởi mạch vào, nên
khi tăng trị số của R
S
sẽ làm giảm mức dòng I
D
như mô tả ở hình 3.37b.
Rõ ràng là: Khi tăng trị số của R
S
, sẽ dẫn đến giá trị tĩnh của dòng I
D
giảm thấp và V
GS
sẽ có giá
trị âm hơn.
Một khi đã xác định được các trị số của
Q
D
I
và
Q
GS
V
thì việc phân tích mạch vẫn sẽ được tiếp
tục bằng cách tính các đại lượng cần thiết khác như sau:
(
)
SDDDDDS
RR
I

V
V
+
−
=
(3.68)
DDDDD
R
I
VV
−
=
(3.69)
SDS
R
I
V
=
(3.70)
21
DD
2
R
1
R
RR
V
II
+
==

(3.71)
- Ở các phần trên đây ta đã xét các mạch phân cực khác nhau cho JFET kênh-n, có thể phân tích
hoàn toàn tương tự ở chế độ dc cho mạch dùng MOSFET kiểu nghèo kênh-n.
Điểm khác biệt chính giữa hai loại ở chỗ: MOSFET kiểu nghèo kênh-n có thể có các điểm làm
việc với các giá trị dương của V
GS
và các mức I
D
vượt quá trị số I
DSS
.
Trong thực tế, đối với tất cả các cấu hình phân cực đã xét ở trên đều có thể được dùng để phân
tích nếu thay JFET bằng MOSFET kiểu nghèo.
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
85
- Đối với MOSFET kiểu tăng cường
thường có đặc tính truyền đạt hoàn toàn
khác với JFET và MOSFET kiểu nghèo
đã gặp ở trên, dẫn đến phương pháp giải
bằng đồ thị khác nhiều với các phần
trước. Ở MOSFET kiểu tăng cường
kênh-n, có dòng máng bằng 0, với các
mức điện áp cổng-nguồn thấp hơn so với
mức điện áp ngưỡng V
TN
≡ V
GS(Th)
như
mô tả ở hình 3.38. Đối với các mức V

GS

cao hơn so với V
GS(Th)
, dòng máng được
xác định bởi:
()
2
)Th(GSGS
n
D
VV
2
K
I −= (3.72)
Thông thường, ở trang dữ liệu của FET có các thông số điển hình cho trị số điện áp ngưỡng và
mức dòng máng (I
D(on)
) tương ứng với mức V
GS(on)
, nên hai điểm trung gian sẽ được xác định
như ở hình 3.38. Để vẽ toàn bộ đặc tuyến truyền đạt, ta phải xác định hằng số K
n
của biểu thức
(3.72) từ các thông số đã cho ở trang dữ liệu của FET bằng cách thay thế vào phương trình
(3.72), ta có:
()
2
)Th(GS)on(GS
n

)on(D
VV
2
K
I −=

và
()
2
)Th(GS)on(GS
)on(D
n
VV
I
2
K
−
=
(3.73)
Khi K
n
đã được xác định thì các mức khác của I
D
có thể được xác định để chọn các giá trị của
V
GS
, chẳng hạn như các điểm
1
D
I

và
2
D
I
như trên hình 3.38.
(*) Mạch phân cực có hồi tiếp âm cho MOSFET kiểu tăng cường.
Mạch phân cực thông dụng cho MOSFET kiểu tăng cường được cho ở hình 3.39a. Điện trở R
G

sẽ mang một điện áp lớn thích hợp đến cổng để điều khiển MOSFET “dẫn” [on]. Vì I
G
= 0mA
và
0V
G
R
= V, nên mạch tương đương dc cho ở hình 3.39b. Do có kết nối trực tiếp giữa cực
máng và cực cổng, nên ta có: V
D
= V
G
.
và
GSDS
V
V
=
(3.74)

Đối với mạch ra, ta có: V

DS
= V
DD
- I
D
R
D
, thay (3.74), phương trình trở thành:
DDDDGS
R
I
V
V
−
=
(3.75)

Phương trình (3.75) là phương trình đường thẳng, cho phép xác định qua hai điểm trên hai trục
của đồ thi. Thay I
D
= 0mA vào phương trình (3.75), ta có:
mA0
D
I
DDGS
V
V
=
= (3.76)

Thay thế V
GS
= 0V vào phương trình (3.75), ta có:
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
86
V0
GS
V
D
DD
D
R
V
I
=
=
(3.77)
Các đặc tuyến được xác định bởi phương trình (3.72) và (3.75) được vẽ ở hình 3.39c. Và giao
chéo của hai đặc tuyến là điểm làm việc yêu cầu.
(**) Mạch phân cực kiểu phân áp cho MOSFET kiểu tăng cường.
Mạch phân cực thông dụng thứ hai đối với MOSFET kiểu tăng cường cho ở hình 3.40. Vì
0
I
G
= mA, nên ta có:
21
DÂ2
G
RR

VR
V
+
=
(3.78)
Áp dụng định luật Kirchoff’s theo áp cho vòng mạch chỉ ở hình 3.40, ta có:
0VVV
G
RGSG
=
−
−+ và
S
RGGS
VVV
−
=

Và
SDGGS
R
I
V
V
−
=
(3.79)
Đối với mạch ra:
0VVVV
DD

D
RDS
S
R
=
−
+
+
và
D
R
S
RDDDS
VVVV −
−
=

hay:
(
)
DSDDDDS
RR
I
V
V
+
−
=
(3.80)
Khi có các đặc tuyến của I

D
theo V
GS
và phương trình (3.79), ta có thể vẽ hai đặc tuyến trên cùng
một đồ thị và lời giải được xác định tại điểm giao nhau của chúng. Với các trị số của
Q
D
I
và
Q
GS
V
đã biết, ta có thể xác định được toàn bộ các đại lượng còn lại của mạch, như V
DS
, V
D
và V
S
.
c) Chọn điểm làm việc.
Ở các họ đặc tuyến ra của FET thường được chia thành hai vùng: vùng tuyến tính (vùng ohmic
≡
vùng thuần trở) và vùng bão hòa. Trong thực tế, khi sử dụng FET trong mạch khuyếch đại
thường tránh các vùng làm việc ngoài vùng bão hòa, như chỉ ở hình 3.41.
Vùng A là vùng ohmic không được sử
dụng vì ở vùng này dòng máng phụ
thuộc nhiều vào điện áp máng. Khi thiết
kế một mạch khuyếch đại tuyến tính, ta
mong muốn dòng máng được điều
khiển bằng tín hiệu vào mà không bằng

điện áp ngang qua FET.
Vùng B có thể tạo nên bởi hai yếu tố

tùy thuộc vào loại FET được sử dụng.
Đối với tất các các dụng cụ đều có giá
trị dòng máng cho phép lớn nhất trước
khi dụng cụ bị đánh thủng, khi thiết kế
phải đảm bảo rằng dụng cụ không hoạt
động ở vùng này. Đối với các JFET cũng có giới hạn bắt buộc là không được phân cực thuận
Hinh 3.41:
CẤU KIỆN ĐIỆN TỬ
BIÊN SOẠN DQB, B/M ĐTVT-ĐHKT CHƯƠNG 3: TRANSISTOR HIỆU ỨNG TRƯỜNG
87
tiếp giáp cổng. Một trong những giới hạn bắt buộc khác là cần phải hạn chế dòng máng hoặc
điện áp cổng lớn nhất có thể được sử dụng.
Vùng C là vùng điện áp đánh thủng của FET, nếu vượt quá giá trị điện áp đánh thủng, với thời
gian đủ lâu sẽ rất nguy hiểm cho dụng cụ. Cuối cùng, vùng cấm thứ tư được khống chế
bởi các
điều kiện tiêu tán công suất. Công suất được tiêu tán ở FET được cho bởi tích của dòng điện
máng và điện áp máng (vì dòng cổng là không đáng kể) và dẫn đến phát sinh nhiệt năng. Nhiệt
năng này sẽ làm cho nhiệt độ của dụng cụ tăng lên nên hoạt động của dụng cụ phải được hạn chế
bằng nhiệt độ cho phép của tiếp giáp. Vùng làm việc thỏa mãn các điề
u kiện tiêu tán công suất
được giới hạn bởi đường hyperbola (tức là vị trí các điểm mà khi đó dòng nhân với điện áp bằng
một hằng số) như mô tả bởi vùng D trên hình 3.41.
Khi chọn điểm làm việc cho mạch khuyếch đại, phải đảm bảo mỗi transistor được giữ trong
phạm vi các giới hạn an toàn và trong phạm vi vùng làm việc định mức của nó. Điều này thường
yêu cầu
điện áp cung cấp thấp hơn so với điện áp đánh thủng của dụng cụ, cũng như giá trị dòng
máng và các giới hạn về công suất lớn nhất không bị vi phạm.

Đế có dao động điện áp lớn nhất thì điểm làm việc thường được đặt gần giữa đường tải như ở
hình 3.41, điều này cho phép truyền tín hiệu vào lớn nhất trước khi tín hiệ
u ra méo dạng.
Ví dụ 3.3: Hãy thiết kế mạch phân cực của một bộ
khuyếch đại cho JFET kênh-n 2N5486 bằng cách sử
dụng đặc tuyến truyền đạt của dụng cụ và bằng cách
tính trực tiếp. Biết V
P
= - 6V và I
DSS
= 8mA; nguồn sử
dụng V
DD
= 15V và điện trở tải R
L
= 2,5kΩ; mạch
khuyếch đại có điện áp ra tĩnh là 10V.
Giải: Mạch khuyếch đại thích hợp được cho như hình
vẽ bên,
Từ biểu thức (3.47) ta biết rằng:
2
P
GS
DSSD
V
v
1Ii
⎟
⎟
⎠

⎞
⎜
⎜
⎝
⎛
−=

bằng cách dùng các số liệu đã cho
đối với V
P
và I
DSS
, ta có thể vẽ đặc
tuyến truyền đạt như sau:
Điện áp ra tĩnh V
o (Q)
được cho bởi,
V
o(Q)
= V
DD
- V
L

Trong đó V
L
là sụt áp trên điện trở
tải R
L
.

Vì vậy, giá trị cần thiết của V
L
được
cho bởi:
V
L
= V
DD
- V
o(Q)
= 15-10 = 5V.
Và dòng máng tĩnh yêu cầu là:
mA2
Ωk5,2
V5
R
V
I
L
L
)Q(D
===
Từ đặc tuyến truyền đạt, giá trị này của dòng máng sẽ tương ứng với một giá trị điện áp
cổng-nguồn là -3V.
Do cổng nối đất nên điện áp cổng-nguồn phải nhận được bằng sụt áp trên R
S
là +3V.
Do đó , trị số của R
S
sẽ là:

Ωk5,1
mA2
V
3
I
V
R
D
GS
S
===
Giá trị của R
G
thường chọn khoảng 470kΩ là thích hợp để cần có điện áp phân cực
cổng là 0V. R
G
thường được chọn để có một trở kháng vào cao, nhưng không phải quá
cao làm cho sụt áp tạo nên bởi các ảnh hưởng của dòng cổng (một vài nanoampere) trở
nên đáng kể.
Ta cũng có thể sử dụng phương pháp tính trực tiếp để có kết quả như đã sử dụng
phương pháp đồ thị ở trên.
Như trên, ta đã có giá trị dòng máng là: