THIẾT KẾ MẠCH IN ĐỂ CẢI THIỆN EMC TRONG VI ĐIỀU KHIỂN

ĐẠI HỌC ĐÀ NẴNG
TRƯỜNG ĐẠI HỌC BÁCH KHOA
oOo
TIỂU LUẬN MÔN HỌC
TÊN TIỂU LUẬN:
THIẾT KẾ MẠCH IN ĐỂ CẢI
THIỆN EMC TRONG VI ĐIỀU KHIỂN
Giảng viên hướng dẫn: PGS.TS. TĂNG TẤN
CHIẾN
Học viên thực hiện : Phạm Minh Hải
Khóa : K25 KTĐT 2012-2014
Đà Nẵng, tháng 11 / 2013
Tiểu luận Tương thích Điện Từ
MỤC LỤC
2
Tiểu luận Tương thích Điện Từ
CHƯƠNG 1. NGUỒN NHIỄU TRONG VI ĐIỀU KHIỂN
1
1.1. Thiết kế của vi điều khiển thông dụng
Hình dưới mô tả mạch in của vi điều khiển thông dụng:
Hình 1.1: Layout của vi điều khiển
Tất cả các mạch logic bên trong ngoại trừ bộ chuyển đổi AD, bộ dao động và
I/O-ring được xem là mạch lõi. Thông thường mạch lõi không có kết nối đến các chân
ngoại trừ chân nguồn của nó. Ví dụ trong hình trên, mạch lõi chứa CPU, PLL, bộ nhớ
chương trình, bộ nhớ RAM và thiết bị ngoại vi bao gồm bộ nhớ CAN. I/O-ring bao
gồm hệ thống đường nối đất và nguồn với bộ đệm cổng và mạch bảo vệ của nó. Bộ
cấp nguồn I/O-ring của hầu hết các vi điều khiển được tách rời khỏi nguồn cung cấp
điện lõi.
1.2. Các nguồn nhiễu chính
1.2.1. Bộ dao động
Hình 1.2 cho thấy biểu đồ đo lường điển hình của các tín hiệu dao động thạch

anh X1 và X2 của vi điều khiển. Mặc dù hình dạng tín hiệu là không phải hình sin
chính xác mà chỉ gần tương đối. Thực tế, theo các phép đo quang phổ chỉ cho thấy
3
Tiểu luận Tương thích Điện Từ
một vài sóng hài. Hơn nữa, so với tổng tiêu thụ điện năng của một vi điều khiển, tiêu
thụ điện năng của bộ dao động là khá thấp. Do đó, sự tác động của bộ dao động thạch
anh của vi điều khiển đến bức xạ nhiễu phát ra là khá thấp. Tuy nhiên, hình dạng tín
hiệu và quang phổ có thể có nhiều khác biệt đối với các bộ dao động khác nhau, ví dụ
như bộ dao động RC.

Hình 1.2: Tín hiệu bộ dao động thạch anh X1 và X2
1.2.2. Lõi, PLL và xung nhịp cây
Đối với thiết bị kỹ thuật số như vi điều khiển, xung nhịp hình sin không thể sử
dụng được. Vì vậy, trong vi điều khiển CMOS xung nhịp dao động được định dạng lại
hình chữ nhật và phân phối trong các thiết bị thông qua xung nhịp cây. Vì lý do vận
hành, trễ lan truyền vào các nhánh khác nhau của xung nhịp cây phải được điều chỉnh
để cung cấp các xung nhịp biên trên tất cả các thiết bị gần như cùng lúc. Do đó tất cả
các phần tử lõi chuyển mạch truyền dòng điện gần như cùng một lúc. Kết quả dòng
cấp cho xung lõi là lõi chính liên quan đến nguồn nhiễu. Vi điều khiển thường sử
dụng cả hai cạnh của xung nhịp. Kết quả phổ biên độ hẹp của dòng điện lõi cho thấy
đỉnh tại tần số hoạt động của lõi và sóng hài của nó, cho thấy thường tối đa tại hai lần
tần số hoạt động lõi. Vì vi điều khiển thường bao gồm một hoặc nhiều bộ chia xung
nhịp, các sóng hài tần số thấp hơn cũng phải được kỳ vọng. Cuối cùng, hoạt động dữ
4
Tiểu luận Tương thích Điện Từ
liệu nội bộ phân bố với một số nhiễu băng rộng ở mức thấp, ở mức độ thường thấp.
Như đã trình bày ở trên bộ dao động trên một mặt là nguồn phụ của nhiễu. Mặt khác
dòng lõi có liên quan đến tần số hoạt động của lõi. Cung cấp tần số lõi là như nhau
trong cả hai trường hợp, việc tạo ra nó với bộ dao động chậm và một PLL (ví dụ 4
MHz x 4 = 16 MHz) hoặc sử dụng một bộ dao động nhanh hơn (ví dụ 16 MHz) gây ra

mức bức xạ tương đương.
1.2.3. Giao tiếp bộ nhớ ngoài
Giao tiếp bộ nhớ ngoài bao gồm bus địa chỉ, bus dữ liệu và một số tín hiệu điều
khiển. Bus địa chỉ được xuất ra bởi vi điều khiển và thường cung cấp tín hiệu không
có chu kỳ, do đầu vào không tuyến tính. Do vậy, phân bố EME trên bus địa chỉ khá
nhiễu ở dải băng rộng. Vì các bit có địa chỉ thấp hơn thường chuyển đổi liên tục hơn
so với các bit địa chỉ cao có nhiều tín hiệu tới hạn.
Trong trường hợp bộ nhớ ngoài là bộ nhớ chỉ đọc hoặc bộ nhớ flash, bus dữ
liệu được truyền bởi bộ nhớ, nhưng ngay cả khi bộ nhớ là một bộ nhớ RAM thì chu kỳ
đọc thường chiếm ưu thế. Do đó phân bố EME của bus dữ liệu chủ yếu được xác định
bởi các thiết bị nhớ.
Đối với EME, tín hiệu điều khiển là một phần đáng quan tâm nhất của giao
diện bộ nhớ. Tín hiệu quan trọng nhất là trình điều khiển xung nhịp hệ thống và/hoặc
bộ nhớ (SDRAM) vì nó tạo ra nhiễu biên độ hẹp đáng kể. Ngay cả khi chân là open
nhưng được kích hoạt thì phân bố nhiễu của nó có thể là đáng kể. Vì vậy, bất cứ khi
nào có thể, bộ kích thích xung nhịp này nên được tắt.
Cuối cùng, các tín hiệu nhấp nháy (RAS, CAS, ASTB, vv) là nguồn nhiễu tiềm
tàng khi nó thường xuyên và bằng cách nào đó chuyển đổi lặp đi lặp lại (biên độ hẹp).
1.2.4. Các cổng cho các mục đích chung trong I/O-ring
Sự phân bố EME của các chân nói chung không thể được ước lượng như việc
cấu hình các chân này. Các chân tĩnh hoặc ít chuyển mạch không gây ra bức xạ đáng
kể trong khi các chân chuyển mạch thường xuyên phải được xem như nguồn nhiễu
tiềm tàng. Các chân chuyển mạch lặp đi lặp lại có nhiễu tiềm tàng cao hơn so với chân
không lặp đi lặp lại do đặc tính biên độ hẹp của nó. Ví dụ trình điều khiển xung nhịp
hệ thống hoặc xung CSI, hoặc đầu ra dữ liệu CSI hay CAN.
1.3. Lan truyền nhiễu đến các chân không có chuyển mạch
Các chân chuyển mạch rõ ràng là các nguồn nhiễu. Thật không may cũng có
những tác động khác dẫn đến sự bức xạ của các chân có vẻ không liên quan. Một số
đó được mô tả như dưới đây:
5

Tiểu luận Tương thích Điện Từ
1.3.1. Hệ thống nguồn vi điều khiển
Hệ thống nguồn bao gồm một hoặc nhiều chân nguồn và các chân nối đất liên
quan của nó. Thông thường, vi điều khiển cung cấp nhiều hệ thống cấp điện độc lập,
được tách ra khỏi nhau ở mặt nguồn và tiếp đất. Ít nhất một tụ tách riêng cho mỗi hệ
thống cấp điện là bắt buộc để cung cấp nguồn yêu cầu tại trở kháng thấp trên một dải
tần số rộng .
Bất kỳ phần tử hoạt động bên trong vi điều khiển trực tiếp hoặc gián tiếp kết
nối với ít nhất một hệ thống cung cấp điện. Vì vậy, bất kỳ chuyển mạch bên trong vi
điều khiển cũng gây ra một dòng điện tới tiến trình. Sự phát xạ của dòng điện này tỷ lệ
thuận với diện tích của mạch lặp trong tiến trình dòng điện đó. Vì vậy, các mạch phải
được thiết kế nhỏ nhất có thể. Ví dụ quan trọng nhất ở đây là mạch dòng điện giữa vi
điều khiển và tụ rách rời.
Bất kỳ nguồn điện nào có trở kháng nguồn cao hơn 0 Ohm , đặc biệt là ở tần số
cao thì trở kháng dây cảm ứng trở nên quan trọng. Do đó dòng điện xung phủ một
điện áp gợn lên nguồn điện DC góp phần vào việc bức xạ. Việc cung cấp nguồn cho vi
điều khiển tại trở kháng thấp có thể làm giảm bức xạ này.
1.3.2. Nhiễu lõi xuyên nhiễu tới các cổng I/O
1.3.2.1. Trở kháng ghép chung
Bất kỳ hai mạch cùng trở kháng chung trong nguồn cung cấp điện sẽ gây ra
xuyên nhiễu với nhau. Phần bên trái của hình 1.3 mô tả sự lan truyền nhiễu lõi
trong trường hợp nguồn cấp điện chung cho lõi và I/O-ring. Nhiễu gây ra bởi
dòng điện lõi liên quan đến sụt áp trên cuộn dây và chân trở kháng.
Hình 3 cho thấy các điện trở. Ngay cả khi hệ thống cấp nguồn trên PCB đã
loại bỏ khỏi bất kỳ điện áp gợn, nguồn cấp điện cho chip bên trong sẽ gây
nhiễu. Vì các bộ đệm cổng và lõi liên quan tới cùng nguồn cấp điện nội bộ,
nhiễu truyền tới mỗi chân đầu ra thông qua các bán dẫn đang hoạt động. Nhưng
không chỉ các chân đầu ra, các chân đầu vào cũng bị ảnh hưởng do các tụ pha
tạp (ví dụ mạch bảo vệ) bên trong chip. Với cấu hình này các bộ nhạy EME có
thể yêu cầu bộ lọc của mỗi chân.

6
Tiểu luận Tương thích Điện Từ
Hình 1.3: Xuyên nhiễu của nguồn cấp điện tách rời đối lập thông dụng
Hệ thống cấp nguồn tách rời cho lõi được mô tả bên phải hình 1.3. Bộ tách nên
thực hiện trên cả hai mặt nguồn và tiếp đất để tránh tác động bất lợi của trở kháng
ghép chung. Bằng cách đó, lõi liên quan đến bức xạ thông qua cổng I/O có thể được
cải thiện đáng kể.
1.3.2.2. Điện dung và trở kháng ghép
Các trở kháng ghép chung có hiệu quả đối với xuyên nhiễu từ lõi đến cổng
I/O. Tuy nhiên, điện dung và trở kháng ghép bên trong chip và/hoặc gói cũng
xảy ra. Tụ cảm ghép xảy ra bất cứ khi nào tiến trình dòng điện tần số cao
truyền bên cạnh dây khác. Đối với chip tích hợp hiệu ứng này được giảm thiểu
bằng cách định tuyến tối ưu nhưng các liên kết khó có thể được tối ưu khi nó
có cấu trúc liên kết cao.
1.3.3. Xuyên nhiễu giữa các cổng I/O
Tác động xuyên nhiễu do trở kháng ghép chung như mô tả ở trên thông thường
cũng xảy ra giữa các cổng I/O. Lý do rõ ràng không chỉ mỗi và mọi cổng I/O có thể
được cung cấp bởi hệ thống cấp nguồn điện riêng biệt. Do đó các tác động xuyên
nhiễu có thể được giảm thiểu bằng các biện pháp thiết kế chip nhưng cũng không
giảm được hết, cần tránh các chuyển mạch không cần thiết.
Ví dụ, nếu đường truyền clock hệ thống không được sử dụng (chân open)
nhưng vẫn kích hoạt, xuyên nhiễu tới các cổng I/O khác có thể quá cao để phù hợp với
các yêu cầu về EME khắc khe.
7
Tiểu luận Tương thích Điện Từ
Hình 4: Xuyên nhiễu giữa các cổng I/O
8
Tiểu luận Tương thích Điện Từ
CHƯƠNG 2. THIẾT KẾ MẠCH IN ĐỂ CẢI THIỆN EMC
TRONG VI ĐIỀU KHIỂN

2
2.1. Giải pháp EMC trên chip của vi điều khiển
2.1.1. Dung kháng trên chip nhúng
Mục tiêu của việc tách nối tối ưu EME là đáp ứng được tối đa các yêu cầu về
dòng cao tần bởi một hoặc nhiều hơn các tụ đôi (tụ có điện dung nhỏ). Nếu nhiều
dòng cao tần được giữ lại trong mạch trên chip và tụ điện thì sẽ có ít sự ảnh hưởng của
nguồn còn thừa cấp cho mạch. Để tối ưu hơn cho việc phối hợp trở kháng đường
truyền thì thường các tụ điện được đặt ở mức gần nhất có thể với các chân cắm của bộ
vi điều khiển.
Để làm giảm dòng bức xạ mạch thì vùng mạch phải được thiết kế nhỏ lại. Nếu
chỉ sử dụng duy nhất một kỹ thuật để thiết kế PCB thì sẽ khó đạt được các cải tiến
quan trọng cần thiết, vì thế phương pháp đo đạc phù hợp là phải chuyển một phần các
tụ ghép lên chip, khi đó sẽ giảm được các trở kháng kết nối và vùng mạch sẽ được
kiểm soát dễ dàng hơn. Kỹ thuật dung kháng trên chip này là tương đối nhỏ để đáp
ứng được toàn bộ việc tách nối, khi đó cần xét đến các điện dung trên PCB. Tuy vậy
để có được dải tần cao thì cần phải triệt các bức xạ.
9
Tiểu luận Tương thích Điện Từ
Hình 2.1: EME với các tụ tích hợp trên chip
Hình 2.1 mô tả kết quả đo được từ việc so sánh hai vi điều khiển giống nhau
với việc có và không có kỹ thuật thiết kế điện dung trên chip: không cần tăng kích cỡ
của chip vẫn có thể đạt được dải tần rộng hơn 15dB, tiết kiệm được chi phí.
2.1.2. Tạo xung trải phổ (SSCG)
Ở tần số cao thường thì bức xạ băng hẹp cao hơn rất nhiều so với bức xạ băng
rộng. Phổ nguồn của băng hẹp dùng để biểu thị một phần của các tần số rời trong khi
đó ở giữa thì biểu thị nhiễu của môi trường. Nếu một đỉnh nào đó vượt ngưỡng giới
hạn thì ứng dụng đó sẽ lỗi mặc dù ở vùng tần số rộng vẫn thấy khoảng cách đến điểm
giới hạn. Bằng cách chia nhỏ tần suất hoạt động của CPU thì năng lượng cao tần sẽ
được trải đều trong dải tần số rộng, khi đó sẽ làm giảm được các đỉnh.
Trong hình 2.2 đường màu xanh biểu thị các đỉnh bức xạ ở một tần số cụ thể,

đường màu đỏ biểu thị các phổ đã được chia nhỏ với một bộ dò đỉnh và đường màu
đen biểu thị phổ với một bộ dò chuẩn đỉnh. Việc điều chỉnh mức +-1% ở đỉnh bức xạ
đã làm giảm được 10dB bằng việc phân bố năng lượng cao tần ở băng thông 2Mhz.
Hình 2.2: EME với SSCG
10
Tiểu luận Tương thích Điện Từ
2.1.3. Cấp đa nguồn tách biệt
Trong vi điều khiển việc cấp các nguồn tách biệt nhau được sử dụng rất rộng
rãi, điều này sẽ làm giảm nhiễu xuyên giữa lõi và các cổng vào/ra làm tăng hiệu suất
hệ thống. Ở các mạch tương tự thì bộ phát xung hay thỉnh thoảng là các giao tiếp bus
nội cũng được cấp nguồn một cách độc lập. Để đạt được hiệu quả cao nhất thì việc
tách biệt nguồn thường được thực hiện ở phía nguồn-đất mặc dù điều này có thể gây
ảnh hưởng đến việc dự phòng ESD nội. Phương pháp bảo vệ này có thể tăng hiệu suất
nhưng lại có ít nhiều ảnh hưởng đến số lượng chân cắm, đặc biệt là đối với các hệ
thống nhỏ với số lượng chân cắm hạn chế. Mặc khác với một hệ thống có nhiều chân
cắm thì sẽ có nhiều chân dùng cho việc cấp nguồn, khi đó làm giảm các kết nối trở
kháng giữa PCB và hệ thống trên chip.
Yêu cầu khi thiết kế PCB: mặc dù việc cấp nguồn đã được tách biệt nhau
nhưng vẫn còn có một số tín hiệu điều khiển nội giữa lõi và chân I/O hay giữa các
mạch với nhau. Để giữ được các hệ thống cấp nguồn trên cả hai cùng tiếp đất thì cả
hai cùng tiếp đất phải kết nối lại với nhau trên PCB thông qua một kết nối có trở
kháng thấp.
Hình 2.3: Trở kháng đất
2.1.4. Nguồn kề và chân nối đất
Hiện nay hầu hết các vi điều khiển đều được cài đặt thêm các chân cắm cấp
nguồn kề nhau. Chân cắm này cho phép người thiết kế PCB dễ dàng làm giảm thiểu
độ lớn dòng trong mạch giữa chip vi điều khiển và tụ điện ghép. Việc giảm thiểu độ
lớn dòng như thế này dĩ nhiên đòi hỏi mỗi tụ điện phải có nguồn cấp theo từng cặp,
đồng thời việc giảm độ lớn bo mạch cũng sẽ làm giảm các trở kháng kết nối trong các
tụ ghép.

11
Tiểu luận Tương thích Điện Từ
Yêu cầu khi thiết kế PCB: chuyển các tụ ghép đến vị trí gần nhất có thể tới các
chân cung cấp nguồn, coi mỗi đoạn dây nối như là một trở kháng bình thường, đặc
biệt cần xem xét kỹ càng kết nối giữa mạch ghép (gồm các tụ ghép) với bo mạch cấp
nguồn.
Hình 2.4: Chân cấp nguồn kề nhau
Nhận xét: ngày nay các phương pháp trên chỉ là một phần nhỏ trong các cách
tính toán tối ưu trong tương thích trường điện từ. Hiểu theo cách chung nhất, các biện
pháp để đạt được tương thích trong trường điện từ làm cho hiệu suất thiết kế cao hơn
các nguồn nhiễu. Các vấn đề về tương thích trường điện từ nếu được xác định ở giai
đoạn cuối trong quá trình kiểm tra ứng dụng thì không những gây nên những tổn hại
về chi phí mà đôi khi còn làm chậm quá trình giới thiệu sản phẩm ra thị trường, hơn
nữa ngay tại giai đoạn cuối này phát sinh nhiều quyết định quan trọng hơn như là việc
lựa chọn thiết bị để thực hiện. Vì thế cần phải có ưu tiên cho sự tính toán việc tương
thích trường điện từ ở mức LSI khi thiết kế một dự án vi điều khiển.
2.2. Thiết kế mạch PCB cải thiện EMC trong vi điều khiển
2.2.1. Tối ưu hóa nguồn điện
Hệ thống nguồn cung cấp điện của một PCB thường bao gồm một hệ thống nối
đất và một hoặc nhiều nguồn điện. Mạng lưới cung cấp nguồn điện và nối đất thường
là mạng lưới phân phối hầu hết trong các mạch, do đó không may lại trở thành một
ăng-ten phù hợp cho việc sinh nhiễu cho các vi điều khiển. Do đó phải hết sức cẩn
thận trong thiết kế các mạch cung cấp nguồn điện. Bước đầu tiên để có một thiết kế
nguồn điện tối ưu là phân tích sự méo dạng điện thế của bất kỳ chân nguồn điện và
chân nối đất thiết bị như xem xét ở trên. Thiết kế PCB luôn luôn bắt đầu với việc định
tuyến hệ thống nguồn cung cấp điện.
2.2.1.1. Hệ thống tiếp đất
(1) Tiếp đất hệ thống
Hệ thống tiếp đất có hai chức năng chính: Một mặt nó là một phần của hệ
thống cung cấp nguồn điện và mặt khác nó cung cấp mức tham chiếu cho tất cả các tín

hiệu. Theo định luật Ohm, bất kỳ dòng nguồn trong hệ thống tiếp đất sẽ dẫn đến sụt áp
trên trở kháng tiếp đất theo tỉ lệ thuận. Do trở kháng tiếp đất sử dụng chung (so sánh
12
Tiểu luận Tương thích Điện Từ
với phần (1) " Trở kháng ghép chung" điện áp này sẽ ảnh hưởng đến tất cả các tín hiệu
liên quan đến tiếp đất này. Để tối ưu hóa, tiếp đất phải có trở kháng thấp nhất có thể
và dòng nhiễu trong hệ thống tiếp đất nên được giảm thiểu.
(2) Mặt phẳng tiếp đất
Trong một PCB đa lớp, yêu cầu đầu tiên được thực hiện bằng cách sử dụng một
lớp hoàn chỉnh cho mặt phẳng tiếp đất. Lớp tiếp đất phải được cách ly với bất kỳ
đường mạch tín hiệu hoặc những khoảng trống khác hơn 10mm. Bất kỳ khoảng trống
trên tiếp đất làm tăng trở kháng của nó và được gọi là ăng-ten khe. Ví dụ về các khe
không mong muốn thể hiện trong hình 2.5.
Hình 2.5: Anten khe
(3) Tiếp đất thiết bị cục bộ
Yêu cầu thứ hai thực hiện bằng cách cung cấp thêm một tiếp đất cục bộ dưới
thiết bị. Tiếp đất thiết bị cục bộ này sẽ được kết nối bằng trở kháng thấp với hệ thống
tiếp đất tại vị trí giữa của thiết bị như hình vẽ. Với cấu trúc này, dòng cao tần cục bộ
được giữ cách xa tiếp đất hệ thống do đó tránh được tụt điện áp trong tiếp đất hệ
thống. Bốn kết nối đến hệ thống tiếp đất thể hiện trong hình 2.6 giữa trở kháng thấp
(1/4 trở kháng của một kết nối) và kết nối song song tối thiểu giữa hai tiếp đất.
Hình 2.6: Tiếp đất thiết bị cục bộ
(4) Lấp đầy vùng tiếp đất
13
Tiểu luận Tương thích Điện Từ
Thường thì không phải tất cả các vùng trên mỗi lớp được sử dụng cho đi đường
mạch tín hiệu. Do đó, các vùng không sử dụng này nên được lấp đầy bằng đồng và
sau đó kết nối với tiếp đất. Không hẳn là kết nối các vùng lấp đầy này với tiếp đất một
cách đầy đủ mà chỉ là "ở đâu đó" với tiếp đất. Vùng tiếp đất lấp đầy được kết nối với
tiếp đất trong một mạng lưới ít nhất mỗi 10 mm. Biện pháp này tiếp tục giảm trở

kháng tiếp đất và đồng thời làm giảm xuyên nhiễu giữa các lớp.
(4) Vòng bảo vệ trên cạnh PCB
Ưu điểm lớn nhất của một PCB nhiều lớp với mặt phẳng tiếp đất là đường hồi
tiếp tiếp đất bên dưới mỗi và mọi đường tín hiệu hoặc đường mạch. Như thể hiện
trong hình 2.7, các đường sức của tín hiệu quay trở lại tiếp đất mạch PCB như một
tiếp đất "vô hạn" là có thể. Trong khi đó đường tín hiệu gần cạnh PCB không tiếp đất
"vô hạn" và do đó có thể lan truyền nhiều hơn những đường khác. Do đó các đường
tín hiệu (ví dụ như đồng bộ) hoặc đường nguồn điện (ví dụ như nguồn chính) là các
đường mạch quan trọng, không nên định tuyến trong vùng lân cận của cạnh mạch
PCB, hoặc - nếu không thể tránh được - nên được kèm theo một vòng bảo vệ trên các
cạnh PCB.
Hình 2.7: Đường sức của tín hiệu trên lớp tiếp đất
Mục đích của các vòng bảo vệ là năng lượng cao tần, nếu không sẽ phát xạ từ
các cạnh PCB, được phản xạ trở lại vào mạch, sau đó một phần sẽ được hấp thụ. Vì
mục đích này nên các đường tiếp đất trên vùng biên của các lớp (bao gồm cả lớp cung
cấp nguồn điện) sẽ được dùng như thể hiện trong hình 2.8. Những đường mạch nên có
cùng thế như mặt phẳng tiếp đất chúng phải được nối tới mặt phẳng tiếp đất trong ít
nhất mỗi 10 mm.
14
Tiểu luận Tương thích Điện Từ
Hình 2.8: Vòng bảo vệ trong PCB 4 lớp
2.2.1.2. Định tuyến và chia tách đường nguồn
Sau khi có tiếp đất điện trở thấp tin tưởng, bước tiếp theo trong thiết kế PCB là
định tuyến đường nguồn điện cung cấp cho mạch.
1 Mặt phẳng nguồn điện và định tuyến đường nguồn điện cung cấp
Trong mạch PCB đa lớp thường có một lớp dùng cho nguồn cung cấp. Thiết kế
khác là đường mạch nguồn được định tuyến hay kết hợp cả hai phương pháp. Sau đây
sẽ so sánh hai phương pháp này.
Ưu điểm của mặt phẳng nguồn
Thực hiện nhanh và dễ dàng.

Hệ thống nguồn trở kháng thấp.
Tạo một điện dung với mặt phẳng tiếp
đất
Nhược điểm của mặt phẳng nguồn
Cần một mặt phẳng cho hệ thống nguồn
Tăng xuyên nhiễu giữa các hệ thống
nguồn khác nhau nếu chúng
không chia tách bởi các mặt phẳng tiếp
đất.
Do trở kháng thấp phân phối nhiễu từ
một nguồn vào cả hệ thống cung cấp.
Người thiết kế không cần cẩn thận lắm
với thiết kế nguồn.
Ưu điểm của hệ thống nguồn định
tuyến
Cho phép sử dụng một lớp cho nhiều hệ
thống nguồn cung cấp, do đó giảm
xuyên nhiễu giữa các nguồn này.
Có thể giảm xuyên nhiễu trong mỗi hệ
thống cung cấp
Nhược điểm của hệ thống nguồn định
tuyến
Yêu cầu định tuyến nguồn cẩn thận hơn
Điện trở cung cấp cao hơn yêu cầu điện
dung ngoài cho nguồn ổn định
Cần quan tâm điện trở DC trong trường
hợp dòng cao
Rõ ràng phương án tối ưu là áp dụng những ưu điểm của cả hai phương pháp
trên. Do đó vài mặt phẳng nguồn cục bộ cần được thực hiện và kết nối với nguồn cung
cấp thông qua các đường mạch. Mặt phẳng của hệ thống cung cấp khác nhau nên

được đặt trong cùng một lớp hoặc chia cách bởi một mặt phẳng tiếp đất để giảm thiểu
nhiễu xuyên nhiễu giữa các hệ thống. Mặc dù những mặt phẳng nguồn cục bộ dễ dàng
15
Tiểu luận Tương thích Điện Từ
thực hiện nhưng phải cẩn thận khi kết nối các chân nguồn và điện dung phân tách đối
đến các mặt phẳng.
a Kết nối của các điện dung nhỏ
Điện dung của chân cấp nguồn quan trọng nhất của vi điều khiển thường là
phần khó khăn nhất trong thiết kế mạch. Ngay cả thiết kế PCB đa lớp mỗi mm đường
mạch phải xử lý rất cẩn thận.
b Phác thảo mạch tương đương:
Hình 2.9: Mạch tương đương
Hình 2.10 cho thấy bố trí trong PCB. Kết nối với mặt phẳng tiếp đất cục bộ
càng ngắn càng khả thi. Các đường mạch điện được định tuyến từ thiết bị thông qua
các tụ đến VIA (lỗ kết nối thông qua các mặt phẳng), kết nối nó tới các mặt phẳng
nguồn bên trong. Đặt VIA ví dụ ở giữa của các đường mạch màu đỏ tăng thêm vài nH
đối với trở kháng các tụ điện và do đó làm giảm hiệu quả bộ lọc rất nhiều. Hơn nữa,
không có nguồn cho chân khác và/hoặc các thiết bị khác phải lấy nguồn từ các đường
mạch màu đỏ, vì nó rất nhiễu.
Hình 2.10: Bố trí PCB
2 Một VIA có trở kháng đáng kể
Như bất kỳ đường mạch nào một VIA cũng có một trở kháng đáng kể. Do đó,
các VIA của mạch quan trọng như mạch điện dung phải được loại trừ trong mạch
16
Tiểu luận Tương thích Điện Từ
này. Phần thứ hai bên trái của hình 2.11 cho thấy một VIA dùng chung dẫn tới xuyên
nhiễu giữa các mạch liên quan thế nào. Phần bên phải cho thấy cách đi đường mạch
đúng hơn.
Hình 2.11: Xuyên nhiễu do dùng chung VIA
3 Bộ lọc

Khi các kỹ thuật thiết kế mô tả ở trên được tuân thủ thì sẽ đảm bảo yêu cầu về
EMC của ứng dụng. Tuy nhiên, trong trường hợp yêu cầu EMC quan trọng hơn hoặc
thiết kế phức tạp hơn nữa thì phần bộ lọc là cần thiết.
a Bộ lọc nguồn đa tầng
Các nguồn cung cấp quan trọng nhất nên được lọc nhiều giai đoạn để giảm
được nhiễu tối đa có thể. Một mạch lọc ví dụ được đưa ra dưới đây. Như đã trình bày,
trở kháng của mỗi đường mạch điện phải được xem xét. Đặc biệt là các kết nối của
các phần tử theo chiều dọc (trong ví dụ: tất cả tụ điện) là rất quan trọng. Bộ lọc T
trong ví dụ cung cấp một kết nối hoàn hảo cho dòng công suất đối với tụ điện mà
không cần thêm trở kháng phụ. Chỉ khi thiết kế PCB đạt được một kết nối trở kháng
tương đối thấp đối với tiếp đất, sự triệt tiêu toàn diện mới có thể đạt được.
Hình 2.12: Bộ lọc nguồn nhiều tầng
HF-C: Đối với việc giảm thiểu điện cảm, các linh kiện khả thi nhỏ nhất (0603
hoặc nhỏ hơn) nên được sử dụng. Vật liệu ceramic NPO hoặc ít nhất là tụ X7R được
sử dụng. Giá trị điện dung phải được đánh giá trong các thử nghiệm EMC. Giá trị bắt
17
Tiểu luận Tương thích Điện Từ
đầu nên là điện dung tối đa có thể trong các linh kiện lựa chọn. Kết nối với các thiết bị
được thực hiện như mô tả trong phần 2.1.1.2 "Định tuyến và tách nguồn".
Decoupling-C: Tụ điện này cung cấp dòng trung tần cho các thiết bị trong khi
nó tạo ra các dòng xung vào dòng DC trung bình. Nhiệm vụ chính của nó là để giữ
cho nguồn cung cấp điện trong đặc điểm kỹ thuật DC (ví dụ 1,5 V + - 5%). Một hoặc
nhiều tụ điện tách (47 nF đến 100 nF, X7R, 0603) sẽ được kết nối đến các mặt phẳng
VDD cục bộ. Tụ điện cần thiết nên được tính theo công thức dưới đây, một số tụ điện
song song có thể cần để giảm gợn gây ra bởi ESR và ESL.
Trong đó:
I = dòng trung bình cực đại của nguồn
T = chu kỳ đồng bộ
U = độ dao động điện áp chấp nhận, thường là 1%
Ví dụ:

Đối với một nguồn cung cấp 3,3 V, gợn điện áp chấp nhận được là U = 33 mV.
Với một thạch anh 8 MHz và một PLL 5 lần tần số hoạt động là 40 MHz hoặc T = 25
ns. Nếu dòng thiết bị trung bình trong hệ thống nguồn được tách riêng là I = 100 mA
thì tụ tách phải ít nhất là 76 nF. Điện dung tách riêng tính toán được có thể giảm giá
trị tích lũy của tất cả các tụ cao tần vì những tụ này dùng cho các tần số ở mức trung
bình (song song). Các kết nối đến các mặt phẳng đất và đến mặt phẳng VDD cục bộ
được thực hiện ít nhất 2 VIA. Nếu cho phép những hạn chế sản xuất , các VIA phải
được đặt trong các tấm lót hàn, nếu không độ dài các đường mạch ngắn nhất có thể
(tối đa 1 mm) sẽ được sử dụng cho các kết nối.
Bộ lọc T:
Các bộ lọc T (ví dụ như Murata NFM60R30T222) tách mặt phẳng VDD cục bộ
từ VDD toàn cục. Nó giữ các ăng-ten nhiễu dòng cung cấp thiết bị nhỏ và biến đổi
năng lượng tần số cao thành dạng nhiệt. Kết nối tiếp đất quan trọng nhất và được thực
hiện ít nhất 2 VIA. Nếu những hạn chế sản xuất cho phép, các VIA phải được đặt
trong bệ hàn của bộ lọc, nếu không chiều dài đường mạch ngắn nhất có thể (tối đa 1
mm) sẽ được sử dụng cho các kết nối tiếp đất.
18
Tiểu luận Tương thích Điện Từ
Hình 2.13: Chia tách VDD cục bộ bởi bộ lọc T
b Phần tử cầu nối dự phòng
Trong trường hợp khả năng méo mó của một nguồn cung cấp năng lượng là
không rõ ràng, việc lọc tốt nhất có thể được thực hiện với các tùy chọn để bỏ qua các
thành phần theo đánh giá sau này có thể không cần thiết. Các thành phần song song
là dễ dàng để bỏ qua nhưng thành phần nối tiếp đòi hỏi một phần tử cầu nối tùy chọn,
ví dụ như trong hình 2.14. Nếu các thử nghiệm sau đó chứng minh sự cần thiết của
phần tử nối tiếp, không bộ phận nào khác phải di chuyển nhường chỗ cho phần tử
mới. Mặt khác, không quá nhiều phần tử phụ cần vì chúng có thể gây hạn chế không
gian cho các bộ phận khác của mạch.
Hình 2.14: Phần tử cầu nối dự phòng
2.2.2. Định tuyến tín hiệu

Trước khi bắt đầu thiết kế mạch PCB cần phân tích tín hiệu quan trọng theo
nền tảng như mô tả trong ví dụ ứng dụng này. Cho rằng tín hiệu quan trọng nhất như
đồng bộ, xung nhịp và tín hiệu chuyển mạch thường xuyên khác một hoặc nhiều biện
pháp sau đây cần được áp dụng .
19
Tiểu luận Tương thích Điện Từ
2.2.2.1. Kết cuối đường mạch
Thiết kế mạch có thể lựa chọn rất nhiều kỹ thuật kết cuối khác nhau. Kết cuối
đường mạch là cần thiết trên các dường mạch dài để tránh phản xạ hoặc trên đường
mạch ngắn để tránh chuông. Phổ biến nhất là kết cuối đầu hoặc cuối. Kết cuối sau
cũng ví dụ như giảm thiểu thời gian của tín hiệu và do đó có thể phù hợp để tối ưu hóa
tốc độ. Kết cuối đầu hay hoặc hàng loạt hạn chế tối đa dòng trên đường mạch tín hiệu
và do đó thích hợp hơn cho việc giảm phát xạ. Điện trở cho kết cuối hàng loạt phải
được đặt càng gần càng tốt để các nguồn của tín hiệu. Nó có thể được tối ưu hóa để
phù hợp với trở kháng đường truyền hoặc để tạo ra một bộ lọc thông thấp với dung
nạp. Nếu trở kháng đường truyền phù hợp tổng trở kháng và điện trở nguồn phải
bằng trở khàng đường truyền . Đối với tối ưu EME dòng trên các đường mạch tín hiệu
và các hài của tần số tín hiệu cần được giảm thiểu . Do đó một điện trở cao như hạn
chế chức năng cho phép là mong muốn ở đây .
2.2.2.2. Đường truyền trong mạch PCB
Đường truyền phổ biến nhất được sử dụng trên PCB là dạng đường dải hoặc
đường siêu dải về mặt hình học. Trong hình 2.15 bản vẽ 1 và 2 là những ví dụ cho
dòng microstrip; bản vẽ 3 là một ví dụ cho một đường hình học dải . Điều quan trọng
cần lưu ý rằng các tính toán của đường dạng dải hoặc các thông số đường dạng
microstrip với giả định tiếp đất vô hạn . Điều này là không thể thực hiện được với các
mặt phảng tiếp đất ở hai bên của các đường mạch tín hiệu nên rộng hơn so với đường
mạch tín hiệu lớn nhất và độ xa đường tín hiệu cách tiếp đất ít nhất 5 lần . Yêu cầu
này là một lý do để thực hiện các vòng bảo vệ vì nó cho phép đường mạch gần cạnh
của board mạch. Khi thực hiện đường truyền dải hoặc microstrip trong thiết kế PCB
chắc chắn rằng giả định trên được đáp ứng bởi các thiết kế. Bất kỳ sửa đổi tính chất

đường dải hay microstrip dẫn đến phát xạ vô tình cao hơn. Ngoài ra các mặt bằng
nguồn không phù hợp với mặt phẳng tham khảo đối với một dòng dải hoặc dòng
microstrip.
Hình 2.15: Đường dải và siêu dải
20
Tiểu luận Tương thích Điện Từ
2.2.2.3. Xếp chồng các phân lớp
Các lớp xếp chồng, tức là khoảng cách giữa tất cả các lớp của PCB, cần được
xem xét và xác định một cách cẩn thận. Khoảng cách đến tiếp đất và độ dày của vật
liệu xung quanh ảnh hưởng đến đặc tính của tất cả các đường mạch. Phát xạ một tín
hiệu trên tiếp đất là bằng cách nào đó tỷ lệ thuận với khoảng cách của nó đến tiếp đất.
Do đó chiều cao tối đa của bất kỳ tín hiệu quan trọng trên tiếp đất không nên nhiều
hơn 0,2 mm. Tần số đồng bộ cao hơn 30 MHz không nên xa tiếp đất hơn 0,1 mm. Tần
số đồng bộ cao hơn 50 MHz nên sử dụng đường truyền dải.
Nếu chỉ ít đường dải được yêu cầu mặt phẳng tiếp đất thứ hai có thể tránh được
bằng cách phủ các tín hiệu này bằng tiếp đất. Các tín hiệu đồng bộ sẽ chạy trên một
lớp tiếp giáp với lớp tiếp đất.Trên các lớp tiếp theo một đường mạch đất rộng chạy
trên tín hiệu đồng bộ. Đường dẫn tiếp đất này được kết nối với mặt phẳng tiếp đất trên
cả hai mặt của tín hiệu đồng bộ trong mỗi khoảng 5-10mm. Hình 2.16 đưa ra một ví
dụ cho một PCB 4 lớp.
Hình 2.16: Đường tín hiệu được bao bọc
2.2.3. Mạch dao động
2.2.3.1. Tối ưu hóa sơ đồ chân
Tạo dao động thạch anh trong vi điều khiển thường được tối ưu hóa cho các dải
tần số dự định và do đó không nên quan trọng cho sự phát xạ. Tuy nhiên, vi điều
khiển thường cung cấp một sơ đồ chân dao động cho phép các kết nối giữa thạch anh
và vi điều khiển như thể hiện trong hình 2.17. Hơn nữa, chân tiếp đất liền kề cho phép
dễ dàng thực hiện một vòng bảo vệ đặc biệt xung quanh các mạch dao động.
Hình 2.17: Bố trí mạch dao động tối ưu
21

Tiểu luận Tương thích Điện Từ
2.2.3.2. Nối đất mạch dao động
Mặc dù trở kháng của một mặt phẳng tiếp đất là thấp, nhưng tất nhiên không
phải số không. Do đó bất kỳ dòng nhiễu trong mặt phẳng tiếp đất gây ra một giảm
điện áp trên tiếp đất. Nếu hai tụ của bộ dao động được kết nối trực tiếp với mặt phẳng
tiếp đất điện áp sụt giảm ở phần màu đỏ của tiếp đất trong hình 2.18 sẽ được phủ các
tín hiệu dao động. Nếu nhiễu liên quan giảm điện áp là đủ lớn mạch dao động có thể
bị xáo trộn.
Hình 2.18: Kết nối đất mạch dao động sai
Nhiễu tiếp đất có thể tránh được bằng cách cung cấp thêm một đường mạch
tiếp đất cho tiếp đất của mạch dao động như được chỉ ra màu xanh lá cây trong hình
2.19. Điều này thậm chí trong một PCB đa lớp cũng là một biện pháp mạnh mẽ để cải
thiện tính nhạy cảm của các dao động.
Hình 2.19: Kết nối đất mạch dao động tối ưu
22
Tiểu luận Tương thích Điện Từ
2.2.4. Bọc chắn Faraday 1D và 3D
Hình 2.20: Điện áp và các đường nối đất trên PCB
Michael Faraday (1791-1867) đã phát minh ra lồng chắn Faraday. Nó là một
loại chắn điện được làm bằng cách đặt các vật liệu dẫn điện (thường nhôm hoặc đồng)
xung quanh một số thiết bị và nối vật liệu đó xuống đất. Các chất dẫn càng tốt thì càng
bọc chắn tốt. Các dây bện xung quanh các dây dẫn trong cáp âm thanh được kết nối
với đất và bảo vệ các tín hiệu khỏi nhiễu bên ngoài. Các bọc kim loại trong máy biến
áp ngăn chặn dung kháng giữa các cuộn dây sơ cấp và thứ cấp. Lồng nhôm hoặc hộp
được đặt xung quanh hệ thống nhạy cảm và nhiễu trên bảng mạch.
Hình 2.21: Lồng chắn Faraday trên PCB
KẾT LUẬN
23
Tiểu luận Tương thích Điện Từ
Giảm nhiễu trong thiết kế PCB đã trở thành một vấn đề cực kỳ quan trọng.

Điều này là do một lượng lớn các thiết bị điện tử kỹ thuật số sử dụng ngày nay. Có hai
yếu tố chính đã góp phần vào sự gia tăng trong vấn đề nhiễu trong thiết bị. Một là sự
ra đời của thiết bị điện tử rất nhạy cảm với nhiễu. Hai là các thiết bị hiện nay đang
chạy với tốc độ xung nhịp cao hơn. Tốc độ xung nhịp cao hơn có nghĩa là tần số cao
hơn và vì vậy nhiều nhiễu tần số vô tuyến hơn.
Có rất nhiều tài liệu về thiết kế hệ thống về EMC, che chắn, cáp,… Trong
phạm vi của tiểu luận, nội dung chỉ tập trung vào một số khía cạnh về thiết kế phần
cứng hoặc PCB với một vài kiến thức cơ bản về PCB-design để cải thiện EMC.
24
Tiểu luận Tương thích Điện Từ
Tài liệu tham khảo
[1] PGS.TS. Tăng Tấn Chiến, ĐHBK Đà Nẵng, Giáo trình môn học “Tương thích
điện”, NXB Giáo dục Việt Nam, 2010.
[2] Cyril Troise, EMC design guide for st microcontrollers, 2003.
[3] Robin Getz, Bob Moeckel, Understanding and Eliminating EMI in
Microcontroller Applications, 1996.
[4] Renesas Electronics Corporation, PCB-Design for Improved EMC, 2010
25