Giáo trình hình thành quy trình chuyển đổi nguyên lý chuyển mạch trong hệ thống phân cấp p10 ppt

Đồ án tốt nghiệp Nguyễn Văn Tú _ Lớp
TĐH46


Khoa cơ điện - 92 - Trờng ĐHNNI_ Hà Nội

ALE báo nếu P0 có địa chỉ hay dữ liệu khi ALE - 0 nó cấp dữ liệu D0 - D7. Do
vậy, ALE đợc sử dụng để tách địa chỉ và dữ liệu với sự trợ giúp của chốt 74LS373.
10. Cổng P1.
Cổng P1 cũng chiếm tất cả 8 chân (từ chân 1 đến chân 8) nó có thể đợc sử dụng
nh đầu vào hoặc đầu ra. So với cổng P0 thì cổng này không cần đến điện trở kéo
vì nó đã có các điện trở kéo bên trong. Trong quá trình tái lạp thì cổng P1 đợc cấu
hình nh một cổng đầu ra.
11. Cổng P2:
Cổng P2 cũng chiếm 8 chân (các chân từ 21 đến 28). Nó có thể đợc sử dụng
nh đầu vào hoặc đầu ra giống nh cổng P1, cổng P2 cũng không cần điện trở kéo
vì nó đã có các điện trở kéo bên trong. Khi tái lập, thì cổng P2 đợc cấu hình nh
một cổng đầu ra.
Từ những trình bày trên đây ta có thể kết luận rằng trong các hệ thống dựa
trên các bộ vi điều khiển 89C51 thì ta có 3 cống P0, P1và P2 cho các thao tác vào/
ra
12. Cổng P3:
Cổng P3 chiếm tổng cộng là 8 chân từ chân 10 đến chân 17. Nó có thể đợc
sử dụng nh đầu vào hoặc đầu ra. Cống P3 không cần các điện trở kéo cũng nh P1
và P2. Mặc dù cống P3 đợc cấu hình nh một cống đầu ra khi tái lập, nhng đây
không phải là cách nó đợc ứng dụng phổ biến nhất. Cống P3 có chức năng bổ
xung là cung cấp một số tín hiệu quan trọng đặc biệt chẳng hạn nh các ngắt
Các bit P3.0 và P3.1 đợc dùng cho các tín hiệu nhận và phát dữ liệu trong
truyền thông dữ liệu nối tiếp. Các bit P3.2 và P3.3 đợc dành cho các ngắt ngoài.
Bit P3.4 và P3.5 đợc dùng cho các bộ định thêm 0 và 1. Cuối cùng các bit P3.6 và
P3.7 đợc cấp cho các tín hiệu ghi và đọc các bộ nhớ ngoài đợc nối tới các hệ

thống dựa trên 89051.
Trong các hệ thống dựa trên 89C51 thì các chân P3.6 và P3.7 đợc dùng
cho vào - ra còn các chân khác của P3 đợc sử dụng bình th
ờng trong vai trò chức
năng thay đổi.
.
Đồ án tốt nghiệp Nguyễn Văn Tú _ Lớp
TĐH46


Khoa cơ điện - 93 - Trờng ĐHNNI_ Hà Nội


3.2.1.2.3.3 Chíp chuyển đổi ADC 804 ( Bộ chuyển đổi tơng tự số)
Chíp ADC 804 là bộ chuyển đổi tơng tự số trong họ các loạt ADC 800 từ
hãng National Semiconductor. Nó cũng đợc nhiều hãng khác sản xuất, nó làm
việc với +5v và có độ phân giải là 8 bít. Ngoài độ phân giải thì thời gian chuyển đổi
cũng là một yếu tố quan trọng khác khi đánh giá một bộ ADC. Thời gian chuyển
đổi đợc định nghĩa nh là thời gian mà bộ ADC cần để chuyển một đầu vào tơng
tự thành một số nhị phân. Trong ADC 804 thời gian chuyển đổi thay đổi phụ thuộc
vào tần số đồng hồ đợc cấp tới chân CLK và CLK IN nhng không thể nhanh hơn
110s. Các chân của ADC 804 đợc mô tả nh sau:
1. Chân
CS (chọn chíp): Là một đầu vào tích cực mức thấp đợc sử dụng để kích
hoạt chíp ADC 804. Để truy cập ADC 804 thì chân này phải ở mức thấp.
2. Chân
RD
(đọc): Đây là một tín hiệu đầu vào đợc tích cực mức thấp. Các bộ
ADC chuyển đổi đầu vào tơng tự thành số nhị phân tơng đơng với nó và giữ nó
trong một thanh ghi trong.

RD đợc sử dụng để nhận dữ liệu đợc chuyển đổi ở đầu
ra của ADC 804. Khi CS = 0 nếu một xung cao - xuống - thấp đợc áp đến chân
RD thì đầu ra số 8 bít đợc hiển diện ở các chân dữ liệu D0 - D7. Chân RD cũng
đợc coi nh cho phép đầu ra.
3. Chân ghi
WR (thực ra tên chính xác là Bắt đầu chuyển đổi). Đây là chân đầu
vào tích cực mức thấp đợc dùng để báo cho ADC 804 bắt đầu quá trình chuyển
đổi. Nếu CS = 0 khi
WR tạo ra xung cao - xuống - thấp thì bộ ADC 804 bắt đầu
chuyển đổi giá trị đầu vào tơng tự V
in
về số nhị phân 8 bít. Lợng thời gian cần
thiết để chuyển đổi thay đổi phụ thuộc vào tần số đa đến chân CLK IN và CLK
R. Khi việc chuyển đổi dữ liệu đợc hoàn tất thì chân INTR đợc ép xuống thấp
bởi ADC 804.
4. Chân CLK IN và CLK R.
.
Đồ án tốt nghiệp Nguyễn Văn Tú _ Lớp
TĐH46


Khoa cơ điện - 94 - Trờng ĐHNNI_ Hà Nội

Chân CLK IN là một chân đầu vào đợc nối tới một nguồn đồng hồ ngoài
khi đồng hồ ngoài đợc sử dụng để tạo ra thời gian. Tuy nhiên 804 cũng có một
máy tạo xung đồng hồ. Để sử dụng máy tạo xung đồng hồ trong (cũng còn đợc
gọi là máy tạo đồng hồ riêng) của 804 thì các chân CLK IN và CLK R đợc nối tới
một tụ điện và một điện trở nh chỉ ra trên hình 3.10. Trong trờng hợp này tần số
đồng hồ đợc xác định bằng biểu thức:
RC1,1

1
f =
(3.15)
Giá trị tiêu biểu của các đại lợng trên là R = 10k và C= 150pF và tần số
nhận đợc là f = 606kHz và thời gian chuyển đổi sẽ mất là 110s.











Hình 3.13: Kiểm tra ADC 804 ở chế độ chạy tự do.
5. Chân ngắt
INTR
(ngắt hay gọi chính xác hơn là kết thúc chuyển đổi).
Đây là chân đầu ra tích cực mức thấp. Bình thờng nó ở trạng thái cao và khi
việc chuyển đổi hoàn tất thì nó xuống thấp để báo cho CPU biết là dữ liệu đợc
ADC08
+5
1
1
1
4
1
2

10
9
19
10
k
150
11
12
13
14
15
16
17
18
3
5
to
LE
Noma
lly
Open
D
D
D
D
D
D
D
D
W

IN
T
D
R
CS
CLK
CLK
A
Vref/
Vin(-
Vin(
20
Vc
10k
PO
.
Đồ án tốt nghiệp Nguyễn Văn Tú _ Lớp
TĐH46


Khoa cơ điện - 95 - Trờng ĐHNNI_ Hà Nội

chuyển đổi sẵn sàng để lấy đi. Sau khi
INTR
xuống thấp, ta đặt CS = 0 và gửi một
xung cao 0 xuống - thấp tới chân
RD lấy dữ liệu ra của 804.
6. Chân V
in
(+) và V

in
(-).
Đây là các đầu vào tơng tự vi sai mà V
in
= V
in
(+) - V
in
(-). Thông thờng
V
in
(-) đợc nối xuống đất và V
in
(+) đợc dùng nh đầu vào tơng tự đợc chuyển
đổi về dạng số.
7. Chân V
CC
.
Đây là chân nguồn nuối +5v, nó cũng đợc dùng nh điện áp tham chiếu khi
đầu vào V
ref/2
(chân 9) để hở.
8. Chân V
ref/2
.
Chân 9 là một điện áp đầu vào đợc dùng cho điện áp tham chiếu. Nếu chân
này hở (không đợc nối) thì điện áp đầu vào tơng tự cho ADC 804 nằm trong dải
0 đến +5v (giống nh chân V
CC
). Tuy nhiên, có nhiều ứng dụng mà đầu vào tơng

tự áp đến V
in
cần phải khác ngoài dải 0 đến 5v. Chân V
ref/2
đợcdùng để thực thi các
điện áp đầu vào khác ngoài dải 0 - 5v. Ví dụ, nếu dải đầu vào tơng tự cần phải là 0
đến 4v thì V
ref/2
đợc nối với +2v.
Bảng 3.5 biểu diễn dải điện áp V
in
đối với các đầu vào V
ref/2
khác nhau.

V
ref
/ 2(V) V
in
(V) Step Size (mV)
Hở * 0 đến 5 5/256 = 19.53
2.0 0 đến 4 4/255 = 15.62
1.5 0 đến 3 3/256 = 11.71
1.28 0 đến 2.56 2.56/256 = 10
1.0 0 đến 2 2/256 = 7.81
0.5 0 đến 1 1/256 = 3.90
.
Đồ án tốt nghiệp Nguyễn Văn Tú _ Lớp
TĐH46

Khoa cơ điện - 96 - Trờng ĐHNNI_ Hà Nội


Bảng 3.5: Điện áp V
ref/2
liên hệ với dải V
in
.
Ghi chú: - V
CC
= 5V
- Khi V
ref
/2 hở thì đo đợc ở đó khoảng 2,5V
- Kích thớc bớc (độ phân dải) là sự thay đổi nhỏ nhất mà ADC có thể
phân biệt đợc.
9. Các chân dữ liệu D0 - D7.
Các chân dữ liệu D0 - D7 (D7 là bít cao nhất MSB và D0 là bít thấp nhất
LSB) là các chân đầu ra dữ liệu số. Đây là những chân đợc đệm ba trạng thái và
dữ liệu đợc chuyển đổi chỉ đợc truy cập khi chân CS = 0 và chân
RD bị đa
xuống thấp. Để tính điện áp đầu ra ta có thể sử dụng công thức sau:

buocthuockich
V
D
in
out
=

(3.16)
Với D
out
là đầu ra dữ liệu số (dạng thập phân). V
in
là điện áp đầu vào tơng tự
và độ phân dải là sự thay đổi nhỏ nhất đợc tính nh là (2 ì V
ref
/2) chia cho 256 đối
với ADC 8 bít.
10. Chân đất tơng tự và chân đất số.
Đây là những chân đầu vào cấp đất chung cho cả tín hiệu số và tơng tự. Đất
tơng tự đợc nối tới đất của chân V
in
tơng tự, còn đất số đợc nối tới đất của
chân V
cc
. Lý do mà ta phải có hai đất là để cách ly tín hiệu tơng tự V
in
từ các điện
áp ký sinh tạo ra việc chuyển mạch số đợc chính xác. Trong phần trình bày của
chúng ta thì các chân này đợc nối chung với một đất. Tuy nhiên, trong thực tế thu
đo dữ liệu các chân đất này đợc nối tách biệt.
Từ những điều trên ta kết luận rằng các bớc cần phải thực hiện khi chuyển
đổi dữ liệu bởi ADC 804 là:
a) Bật CS = 0 và gửi một xung thấp lên cao tới chân
WR để bắt đầu chuyển đổi.
.
Đồ án tốt nghiệp Nguyễn Văn Tú _ Lớp
TĐH46

Khoa cơ điện - 97 - Trờng ĐHNNI_ Hà Nội

b) Duy trì hiển thị chân
INTR
. Nếu
INTR
xuống thấp thì việc chuyển đổi đợc
hoàn tất và ta có thể sang bớc kế tiếp. Nếu
INTR cao tiếp tục thăm dò cho đến
khi nó xuống thấp.
c) Sau khi chân
INTR xuống thấp, ta bật CS = 0 và gửi một xung cao - xuống - thấp
đến chân
RD để lấy dữ liệu ra khỏi chíp ADC 804. Phân chia thời gian cho quá
trình này đợc trình bày trên hình 3.14.









Hình 3.14: Phân chia thời gian đọc và ghi của ADC 804.
Mặt khác, chúng ta có thể kiểm tra ADC 804 bằng cách sử dụng sơ đồ mạch
trên hình 3.15. thiết lập này đợc gọi là chế độ kiểm tra chạy tự do và đợc nhà sản
xuất khuyến cao nên sử dụng. Hình 3.15 trình bày một biến trở đợc dùng để cắp

một điện áp tơng tự từ 0 đến 5V tới chân đầu vào.
V
in
(+) của ADC 804 các đầu ra nhị phân đợc hiển thị trên các đèn LED của
bảng huấn luyện số. Cần phải lu ý rằng trong chế độ kiểm tra chạy tự do thì đầu
vào CS đợc nối tới đất và đầu vào
WR đợc nối tới đầu ra INTR . Tuy nhiên, theo
tài liệu của hãng National Semiconductor nút WR và INTR phải đợc tạm thời
đa xuống thấp kế sau chu trình cấp nguồn để bảo đảm hoạt động.

CS
D0


Data out
Read it
End
Start
WR
INT
R
RD
8051
A
DC804
P2.5
P2.6
P1.0
D0
CLK IN

CLK R
V
CC
Vin
(
+
)
Vin
(
-
)
150
p
F
5V
10k
10k
POT
RD
WR
.
Đồ án tốt nghiệp Nguyễn Văn Tú _ Lớp
TĐH46


Khoa cơ điện - 98 - Trờng ĐHNNI_ Hà Nội

Hình 3.15: Nối ghép ADC 804 với nguồn đồng hồ riêng.
3.2.2. Cảm biến quang
Định nghĩa.
Các cảm biến quang đợc sử dụng để chuyển thông tin từ ánh sáng nhìn thấy
hoặc tia hồng ngoại (IR) và tia tử ngoại (UV) thành tín hiệu điện.
3.2.2.1. Tế bào quang dẫn
Đặc trng của các cảm biến điện trở là sự phụ thuộc của điện trở vào thông
lợng bức xạ và phổ của bức xạ đó. Các tế bào quang dẫn là một trong những cảm
biến quang có độ nhạy cao. Cơ sở vật lý của tế bào quang dẫn là hiện tợng quang
dẫn do kết quả của hiệu ứng điện nôi: hiện tợng giải phóng hạt tải điện trong vật
liệu dới tác dụng của ánh sáng làm tăng độ dẫn của vật liệu.
3.2.2.1.1. Vật lý quang dẫn
Dới đây xét mô hình đơn giản để rút ra các mối quan hệ định lợng giữa
các đại lợng.
Giả sử có một tấm bán dẫn phẳng thể tích V pha tạp loại n với nồng độ các
donor N
d
có mức năng lợng nằ dới vùng dẫn một khoảng bằng W
d

( hình 2.2.1 ). Giả sử năng lơng ion hóa nguyên tử donor W
d
đủ lớn để ở nhiệt độ
phòng và khi ở trong bóng tối nồng độ n
0
của các donor bị ion hóa do nhiệt là nhỏ.

ở trong tối, nồng độ điện tử đợc giải phóng trong một đơn vị thời gian nào do kích
.
Đồ án tốt nghiệp Nguyễn Văn Tú _ Lớp
TĐH46


Khoa cơ điện - 99 - Trờng ĐHNNI_ Hà Nội

thích nhiệt từ các nguyên tử donor tỷ lệ thuận với nồng độ của các tạp chất cha bị
ion hóa(N
d
-n
0
) trong đó:
a exp(-q W
d
/k.T) (3.17)
Biểu thức của a cho ta thấy nhiệt độ có vai trò ảnh hởng quan trọng. Số điệ
tử tái hợp với các nguyên tử đã bị ion hóa trong một đơn vị thời gian tỷ lệ thuận với
nồng độ các nguyên tử đã bị ion hóa n
0
và với nồng độ điện tử cũng chính bằng n
0
,
nghĩa là tỷ lệ với r.n
0
.
Trong đó r là hệ số tái hợp.

Hình 2.16.: Tế bào quang dẫn và sự chuyển mức
năng lợng của điện tử
Phơng trình độnh học của quá trinh tái hợp biểu diễn sự thay đổi của mật độ
điên tử tự do có dạng:
d
t
dn0
= a(N
d
- n
0
) r.n
0
. (3.18)
ở trạng thái cân bằng ta có:
d
t
dn0
= 0 (3.19)
.
Đồ án tốt nghiệp Nguyễn Văn Tú _ Lớp
TĐH46


Khoa cơ điện - 100 - Trờng ĐHNNI_ Hà
Nội

Kết hợp với (2.2) ta đợc:
n

0
= -
r
a
2
+
2
1
2
2
4








+
r
aN
r
a
d
(3.20)

Độ dẫn trong tối đợc biểu diễn bởi biểu thức:

0

= qn
0
(3.21)
Trong đó là độ linh động của điện tử và q là giá trị tuyệt đối của điện tích
của điện tử. Khi nhiệt độ tăng độ linh động giảm nhng mật độ n
0
tăng bởi vì sự
kích thích nhiệt rất lớn và ảnh hởng của nó là quyết định đối với độ dẫn.
Khi chất bán dẫn bị chiếu sáng, các photon (năng lợng h W
d
) sẽ ion hóa
các nguyên tử donor giải phóng ra g điện tử trong một giây trong một đơn vị thể
tích. Các điện tử này sẽ bổ sung thêm vào số các điện tử đợc giải phóng do kích
thích nhiệt. Số điện tử g đợc tính theo biểu thức:
g =
V
G
=
L
A
.
1
.


h
)1(
R

. (3.22)

Trong đó V = A.L, ý nghĩa của A và L thể hiện trên hình 2.16, G là số điện
tử đợc giải phóng trong một đơn vị thời gian. Phơng trình động học của tái hợp
trong trờng hợp này có dạng:

d
t
dn
= a(N
d
n) + g - r.n
2
(3.23)
Thông thờng bức xạ chiếu tới đủ lớn để số điện tử do các photon giải phóng
sẽ lớn hơn rất nhiều so với số điện tử đợc giải phong do nhiệt:
g >> a(N
d
n) và n >> n
0
(3.24)
Trong những điều kiện nh vậy có thể rút ra phơng trình động học cho mật
độ của điện tử ở điều kiện cân bằng dới tác dụng của chiếu sáng:
n =
2
1

r
g
(3.25)
Độ dẫn tơng ứng với nồng độ điện tử ở điều kiện cân bằng
0
= qn
0
.
.
Đồ án tốt nghiệp Nguyễn Văn Tú _ Lớp
TĐH46


Khoa cơ điện - 101 - Trờng ĐHNNI_ Hà
Nội

Nếu tính đến biểu thức của g có thể nhận thấy rằng độ dẫn là hàm không tuyến tính
của thông lợng ánh sáng: nó thay đổi theo
1/2
. Kết quả này rất quan trọng, thực
nghiệm đã chứng minh số mũ của nằm giữa 0,5 và 1. Nếu tính toán kỹ lỡng
hơn thì cần phải xét đến ảnh hởng của các tâm bắt hạt dẫn trên thực tế các tâm
này luôn tồn tại trong vật liệu.
3.2.2.1.2. Vật liệu để chế tạo cảm biến
Cảm biến quang thờng đợc chế tạo bằng các bán dẫn đa tinh thể đồng nhất
hoặc đơn tinh thể, bán dẫn riêng hoặc bán dẫn pha tạp, thí dụ:
- Đa tinh thể: CdS, CdSe, CdTe
PbS, PbSe, PbTe.
- Đơn tinh thể: Ge, Si tinh khiết hoặc pha tạp Au, Cu, Sb, In,
SbIn, AsIn, Pin, CdHgTe.

3.2.2.1.3. Các đặc trng
3.2.2.1.3.1.Điện trở
Giá trị điện trở tối R
C 0
phụ thuộc vào dạng hình học, kích thớc, nhiệt
độ và bản chất hóa lý của vật liệu quang dẫn. Các chất PbS, CdS, CdSe có điện trở
tối rất lớn (từ 10
4


ữ 10
9


ở 25
0
C ), trong khi đó SbIn, SbAs, CdHgTe lại có
điện trở tối tơng đối nhỏ (từ 10



ữ 10
3


ở 25
0
C ). Điện trở R
C
của cảm biến

khi bị chiếu sáng giảm rất nhanh khi độ rọi tăng lên. Trên hình 2.2.1.3.1 là một thí
dụ cu thể về sự thay đổi của điện trở của một tế bào quang dẫn nh là hàm của độ
rọi sáng.
.