Kỹ thuật điện tử ( GV Nguyễn Văn Hân ) - Phần 7 ppsx

Chương 3

3.1 Khái niệm chung

KỸ THUẬT XUNG - SỐ

3.1.1. Các tham số chủ yếu
a. Biên độ xung Um là giá trị lớn
Um
nhất.
b. Độ rộng sườn trước và sườn 0,9Um
sau: khi xung biến thiên trong
khoảng 0,1 đến 0,9 Um.

U

c. Độ rộng xung: khi xung biến
0,1Um
thiên trên mức 0,1Um.
d. Độ sụt đỉnh xung: khi xung
tđ
ttr
biến thiên trên mức 0,9 Um.
tx
e. Chu kỳ xung là khoảng thời
gian lặp lại giá trị tương ứng.
g. Thời gian nghỉ là khoảng
h. Hệ số lấp đầy
trống giữa hai xung liên tiếp.

t

ts

tx
 
T
1


3.1.2. Chế độ khóa của tranzito
a. Yêu cầu cơ bản
b. Độ dự trữ chống nhiễu
• Chế độ khóa có điểm làm
Ở mức cao: SH=U ra khóa- UH
việc nằm ngồi đoạn NM trên
Ở mức thấp: SL=U ra mở- UL
đường tải tĩnh đã nêu ở
U ra
Cấm bão hịa
chương khuếch đại.
• Dùng T làm khóa có tốc độ
UH
chuyển mạch cao, khơng có
Thơng bão hịa
tia lửa điện.
UL
• Khi dùng T làm khóa thì có
U vào
hai trạng thái khác biệt:
• Độ dự trữ chống nhiễu càng lớn
Ura thế cao khi Uv thế thấp

càng tốt.
Ura thế thấp khi Uv thế cao
• Muốn nâng cao độ dự trữ chống
nhiễu?
Mức thế cao kí hiệu là UH
• Tăng độ dốc đặc tuyến dùng IC
thuật tốn.
Mức thế thâp kí hiệu là UL
2


3.2. Các mạch không đồng bộ hai trạng thái ổn định
• Các mạch điện có hai
trạng thái ổn định bền ở
đầu ra theo thời gian là
phần tử cơ bản cấu trúc
nên một ô nhớ thông tin
nhị phân. Mạch điện loại
này cịn có tên gọi là
Trigơ.
3.2.1. Trigơ đối xứng (RS)
a. Sơ
b. Hot ng: Xem EWB
c. Bng trng thỏi

Đầu vào
Rn
0
0
1

1

Đầu ra
Sn
0
1
0
1

Qn+1
Qn
1
0
x


n+1

n
0
1
x
3


3.2.2. Trigơ Smit
a. Sơ đồ
b. Hoạt động
Uvào tăng từ một trị
số rất âm...

Uvào giảm từ một trị
số rất dương...
Ura

c. Đặc tuyến truyền đạt
Nếu U vào là tín hiệu hình sin thì
lối ra có dạng xung vng. (Thí
nghiệm trên Work Bench)
Nếu dung IC thuật tốn, đường
đặc tuyến có tính đối xứng qua 0.

Ura max

Uvao
0
Ungắt

Ura min

Uđóng
4


5


3.3. Mạch không đồng bộ một trạng thái ổn định
Đặc điểm: Mạch có
một trạng thái ổn
định bền. Trạng

thái thứ hai chỉ ổn
định trong một
khoảng thời gian
nhất định phụ
thuộc vào tham số
của mạch.
3.3.1. Đa hài đợi
a. Sơ đồ
b. Hoạt động
c. Giản đồ thời gian
Xem: Da hai doi dung
t.ewb

• Thời gian phát xung Tx=RCln2
• Chu kỳ xung do Uvào quyết định
6


b. Hoạt động (phân tích chi tiết)
• Khi cấp nguồn,
tụ C nạp điện
qua Rc và BE
của T2 làm T2
thông. Ura ở
thế thấp qua R1
và R2 phân cực
cho T1 làm T1
cấm.

+ -

• Hệ ở trạng thái
ổn định đợi.
7


b. Hoạt động (phân tích chi tiết)
• Khi có xung
dương qua R2
làm T1 thơng,
tụ C phóng điện
qua R và T1
làm T2 cấm.
Ura ở thế cao.
Dịng
phóng
giảm dần, đến
lúc T2 thơng
trở lại. Lối ra
có 1 xung.
• Hệ về trạng thái
ổn định đợi.

8


3.4. Mạch không đồng bộ hai trạng thái không ổn định
(đa hài tự dao động)
3.4.1. Đa hài dùng tranzito
a. Sơ đồ

b. Hoạt động
c. Giản đồ thời gian
Xem:
Da hai doi t bipola.ewb
Chu kỳ xung ra:
T=1+ 2
Trong đó

1  RC ln 2  0,7 R 1 C1
 2  RC ln 2  0,7 R 2 C 2

• So sánh với mạch dùng MOSFET
9


Ub và Uc của T2

10


Ub và Uc của T1

11


So sánh với kết quả trong
sách giáo khoa? Giải thích?

12

Tín hiệu ra ln ngược
pha nhau.

13


Đối chiếu cấu trúc mạch khi dùng tranzito trường

• Xem dạng tín hiệu và xét q trình q độ. So sánh.
14


Dùng tranzito trường tạo
được sườn trước của xung tốt
hơn.
Chú ý các điện trở phân cực.

15


Mạch dao động Blocking
• Là một mạch tự dao
động nhưng có hệ số
hồi tiếp dương mạnh.
• Do hồi tiếp mạnh nên
thời gian phát xung tx
rất ngắn so với thời
gian hồi phục thph.
• tx << thph nên cơng

suất xung rất lớn.
• Trong sơ đồ bên, hệ
số hồi tiếp do tỉ lệ
biến áp quyết định.
• tx phụ thuộc vào  của T và các tham số
linh kiện trong mạch phản hồi.
• Hồi tiếp dương do
cách nối đầu dây thứ • thph phụ thuộc chủ yếu vào RC.
16
cấp biến áp.


3.7. Cơ sở đại số logic và các phần tử logic cơ bản
Định luật kết hợp
x+y+z = (x+y)+z = x+(y+z)
xyz = (xy)z = x(yz)
Định luật phân bố
x(y+z) = xy + xz
Mơ tả như hai cơng tắc mắc //
Định lí: x.y+x. =x x(+y)=xy
4 quy tắc của phép nhân
x+xy=x
(x+y)(x+z)=x+yz
x.0=0
x.x=x
x(x+y)=x
x+y=x+y
x.1=x
x.  =0
Định lí Demorgan

Mô tả như hai công tắc mắc nối tiếp
Fx.y.z...  F x  y  z...
2 quy tắc của phép phủ định
Fx  y  z...  F x.y.z...
3.7.1. Cơ sở đại số logic
a. Hệ tiên đề và định lý
4 quy tắc của phép cộng
x+0=x
x+x=x
x+1=1
x+=1



x   x



xx

Định luật hoán vị
x+y=y+x;
xy=yx

Ví dụ:




x.y.z  x  y  z

x  y  z  x.y.z

17


3.7.2. Các phần tử logic cơ bản
a. Phủ định logic-NO
- Hàm: FNO = 
- Kí hiệu quy ước
-Bảng trạng thái

x FNO
0 1
1 0
Sơ đồ thí nghiệm
- Giản đồ điện áp theo thời gian.
Chú ý: Kênh A là tín hiệu vào x.
Kênh B là tín hiệu ra FNO.
18


b. Phần tử và-AND
- Hàm: FAND = x1 x2 x3....
- Kí hiệu quy ước
- Bảng trạng thái

x1 x2 FAND
0
0
1

1

0
1
0
1

0
0
0
1

- Sơ

đồ thí nghiệm
- Giản đồ điện áp theo thời gian.
Chú ý: Kênh A là tín hiệu vào x1.
Kênh B là tín hiệu vào x2
Kênh C là tín hiệu ra FAND.
19


c. Phần tử hoặc-OR
- Hàm: FOR = x1+ x2+ x3+....
- Kí hiệu quy ước
- Bảng trạng thái

x1 x2
0
0

1
1

0
1
0
1

FOR
0
1
1
1

- Sơ đồ thí nghiệm
- Giản đồ điện áp theo thời gian.
Chú ý: Kênh A là tín hiệu vào x1.
Kênh B là tín hiệu vào x2
Kênh C là tín hiệu ra FOR.
20


d. Phần tử và- phủ định-NAND
- Hàm: F NAND  x 1 . x 2 . x 3 ...
- Kí hiệu quy ước
- Bảng trạng thái

x1 x2 FNAND
0
0

1
1

0
1
0
1

1
1
1
0

- Sơ đồ thí nghiệm
- Giản đồ điện áp theo thời gian.
Chú ý: Kênh A là tín hiệu vào x1.
Kênh B là tín hiệu vào x2
Kênh C là tín hiệu ra FNAND.
21


e. Phần tử hoặc-phủ định-NOR
- Hàm: FNOR  x1  x 2  x3  ...
- Kí hiệu quy ước
- Bảng trạng thái

x1 x2
0
0
1

1

0
1
0
1

FNOR
1
0
0
0

- Sơ đồ thí nghiệm
- Giản đồ điện áp theo thời gian.
Chú ý: Kênh A là tín hiệu vào x1.
Kênh B là tín hiệu vào x2
Kênh C là tín hiệu ra FNOR.
22


3.7.3. Các thơng số đặc trưng của IC logic
• Thời gian trễ trung bình khi
truyền qua tín hiệu xung (cực
nhanh, nhanh, trung bình,
chậm).



 tre

t t

2

• Khả năng sử dụng:Số đầu vào
m và hệ số phân tải đầu ra n.

• Tra cứu các IC logic
trong Work Bench

• Mức điện áp (xem WorkBench)
• Tính tương hỗ giữa các phần tử
logic khi chuyển qua lại giữa
logic dương và logic âm
23


3.8. Các phần tử logic thông dụng
3.8.1. Phần tử tương đương
- Hàm: Ftđ = x1 x2+ 1 2
Ftđ=1khi các biến vào cùng giá trị
Ftđ=0 khi các biến vào khác giá trị
- Kí hiệu quy ước
- Bảng trạng thái

x1 x2
0
0
1

1

0
1
0
1

Ft®
1
0
0
1



- Sơ đồ thí nghiệm
- Giản đồ điện áp theo thời gian.
Chú ý: Kênh A là tín hiệu vào x1.
Kênh B là tín hiệu vào x2
Kênh C là tín hiệu ra Ftđ.

24


So sánh cấu trúc Ftđ bằng AND và AND cùng NOT

25