slike bài giảng kỹ thuật ghép nối máy tính - bùi quốc anh chương 5 digital interfacing

1
P&I Ch5-Digi In/Out 1
Ch 5. DIGITAL INTERFACING
Ghép nối hệ trung tâm với Thiết bị ngoại vi qua các tín
hiệu logic 1/0
- PARALLEL IN/OUT
- PORTS: PRINCIPLE, PPI, CENTRONICS/LPT
- PCMCIA, DUAL PORTED RAM.
- INTERCACING TO DEVICES: KEY PAD, LED,
TEXT PANEL, ENCODER, STEP MOTOR,
- HI-POWER INTERFACE: RELAY, SCR, TRIAC,
POWER MOSFET, IGBT
- SERIAL IN/OUT: SYNC, ASYNC,
- RS-232, RS-485, RS-422
- MODEM
P&I Ch5-Digi In/Out 2
5.1. parallel interface: 5.1.1. nGuyªn lý
• In/Out nhiều bit đồng thời, nhanh, gần
• a. A Port Line (1bit port):
– Output Port: Latched Output (chốt ra), D_Flip-Flops
– Unlatched Input, hình 5.1. single IO line/pin
2
P&I Ch5-Digi In/Out 3
• D Flip-Flop (D trigger):
– Là 1 trong những phần tử cơ bản của hệ
dãy,
– D – data, lưu giữ 1 bit số liệu.
– 4/6/8 D flip-flop => tạo ra 4/6/8 bit register,
nhiều registers đóng trong 1 chip là SRAM.
P&I Ch5-Digi In/Out 4
– Output:

• Q - ứng với giá trị data input vào thời điểm có clock
• /Q – đảo của Q.
– Input:
• Data bit: 1 hoặc 0
• Clock, thường là sườn lên, ghi nhận giá trị của data
và lưu lại cho đến khi có bit số liệu khác ghi đè lên.
• [Có thể có] clear – xóa; Preset – đặt trước
– Có 2 loại: Transparent (HC373) và Master-
Slave (HC374)
3
P&I Ch5-Digi In/Out 5
H. 501 b, c
MOSFET (Metal Oxide Semiconductor Field Effect Transistor)
P&I Ch5-Digi In/Out 6
• Write pin: bit 0 or 1, clock = 
– Write bit 0: D flip-flop => Q = 0; -Q = 1 =>
gate = 1 => R(ds) MOSFET = ON => pin = 0
– Write bit 1 D flip-flop => Q = 1; -Q = 0 =>
gate = 0 => R(ds) MOSFET = OFF => pin = 1
• Read pin: (Input line– out “1” firstly)-
ReadPin = 0 (!) => open 3 state lower
buffer => 1/0 from pin => data bus (i)
• ReadLatch (Reading bit out previously) :
-ReadLatch = 0 (!) => open 3 state higher
buffer => 1/0 from pin => data bus (i)
4
P&I Ch5-Digi In/Out 7
• Ý nghĩa Read Latch, ví dụ thông qua việc tạo 1
xung out, 2ms :
– x86, LPT port, bit0, g/n remainders

• mov dx, 378h ; LPT 1 data out port
• in al, dx ;
• or al,1 ;
• out dx,al ; set bit 0
• call delay(2) ;
• and al, 0feh ; reset bit
• out dx,al
– Atmega64, PA0:
• orl PA0, 1
• call delay(2)
• anl PA0, 0feh
P&I Ch5-Digi In/Out 8
5.1. PARALLEL INTERFACE: 5.1.1. NGUYÊN LÝ
Simple In-Out Ports:
Cổng ra đơn giản có chốt (latched output port,
based on 74 HC 374/HC373/HC273/HC574 ,
8 bit Register), (fig. 5.2)
Cổng vào đơn giản không chốt (unlatched input
port, based on 3 state buffer - 74HC244)
Cổng vào có chốt (Latched Input Port), chú ý
status flag
5
P&I Ch5-Digi In/Out 9
74LS273/373/374/574…
Ứng dụng: ghép nối DAC, LED display…
5.1. PARALLEL INTERFACE: 5.1.1. NGUYÊN LÝ
P&I Ch5-Digi In/Out 10
Port[Parallel_Out]:= solieu; Lệnh Pascal
Out Port: 74 HC 374:
CPU phát địa chỉ ra IO space => có t/h -IO CS

Phát data và -IOW => có t/h Clock =  (Rising Edge) =>
data được chốt vào HC374
Ng/vi => OutControl = 0 => open 3 state output
6
P&I Ch5-Digi In/Out 11
Hình 5.2c. Unlatched Input Port
Hình 5.2d. Latched Input Port
Unlatched Inport & latched Inport
P&I Ch5-Digi In/Out 12
IO port of Micro Controllers
• Ghép nối hiện đại, các mô hình port nói trên ít
dùng.
• Thông qua µC, các port: Intel8051, Motorola
MC68HC11s, Microchip PIC, ARM, Atmel…
– Latched output,
– Unlatched input,
– Latch Reading
• Khi được y/c xây dựng ghép nối, trước hết
phải lưu ý đến hình 0.2
7
P&I Ch5-Digi In/Out 13
c. Port song song có tín hiệu bắt tay/ trạng thái (outport): Case
Study:
Gửi 1 packet ra ngoại vi, cần đồng bộ giữa 2 phía
Peripheral chỉ đọc bộ đệm cổng khi có số liệu (cờ IBF thiết
lập, 1)
CS chỉ gửi số liệu ra tiếp theo khi byte/char trước đã được
đọc bởi Peripheral (OBE - Output Buffer Empty, xóa, 0)
Chú ý Time-Out-Error.
CPU gửi 1 character, set -OBE =1 (Out. Buf Empty)

Per: If IBF= 1 then đọc char (In. Buffer Full)
Bài tập: Lập trình (C/ Pascal/Asm) cho sơ đồ sau để gửi 1
packet n byte - Chú ý Timeout Error
5.1. PARALLEL INTERFACE: 5.1.1. NGUYÊN LÝ
P&I Ch5-Digi In/Out 14
OBE
IRQ
8
P&I Ch5-Digi In/Out 15
5.1. parallel interface: 5.1.2. PROGRAMMABLE PORT
Ports:
Intel PPI 8255 (Programmable Peripheral Interface)
Motorola PIA 6821 (Progr. Interface Adaptor)
Z80 PIO (Parallel In/Out)
Flexible Specifics:
2 4 In/ Out Ports, single line direction define (PIA/ PIO)
Mode: IN/OUT w [w/o] handshake, bus trans-ceiver
Control/ status/ HSK: Edge (, ) or Level (hi, lo)
Case study 1: PPI 8255: Tự đọc
4 ports: PA, PB, PCH & PCL, 24 IO lines
3 modes M0, M1 & M2, (PA & PB, PC as HSK signals)
Đơn giản và hiệu quả
Case Study 2: Interface ISA bus – PPI 8255, (Fig. 5.3a)
P&I Ch5-Digi In/Out 16
Hình 5.3a. Ghép nối PPI 8255 với PC qua ISA bus (Mo
hinh cong song song cua iPC, Addr: 300h-303h, Mode 0
all, PA & PC In, PB Out
9
P&I Ch5-Digi In/Out 17
• Cấu trúc:

– PPI8255, VXL
– 74HC245: Bi-directional Buffer, dùng để đệm
số liệu 2 chiều và đ/k 3 state
– GAL Lattice16V8, PLD – Programmable Logic
Device, dùng để tạo mạch giải mã địa chỉ cho
PPI
• Ứng dụng:
– Dùng để ghép nối với các thiết bị ngoại vi,
thông qua các hệ nhúng là iPC:
• DAC, ADC
• DI, DO…
P&I Ch5-Digi In/Out 18
5.1. Parallel Interface: 5.1.3. CENTRONICS PORT
• Centronics Computer Inc. so called LPT; 2 LPT ports (not
available in near future) in PC
• Modes: SPP, EPP, ECP & IEEE 1284 (EPP+ECP)
• IRQ (7/ 5) & DRQ (1/ 3 - 8 bit channels) support for many
applications of Interface:
• Printer
• Local Area Network - LAN
• Ext. HDD, SemiDisk,
• Test Digital In/Out, ADC, DAC in many application
interfaces
• PC remote control (TV, Multi media, shut down )
• Programmers (All 11P2) – nạp chip chuyên dùng
• Others
10
P&I Ch5-Digi In/Out 19
MODE 0: SIMPLE PARALLEL PORT - SPP (NORMAL MODE, OUTPUT
ONLY)

50 100kB/s, cable 10' max - 25/36 lines - Ground twisted pair, Base Addr:
378h - LPT1 & 278h - LPT2
Data Out port, Addr. X78h - I/O space, TTL 0 5V,
Open Coll. Buffered - 8 bit latched out, back read-latch
LPT: send control & printed characters to Printer
Control Out Port: X7Ah, TTL (x=3/2)
4 bit latched out, back read-latch, dùng software. Đối với các thiết bị, 4 tín
hiệu này được set (1) và reset (0) bằng phần mềm
LPT: /Strobe (b0), AutoFeed (b1), /Init (b2), SLCT(b3)
IRQ_EN (b4), not outlet
Status In, X79h, Unlatched, TTL (0 5V): Printer status
5 bit: b3 b7: Err, SLCT_IN, PE, -Ack, Busy
5.1. Parallel Interface: 5.1.3. Centronics Port
P&I Ch5-Digi In/Out 20
5.1. Parallel Interface: 5.1.3. Centronics Port
11
P&I Ch5-Digi In/Out 21
Các hoạt động của LPT Port
• Data port:
• Outport: gửi 1 byte ra cổng data và LPT
Mov dx, 378h ;Data port của LPT1
Mov al, 41h ; Mã ASCII của chữ A
Out dx, al ; Gửi ra cổng LPT
Mov dx, 37Ah ; Gửi xung strobe, nhập dx địa chỉ cổng
; Control
In dx, al ; Đọc số liệu đang có từ control port
And al,1111 1110b ; giữ nguyên 7 bit cao, xóa bit 0
Out dx,al ; cho bit 0 của đ/c 37A=0, only
Nop ; trễ 1 chu kỳ máy
Or al,0000 0001b ; đặt bit 0 (strobe bit) = 1, các bit khác

; giữ nguyên
Out dx,al ; gửi ra cổng LPT. Mã chữ A được máy
; in nhận
P&I Ch5-Digi In/Out 22
– Inport: đọc 1 byte data gửi ra trước đó
• Mov dx, data_port ; địa chỉ 378h
• In al, dx
• Control Outport, chỉ dùng 4 bit b0 b3
– Gửi 4 bit ra:
• Mov dx, 37Ah
12
P&I Ch5-Digi In/Out 23
• Mov al, control
• Out dx,al
– Đọc 4 bit gửi ra trước đó:
• Mov dx, control_port
• In al, dx
• Status Port: Chỉ đọc trạng thái, unlatched, dùng 5
bit cao, b3 b7
• Mov dx, Status_port
• In al, dx.
• Các thử nghiệm:
– Digital In: đếm khoảng thời gian,
– Digtal Out: điều khiển logic đa điểm liên động,
– Ghép nối DAC để tạo tín hiệu, ADC để đo lường
P&I Ch5-Digi In/Out 24
5.1. parallel interface: 5.1.3. centronics port
• Enable Int Req:
mov dx, 37Ah; LPT 1 control
in al, dx

or al, 0001 0000b
out dx, al ;
PASCAL:
Port[BA+2]:=Port[BA+2] or $10;
{set bit 4 only}
• Disable:
Port[BA+2]:=Port[BA+2] and $EF;
{Reset bit 4 only}
13
P&I Ch5-Digi In/Out 25
5.1. parallel interface: 5.1.3. centronics port
Mode 1: enhanced parallel port - epP
• Xircom, 1992, Hi speed - 2 MB/s (DMA, 1 ISA bus cycle),
bi-directional port, ghÐp nèi víi Ext HDD, Local Network
Base Addr 378h hoÆc 278h
• 8 Registers:, cã t¬ng thÝch víi SPP,
• Offset 0: SPP data , R/W data lines, w/o HSK
• Offset 1: SPP status, Read (b3 b7), b0 timeout
• Offset 2: SPP control, R/W 4bit C0 C3, C4: IRQ En, C5:
byte dir(ection) - chiÒu sè liÖu
• Offset 3: EPP addr, R/W addr cycle w HSK (b¾t tay)
• Offset 4: EPP data, R/W data cycle w HSK
• Others: may be used for 16/32, port config, user define
P&I Ch5-Digi In/Out 26
5.1. parallel interface: 5.1.3. centronics port
MODE 2: EXTENDED CAPABILITIES PORT - ECP
MS-HP, 1993, 2 5 MB/s (1 ISA bus cycle), bi directional port,
Ext HDD, Network extension sys bus
16 FIFO byte buffer để gửi/ nhận, DMA: Mem <=> buffer
Có thể ghép nối với các ngoại vi chậm khi dùng Rdy

Mô phỏng, tương thích hđ của SPP, EPP mode
R/W: data & commands:
OUT -C1 (HostAck); IN -S7 (Periphiral. Ack).
-C1/ -S7 = 1 (sending data); 0 (command)
Command: b7=1, b0 6: channel addr, b7=0, b0 6 run-length
count for data compression mode (đếm các byte giống nhau -
graphics, hardware)
14
P&I Ch5-Digi In/Out 27
5.1. parallel interface: 5.1.3. centronics port
MODE 2: EXTENDED CAPABILITIES PORT -
ECP
Many chip (SMC's super IO ) hỗ trợ decompress,
phần mềm gửi ra phải 'compress'
6 registers: 3 SPP reg và 3 ECP reg
Base addr + 400h: data FIFO & Config A-Read only
Base addr + 401h: Config B (interrupt, DMA )
Base addr + 402h: Extended Control Register
P&I Ch5-Digi In/Out 28
5.1. Parallel Interface: 5.1.3. Centronics Port
Mode 3: ieee 1284 ( epp + ECP ), 1994, upto 5 MB/s
• IEEE 1284 standard - document: defines/ describes protocols
for Parallel-port Communication.
• Include: 1284 port/ 1284 cable/ 1284 Peri.
• 5 communication modes: (Register use - Table 11-1 p206,
Parallel Port Complete)
• Compatibility Mode: Host sends a byte to Peri. (with Busy vµ
-Ack)
• Nibble Mode: Peri. to Host 4 bit, remainder - HSK
• Byte Mode: 8 bit, bi-dir

• EPP Mode: 8 bit, bi-dir, hi-speed
• ECP Mode: 8 bit, bi-dir: data, addr, compression
15
P&I Ch5-Digi In/Out 29
5.1. Parallel Interface: 5.1.4. Dual Ported RAM
Để chuyển mảng số liệu giữa 2 hệ VXL (Master-Slave) với tốc độ
cao, gần, (Switching Systems, PLCs, Port Graphics
Accelerator )
SRAM, dung lượng từ 1KB đến 64KB
Multiple Reads & Writes đồng thời
Dùng các tín hiệu:
2 x n bit Addr for 2 sides: Left - Right => 2n mem loc.
2 x 8 [16] bit of Data bit (lines)
Các tín hiệu điều khiển (RD, WR, CS) và trạng thái
Các tín hiệu HSK/Arbitor
Hãng: Integrated Device Technology Inc. & Others; chip IDT
7707, 32Kbyte DPR
Ví dụ ứng dụng: Ghi 32 kênh điện thoại/fax đồng thời
P&I Ch5-Digi In/Out 30
Hình 5.5b. Dual ported Static RAM
16
P&I Ch5-Digi In/Out 31
5.1. Parallel Interface: 5.1.5. PCMCIA/PC Card
PERSONAL COMPUTER MEMORY CARD
INTERNATIONAL ASSOCIATION, VER 2.1; PC CARD
STANDARD (5.0) 1996
Là chuẩn của nhiều tổ chức/ công ty: >500 members
PC card device - credit card size adaptor: nhỏ, dễ mang, hot
plugability, tin cậy khi môi trường thay đổi, 68 pin connector
Devices: Flash, SRAM, modem, LAN (wire & wireless), disk, audio

w DSP, GPS
16 bit data path (PCMCIA 2.1/ PC Card Standard 5.0)
3.3 and/or 5 V
Dùng với nhiều loại bus
P&I Ch5-Digi In/Out 32
17
P&I Ch5-Digi In/Out 33
5.1. parallel interface: 5.1.5. PCMCIA
Kiến trúc phân nhiều tầng để đảm bảo tính vận hành
độc lập với phần cứng:
Socket service: Device driver - system manufacturer
Card service: Device driver (chương trình điều khiển) -
Operating System Vendor
Client Drivers/ Client Enablers, Device Driver tạo các
y/c tới hệ thống: do hãng chế tạo Card cấp
Enablers/ Point Enablers: Driver chuyên để thông tin
trực tiếp Host Adaptor
P&I Ch5-Digi In/Out 34
5.1. parallel interface: 5.1.5. PCMCIA
PC Card Standard - CardBus:
• 32 bit transfer
• Based PCI specification
• 33MHz/ 132 MB/s
• BusMasster support
• Compatible w 16 bit card
18
P&I Ch5-Digi In/Out 35
5.1. Parallel interface: 5.1.6. LED Interface
a. Khái niệm: LED? Light
Emitting Diode

• Color:
– Red, Green, Yellow,
– Amber, R+G
– Infra Red, UV
– LASER: Light
Amplification by
Stimulated Emission of
Radiation
– Blue, Cyan
• Symbol & characteristics
H×nh 5.7a. LED
P&I Ch5-Digi In/Out 36
19
P&I Ch5-Digi In/Out 37
• Package and Applications:
– Single point, status of devices
– 7 segment/ 16 segment, Arabian digit, char
– Matrix 8x8 / 16 x 16, character box, graphics modules
• Độ sáng: Indoor, Outdoor (super light) and semi
outdoor. Độ sáng phụ thuộc vào từng loại pha tạp, từ
150mcd (normal) đến 7000mcd (super light)
• Đặc tính LED: là diode phân cực thuận, tùy pha tạp =>
cho nhiều mầu khác nhau và điện áp thuận từ
1.5V 2.1V và 3.2 3.5V.
• TriColor: Red – Green – Blue => PWM driving => Full
color 16,7M colors (3 byte)
5.1. Parallel interface: 5.1.6. LED Interface
P&I Ch5-Digi In/Out 38
H 5.7b. An example of LED’s characteristics (Amber )
20

P&I Ch5-Digi In/Out 39
• Tính toán mạch điều khiển LEDs:
– LED sáng tĩnh – sáng liên tục – Static Mode:
• Chọn độ sáng tương đối;
• Tra bảng =>dòng điện thuận I, từ 10 đến 20mA
(đồ thị A, hình 5.7b);
• Tra bảng => điện áp thuận U, từ 1.6 đến 3.4V (đồ
thị B, hình 5.7b);
• Tính R1 = (Vcc – U
F
)/I
F
.
• Ví dụ: Vcc=5V, chọn RLI = 2 => I
F
=20mA =>
U
F
= 2V
=> R = (Vcc – U
F
)/20mA = 150 Ohm
P&I Ch5-Digi In/Out 40
–LED chế độ quét, Scan Mode: ()
• Mạch điện tử sẽ điều khiển sáng 1 nhóm
phần tử trong toàn bộ bảng ở 1 khoảng
thời gian (ms), rồi điều khiển nhóm phần
tử tiếp theo cho đến hết vòng. Với điều
kiện phải hiện được 50- 120 frames/s.
• Tùy thuộc độ sáng và môi trường (in/out

door) => thiết kế độ rỗng (duty cycle)
của từng phần tử. Thường được chọn: 1,
½, ¼. 1/8 và 1/16
21
P&I Ch5-Digi In/Out 41
– Tính toán mạch: cũng giống như cách tính
mạch sáng tĩnh, thường chọn hệ số sáng tương
đối từ 2 đến 4.
– Chú ý:
• Hệ số rỗng có thể chọn: ½, ¼, 1/8 và 1/16 tùy thuộc
độ sáng yêu cầu và dùng LED outdoor
• Độ an toàn, tuổi thọ LED, giá trị giới hạn của I
F,
đến
mức nào đó – nói chung, LED không sáng thêm khi
I
F
>50mA
• Góc bố trí ngược sáng/thuận sáng
• View angle
P&I Ch5-Digi In/Out 42
5.1. parallel interface: 5.1.6. led interface
7406, ULN 2003 Open
Collector Inverter
Buffer: upto 30V – 50-
500mA;
Transistor npn: C945 – khi
outport = 1 => LED
sáng
Transistor pnp: A564, khi

outport=0 => LED sáng;
Một số outport cho phép
drive trực tiếp sink upto
80 mA
22
P&I Ch5-Digi In/Out 43
Hình 5.7d. Sơ đồ 2 loại LED 7 segment
b. Ghép nối 7 segment LEDs: Mầu gì? Kích
thước? CA/CC
P&I Ch5-Digi In/Out 44
Sơ đồ điều khiển 6 x CC 7seg LEDs – hình 5.7e:
• Có 6 cathodes và 48 anodes.
•Vì đ/k chế độ quét – trong 1 thời điểm chỉ sáng 1 LED
(tuân thủ theo ) => giảm thiểu phần cứng, tăng tính
mềm dẻo của hiển thị - dùng phần mềm điều khiển,
không dùng ICs BCD/7 seg!
– 6 anodes a nối chung; 6 anodes b nối chung 6 anodes pnt
nối chung => chỉ có 8 anodes (a g và pnt)
– Muốn sáng số mấy (0, 1, 9) => gửi mã 7 thanh qua các
anodes;
– Muốn sáng 1 trong số 6 LED => điều khiển ON cathode
LED đó trong 1 thời gian t và là duy nhất.\
–Tính t : theo số LED, số frames/sec (50 60 fps)
23
P&I Ch5-Digi In/Out 45
P&I Ch5-Digi In/Out 46
5.1. parallel interface: 5.1.6. led interface
DRIVING 6 X 7 SEGMENT COMMON CATHODE LEDS:
disbuf: 6 byte chứa mã 7(8) seg cần hiện thị với qui ước thanh nào
sáng, bit tương ứng =1, N: counter

Main Program: Burn LEDs (Có thể do ngắt Timer gọi) gồm:
(1) Init: turn-off LEDs (out 2nd LS-574 = 0s); N=0;
(2) !(disbuf+N), (tvdn) => 1st LS-574; turn On LED[N]: 2nd
LS-574, bitN = 1 (only); [delay(1 2 ms) nếu polling];
(3) Turnoff LED[N]: 2nd LS-574 = 0s; Inc N ; If N = 6 then N=0;
(4) Goto(2)
24
P&I Ch5-Digi In/Out 47
P&I Ch5-Digi In/Out 48
Drive LED & Keypad
• 6 x 7seg. CC LEDs 6 bytes DisBuf chứa 7Seg code
1. Init: PA&PB out, PC in, N=0, turn-off LEDs PB0 PB5=0s
2. !(DisBuf(N) => PA
3. PB(N) = 1 (only)
4. Delay for 1 2ms
5. Inc N, if N = 6 then N=0, PA = FFh
6. Goto (2),
• Keypad mxn: Khi có KeyInt:
1. Delay 5-10 ms for debouncing, PA=FF tránh hi curent for LED
2. Xác định hàng cột: (PB) mã cột, đọc PC => mã hàng, encoding mã
hàng cột thành scancode 5 bit cất vào key buffer, set key flag = 1
3. Delay for key releasing
4. Delay 5-10 ms for keybouncing again
5. Iret
25
P&I Ch5-Digi In/Out 49
P&I Ch5-Digi In/Out 50
• LED driver 74xx595:
– Shift Register: để dịch data của frame thứ i+1, trong lúc
frame thứ i đang hiện

– Output upto 40mA sink – grounded tightlly
– Data & clock dùng để dịch data theo kiểu đồng bộ
– Latch signal: dùng để chuyển nội dung từ Shift Register
sang Latched Buffer
• Nếu có nhiều tầng LED, cần có những bộ đệm (vd
74HC244) sau một số tầng để đệm các tín hiệu
Clock, Clear, Latch… Data cũng được đệm để
tranh lệch đồng bộ với các tín hiệu khác
• Điện trở đệm tính như static mode, IF=10 20mA
Buring CA LEDs with driver HC595