Bài giảng kỹ thuật điện tử số thiết kế mạch tổng hợp

Thiết kế mạch tổ hợp
Nguyễn Quốc Cường – 3i
Combinational logic design 2
Nội dung
• Một số quy ñịnh khi viết tài liệu
• Biểu ñồ thời gian của các mạch
• Các PLD tổ hợp
• Các mạch mã hóa
• Các mạch giải mã
• Multiplexer
• So sánh
• Các mạch số học
Combinational logic design 3
Tài liệu tham khảo
• Digital Design: Principles & Practices – John F
Wakerly – Printice Hall
Combinational logic design 4
Một số quy ñịnh khi viết tài liệu
• Sơ ñồ khối
• Ký hiệu các gate
• Mức tích cực cho các chân
Combinational logic design 5
Sơ ñồ khối
• Thể hiện các khối chức năng chính của hệ
thống
• Không quá chi tiết
• Cố gắng thể hiện trong một trang
Combinational logic design 6
Combinational logic design 7
Combinational logic design 8
Ký hiệu các gate

Combinational logic design 9
các ký hiệu tương ñương sử dụng ñịnh lý
DeMorgan
Combinational logic design 10
Mức tích cực cho các chân
• Thường quy ñịnh nếu có “vòng tròn nhỏ” ñể chỉ
tích cực mức thấp
• Nếu không có “vòng tròn nhỏ” thì hiểu là tíchc
cực mức cao
Combinational logic design 11
• (a): nếu cả hai input = HIGH thì output = HIGH
• (b): nếu cả hai input = HIGH thì output = LOW
• (c): nếu cả hai input = LOW thì output = LOW
Combinational logic design 12
• Tín hiệu:
– N
ế
u có h
ậ
u t
ố
_L thì hi
ể
u là tích c
ự
c
ở
m
ứ
c th

ấ
p
– N
ế
u không có ha
ụ
a t
ố
_L thì hi
ể
u là tích c
ự
c
ở
m
ứ
c
cao
Combinational logic design 13
Biểu ñồ thời gian
• Biễu diễn hoạt ñộng của các tín hiệu là hàm của
thời gian
• Sử dụng các mũi tên ñể chỉ quan hệ “nhân-quả”
của các tín hiệu trong mạch
Combinational logic design 14
Combinational logic design 15
Mạch logic tổ hợp PLD
• PLD: Programmable Logic Device
• Loại PLD ñầu tiên ñược gọi là PLA
(Programmable Logic Arrays):

– M
ạ
ch logic t
ổ
h
ợ
p 2 t
ầ
ng AND-OR
–
ðặ
c tr
ư
ng b
ở
i:
• Số inputs: n
• Số output: m
• Số các tích: p (thường p nhỏ hơn rất nhiều 2^n)
– T
ổ
ng h
ợ
p các hàm logic theo ki
ể
u t
ổ
ng các tích
Combinational logic design 16
Combinational logic design 17

• input nối với một buffer ñể tạo ra:
– chính tín hi
ệ
u input (buffer)
– bù c
ủ
a input (inverter)
• Các dây tín hiệu ñước nối sẵn trong mạch
• X : dùng ñể ký hiệu nơi có thể thiết lập các kết
nối hay không thông qua các cột chì
• Các input của tầng AND khi ñể hở (không nối
với buffer) sẽ ñược thiết lập là HIGH
• Các input của tầng OR khi ñể hở (không nối với
output của tầng AND) sẽ ñược thiết lập là LOW
Combinational logic design 18
Cách thể hiện khác của PALs
Combinational logic design 19
ðể thực hiện các hàm logic
Combinational logic design 20
ðể thực hiện các output là hằng số
Combinational logic design 21
• ðể output = const = 0 nên sử dụng phương
pháp O2 hơn là O3:
– Khi t
ấ
t c
ả
input thay
ñổ
i

ñồ
ng th
ờ
i, O3 có kh
ả
n
ă
ng s
ẽ
chuy
ể
n 0

1

0 (glitch)
Combinational logic design 22
PALs
• PALs: Programmable Array Logic:
– Ch
ỉ
có m
ả
ng AND là programmable
– M
ả
ng OR là fixed
• Phổ biến nhất là PAL16L8:
– 64 hàng, 32 c
ộ

t, 32 x 64 = 2048 c
ộ
t chì
– M
ỗ
i AND gate có 32 input
ứ
ng v
ớ
i 16 bi
ế
n và ph
ầ
n bù
c
ủ
a các bi
ế
n

PAL 16L8
– 8 AND gate liên k
ế
t v
ớ
i m
ộ
t pin:
• 7 AND gate ñược nối với 7 input của một cổng OR
• AND thứ 8 ñược nối với output-enable gate, nếu AND = 1 thì

output mới ñược ñưa ra pin
Combinational logic design 23
Combinational logic design 24
• PAL16L8 chỉ thực hiện ñược các hàm tổng của
7 tích hoặc ít hơn
• Trong sơ ñồ chân của PAL16L8: có 20 pin
– 2 pin cho VCC và GND
– 10 pin cho I1
ñế
n I10
– 8 pin cho O1
ñế
n O8
–
ðặ
c bi
ệ
t: chân O2
ñế
n
O7 là shared:
• Input
• Output
Combinational logic design 25
PLD với công nghệ bipolar
Combinational logic design 26
• Hàng ñầu: các mạch open-collector ñược nối
với nhau  thực hiện chức năng như một mảng
AND:
– Ch

ỉ
m
ộ
t output c
ủ
a buffer là pull-low thì c
ả
c
ộ
t
ñ
ó s
ẽ
có m
ứ
c LOW
– Các c
ộ
t n
ố
i v
ớ
i m
ộ
t m
ạ
ch
ñả
o


g
ộ
p l
ạ
i nh
ư
m
ộ
t
m
ả
ng NAND
• Tương tự cho mảng thứ hai  NAND
• Với cấu trúc NAND-NAND có tác dụng giống
như AND-OR
Combinational logic design 27
• ðể tạo sự kết nối với các cột  sử dụng một cột
chì nhỏ
• Cột chì sẽ ñược ñốt nóng và làm bốc hơi khi
thiết lập một ñiện áp cỡ 20V ñến 30V
Combinational logic design 28
PLD với công nghệ CMOS
Combinational logic design 29
• Việc ñặt cột chì cho các phần tử ñược thực hiện
ngay tại bước chế tạo IC:
– không linh ho
ạ
t, c
ầ
n

ñặ
t hàng v
ớ
i nhà s
ả
n xu
ấ
t IC
– h
ợ
p v
ớ
i các
ứ
ng d
ụ
ng có s
ố
l
ượ
ng s
ả
n ph
ẩ
m l
ớ
n
• ðể linh hoạt hơn  sử dụng EPLD (Erasable
Programmable Logic Device)
Combinational logic design 30

EPLD
Combinational logic design 31
• C
ự
c th
ả
n
ổ
i (floating gate) c
ủ
a MOS transistor:
– Bao quanh bởi các chất cách ñiện
– Ban ñầu không có ñiện tích  MOS transistor hoạt ñộng bình
thường:
• nếu input = LOW  n-MOS transistor sẽ “off”
• nếu input = HIGH n-MOS transistor sẽ “on”
• Khi có
ñ
i
ệ
n áp cao
ñặ
t vào nonfloating gate:
– floating gate sẽ nhiễm ñiện tích âm do tác dụng của ñiện trường
mạnh
– ñiện tích âm vẫn bị giữ lại tại floating gate khi bỏ ñiện áp cao
– ñiện tích âm tại floating gate  ngăn cản hoạt ñộng của MOS
transistor:
• nếu input = LOW  MOS transistor “off”
• nếu input = HIGH  MOS transistor sẽ vẫn “off”

connected
disconnected
Combinational logic design 32
• ðể xóa trạng thái “disconnected”:
– Thi
ế
t l
ậ
p
ñ
i
ệ
n áp trên nonfloating gate
ñ
i
ệ
n áp cao và
ng
ượ
c d
ấ
u
 ñ
i
ệ
n tích trên floating gate s
ẽ
phóng
Combinational logic design 33
Các bộ giải mã (decoder)

• Giải mã: biến ñổi mã ở input sang một mã khác
ở output:
– n input

2
n
mã t
ổ
h
ợ
p, m output

2
m
mã t
ổ
h
ợ
p
– Th
ườ
ng n < m
– B
ộ
gi
ả
i mã s
ử
d
ụ

ng nhi
ề
u:
• Mỗi tổ hợp input sẽ ứng với một bit trong m bit output
Combinational logic design 34
• Chân EN (Enable):
– Tích c
ự
c: các t
ừ
mã input s
ẽ ñượ
c ánh x
ạ ñế
n các t
ừ
mã output
– Không tích c
ự
c: t
ấ
t c
ả
các t
ừ
mã input
ñề
u
ñượ
c gán

ñế
n m
ộ
t t
ừ
mã duy nh
ấ
t
ở ñầ
u ra
Combinational logic design 35
74x139
Combinational logic design 36
Combinational logic design 37
Combinational logic design 38
74x138
Combinational logic design 39
Combinational logic design 40
Combinational logic design 41
Combinational logic design 42
Bộ giải mã 7 thanh
• Bộ giải mã 7 thanh:
– input mã BCD
– output
ñ
i
ề
u khi
ể
n hi

ể
n th
ị
7 thanh
Combinational logic design 43
74x49
Combinational logic design 44
Combinational logic design 45
Bộ mã hóa (encoder)
• Mã hóa: biến ñổi mã ở input sang một mã khác
ở output:
– n input

2
n
mã t
ổ
h
ợ
p, m output

2
m
mã t
ổ
h
ợ
p
– Th
ườ

ng n > m
– B
ộ
gi
ả
i mã s
ử
d
ụ
ng nhi
ề
u:
• Mỗi bit input sẽ ứng với một tổ hợp của m bit output
Combinational logic design 46
Combinational logic design 47
Mã hóa ưu tiên 74x149
Combinational logic design 48
Combinational logic design 49
Combinational logic design 50