Bài giảng kỹ thuật vi xử lý Vi điều khiển 8051

1
Electrical Engineering
1
Vi điều khiển
8051(microcontroller)
• 8031 do hãng Intel chế tạo
• 8051 có 4kbyte Flash Ram
• 89C51, 52 do hãng Intel chế tạo
• 87C51 do hãng Philip chế tạo
• 80515, 535 do hãng Siemens chế tạo
Electrical Engineering
2
Vi điều khiển89C51
2
Electrical Engineering
3
Electrical Engineering
4
Đặc điểm chung AT89C51/52
•Do hãng Atmel chế tạo
•4K byte Flash, 128 byte RAM
•32 đường xuất nhập,
•Hai bộ định thời / bộ đếm 16 bit,
•5 ngắt
•Một port nối tiếp song công
•Mạch dao động và tạo xung nhịp trên chip.
3
Electrical Engineering
5
Làm việc với89C51
•Bộ nạp Flash RAM

–Phần cứng
–Phần mềm
– 8051 programmer
•Chương trình dịch
– Assembler AS51
–Chương trình C: Keil, Read 51,
Electrical Engineering
6
Phần mềm
4
Electrical Engineering
7
Giới thiệu chung 89c51
H×nh 2.1: CÊu tróc cña vi ®iÒu khiÓn 8051.
Bộ tạo
dao động
CPU
Điều khiển
ngắt.
Nguån
ng¾t
trong.
4Kbyte
Bé nhí
ch−¬ng tr×nh
trong.
128byte
Bé nhí
RAM
trong

2bộ đếm /
định thời
Khối
đ.khiển
quản lý
Bus.
Port
0
Port
1
Port
2
Port
3
Giao
diện nối
tiép.
XTAL 1.2
|PSEN/ALE
Cæng I/O
8 bit
Cổng I/O
Đchỉ cao
Dữ liệu 8
bit
Cổng I/O
Đchỉ thấp
Dữ liệu 8
bit
Cổng I/O

Các chức năng
đắc biệt
Dữ liệu 8 bit
Nguồn ngắt ngoài Đếm sự kiện.
Electrical Engineering
8
Khối xử lý trung tâm CPU
CPU -Central Processing Unit
• Thanh ghi tích luỹ (ký hiệu là A );
• Thanh ghi tích luỹ phụ (ký hiệu là B ) thường được dùng
cho phép nhân và phép chia ;
•Khối logic số học (ALU=Arithmetic Logical Unit) ;
•Từ trạng thái chương trình (PSW= Program Status Word );
•Bốn băng thanh ghi (R0-R7).
• Con trỏ ngăn xếp (SP=Stack Point) cũng như con trỏ dữ
liệu để định địa chỉ cho bộ nhớ dữ liệu ở bên ngoài;
• Thanh ghi đếm chương trình (PC= Progam Counter );
5
Electrical Engineering
9
Mô tả các chân 8051
• 40 chân
• Vcc Chân cung cấp điện, 5V DC, 40
• GND Chân nối đất, 0V, 20
•Chân thạch anh:18, 19, dùng đồng hồ thạnh
anh với tần số lớn nhất là 12 Mhz
Electrical Engineering
10
Các cổng vào ra
•4 cổng, 32 bít vào ra

– Port 0, 1, 2, 3
•Port 1
– Chân 1 – 8 của 8051, ký hiệu P1.0, P1.1 P1.7
– Dùng làm đường xuất và đường nhập, ghép nối
với thiết bị ngoại vi
6
Electrical Engineering
11
Các cổng vào ra(tiếp)
• Port 0 (chân 32-39) có 2 công dụng.
– Dùng như nhiệm vụ xuất nhập
– Khi ghép nối với thiết bị nhớ, port 0 trở thành
bus địa chỉ và bus dữ liệu đa hợp
• byte thấp của bus địa chỉ nếu dùng địa chỉ
Electrical Engineering
12
Các cổng vào ra (tiếp)
• Port 2 (chân 21-28) có 2 công dụng.
– Dùng như nhiệm vụ xuất nhập
– Khi ghép nối với thiết bị nhớ, port 2 trở thành
bus địa chỉ
• byte cao của bus địa chỉ nếu dùng địa chỉ
7
Electrical Engineering
13
Các cổng vào ra (tiếp)
• Port 3 (chân 10 – 17)
–Cóthể làm các chân vào ra trực tiếp
– Tùy theo phần mềm có thể làm chức năng riêng
Electrical Engineering

14
Port 3
• P3.0 RxD ( ngõ vào cổng nối tiếp )
• P3.1 TxD ( Ngõ ra của port nối tiếp )
• P3.2 ( Ngõ vào ngắt ngoài 0 )
• P3.3 ( Ngõ vào ngắt ngoài 1 )
• P3.4 T0 ( Ngõ vào bên ngoài của bộ định thời )
• P3.5 T1 ( Ngõ vào bên ngoài của bộ định thời 1 )
• P3.6 (Diều khiển ghi bộ nhớ dư liệu ngoài )
• P3.7 (Diều khiển đọc ghi bộ nhớ dư liệu ngoài )
8
Electrical Engineering
15
Các chân điều khiển
• PSEN
•ALE
•EA
• RESET
Electrical Engineering
16
RESET
•Khởi động lại hệ thống
•Tích cực ở mức 1
89C51
HI
0
R3
10K
C1
R3

100
9
Electrical Engineering
17
EA
• Chân 31, cần điều khiển bằng người thiết kế
•EA = 1, thực hiện chương trình trong ROM
nội
•EA = 0, thực hiện chương trình ROM ngoài
Electrical Engineering
18
Kết cấu bộ nhớ chương trình 8051
10
Electrical Engineering
19
Bộ nhớ RAM trong
Electrical Engineering
20
Ghép nối bộ nhớ (vào ra) ngoài
• Ghép nối thiết bị vào ra ngoài
– Khi giới hạn bởi sổ cổng vào ra
– Khi dung lương nhớ bổ xung thêm
•Về lý thuyết , 8051 có thể có
–64k bộ nhớ chương trình (code memory )
–64K bộ nhớ dữ liệu
•Việc ghép nối bộ nhớ liên quan tới việc sử dụng tín hiệu địa
chỉ để tạo ra tín hiệu chọn chip CE
• Chân PSEN sử dụng cho vùng nhớ chương trình
• Đường RD, WR cho vùng nhớ dữ liệu
• EA = Vcc dùng cho - on chip code rom

• EA = GND dùng vùng nhớ ngoài
11
Electrical Engineering
21
PSEN (program store enable)
• Cung cấp bởi 8051
• Cho phép truy xuất bộ nhớ chương trình
ngoài
•Thường nối với chân OE (output enable)
của EPROM
• Bình thường PSEN ở mức 1
Electrical Engineering
22
Nguyên tắc chung
•Bộ nhớ và các thiết bị ngoại vi đều có đường điều khiển
ghép nối với vi xử lý
– CS, CE : chip select or chip enable
• Đường này kết hợp với tín hiệu giải mã từ vi điều khiển
•Thường là tích cực thấp
•Thương thì tín hiệu đọc RD được nối với chân OE : output
enable
• Trong bộ nhớ RAM thì thêm tín hiệu
WR : write enable
• Tín hiệu RD,WD đều được điều khiển bằng Vi xử lý
12
Electrical Engineering
23
ALE (address latch enable)
• Chân 30, cung cấp bởi 8051
• Cho phép chốt địa chỉ và dữ liệu, giải mã

bus địa chỉ và bus dữ liệu
•ALE = 1, dữ liệu
•ALE = 0, địa chỉ thấp
Electrical Engineering
24
Sử dụng ALE trong thực tế
13
Electrical Engineering
25
Truy xuất bộ nhớ ngoài
Electrical Engineering
26
Giải mã địa chỉ
Port 0
Port 2
EA
ALE
PSEN
74HC573/373
D0 - D7
A0 - A7
A8-A14
OE
8051 27256
D0 - D7
A0 - A7
A8-A14
OE
27256
`

A15
14
Electrical Engineering
27
Ví dụ 4K Rom ngoài tại địa chỉ 1000
• 1000H = 0001 0000 0000 0000b
•4 đường địa chỉ liên qua chính là
– – A15, A14, A13, A12
•Mục tiêu
• Thiết kế mạch lô gic tạo ra tin hiệu tích cực
thấp khi [A15:A12] = 0001 and PSEN=0
• Địa chỉ là 1000H to 1FFFH
Electrical Engineering
28
Sơ đồ ROM ngoài
15
Electrical Engineering
29
Sơ đổ 4K Ram ngoài tại 1000H
Electrical Engineering
30
Ghép nối mạch thực tế có Rom,
RAm
Bộ nhớ chương trình 8K ROM chia làm hai vùng:
• ROM trong (On-chip) có địa chỉ vật lý: 0000H ÷ 0FFFH.
• ROM ngoài (2732) có địa chỉ vật lý: 1000H ÷ 1FFFH.
•Bộ nhớ dữ liệu được mở rộng thêm 32K RAM ngoài có địa chỉ vật lý:
2000H ÷ 9FFFH.
•Mạch ghép nối vào/ ra sử dụng IC 8255 với địa chỉ của từng cấu hình
như sau:

• Địa chỉ cổng PA: A000H
• Địa chỉ cổng PB: A001H
• Địa chỉ cổng PC: A002H
• Địa chỉ của t
ừ điều khiển PSW: A003H
16
Electrical Engineering
31
Vi mch 74LS138
Giải mã từ 3 8 theo mã BCD
Logic 0 là mức tích cực
Electrical Engineering
32
Giải mã địa chỉ
1 2 3 4 56
A
B
C
D
6
54321
D
C
B
A
Title
Number RevisionSize
B
Date: 14-Sep-2002 Sheet of
File: C:\DIEM\DIEM.sch Drawn By:

Nghiên Cứu Khoa Học
D0
34
D1
33
D2
32
D3
31
D4
30
D5
29
D6
28
D7
27
PA0
4
PA1
3
PA2
2
PA3
1
PA4
40
PA5
39
PA6

38
PA7
37
PB0
18
PB1
19
PB2
20
PB3
21
PB4
22
PB5
23
PB6
24
PB7
25
PC0
14
PC1
15
PC2
16
PC3
17
PC4
13
PC5

12
PC6
11
PC7
10
RD
5
WR
36
A0
9
A1
8
RESET
35
CS
6
U?
8255
AD[0 8]
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7 AD7
AD6
AD5

AD0
AD1
AD2
AD3
AD4
EA/VP
31
X1
19
X2
18
RESET
9
RD
17
WR
16
INT0
12
INT1
13
T0
14
T1
15
P10
1
P11
2
P12

3
P13
4
P14
5
P15
6
P16
7
P17
8
P00
39
P01
38
P02
37
P03
36
P04
35
P05
34
P06
33
P07
32
P20
21
P21

22
P22
23
P23
24
P24
25
P25
26
P26
27
P27
28
PSEN
29
ALE/P
30
TXD
11
RXD
10
89C52
OC
1
C
11
1D
2
2D
3

3D
4
4D
5
5D
6
6D
7
7D
8
8D
9
1Q
19
2Q
18
3Q
17
4Q
16
5Q
15
6Q
14
7Q
13
8Q
12
74ALS573
12Hz

Y1
100
R2
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
A8
A9
A10
A11
A12
A13
A14
A15
AD0
AD1
AD2

AD3
AD4
AD5
AD6
AD7
A0
A1
A2
A3
A4
A5
A6
EA
A7
EA
AD0
AD1
EA
AD2
AD3
AD4
AD5
AD6
AD7
C2 30P
C3 30P
R1
100K
1
2

3
4
5
6
7
8
9
10
R-4,7K
S1
RESET
Y2
A[0 15]
A0
10
A1
9
A2
8
A3
7
A4
6
A5
5
A6
4
A7
3
A8

25
A9
24
A10
21
A11
23
A12
2
CE
20
OE
22
WE
27
DQ0
11
DQ1
12
DQ2
13
DQ3
15
DQ4
16
DQ5
17
DQ6
18
DQ7

19
A14
1
A13
26
RAM62256
+5V
A14
A13
A12
A15
A
1
B
2
C
3
E1
4
E2
5
E3
6
Y0
15
Y1
14
Y2
13
Y3

12
Y4
11
Y5
10
Y6
9
Y7
7
74ALS138
A0
A12
A1
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
C1
CAPACITOR
VCC
A0 A1
A2 A3

A4
A13
A5
A14
A6 A7
A0
10
A1
9
A2
8
A3
7
A4
6
A5
5
A6
4
A7
3
A8
25
A9
24
A10
21
A11
23
A12

2
CS1
20
CS2
26
WE
27
OE
22
D0
11
D1
12
D2
13
D3
15
D4
16
D5
17
D6
18
D7
19
6264
D0
D1
D2
D3

D4
D5
D6
D7
Y0_74138
VCC
RD
WR
A12
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
1 2
3 4
5 6
7 8
9 10
LOW_ADDRESS
1 2
3 4
5 6

7 8
9 10
PORT A
P1.6
P1.4
P1.2
P1.7
P1.5
P1.3
P1.1
PC7
PC5
PC3
PC1
PB7
P1.0
PC6
PC4
PC2
PC0
PB6
PB4 PB5
PB3PB2
PA7
PB0 PB1
PA6
PA5PA4
PA3PA2
PA1PA0
VCC

1 2
3 4
5 6
7 8
9 10
11 12
13 14
15 16
17 18
19 20
21 22
23 24
25 26
27 28
29 30
31 32
33 34
HEADER 17X2
1 2
3 4
5 6
7 8
9 10
PORT B
1 2
3 4
5 6
7 8
9 10
PORT C

1 2
3 4
5 6
7 8
9 10
PORT3+138
1 2
3 4
5 6
7 8
9 10
PORT1
P1.0 P1.1
P1.2
P1.4 P1.5
P1.6 P1.7
P0.3
Y0
RDWR
T1T0
INT1INT0
PORT3
PORT3+138
Y3
Y6
Y4
Y5
1 2
3 4
5 6

7 8
9 10
DATA BUS
D0 D1
D2 D3
D4 D5
D6 D7
PA.0
PA.2
PA.4
PA.6
PA.1
PA 3
PA.5
PA.7
VCC
PB.0
PB.2
PB.4
PB.6
PB.1
PB.3
PB.5
PB.7
VCC
PC.0
PC 2
PC 4
PC.6
PC 1

PC 3
PC 5
PC 7
VCC
VCC
C5
10u
C4
10u
1
6
2
7
3
8
4
9
5
DB9 FEMALE
C8
10u
C6
10u
C7
10u
R1I
13
T1O
14
R10

12
T1I
11
R2O
9
T2I
10
R2I
8
T2O
7
GND
15
V-
6
V+
2
VCC
16
C1+
1
C1-
3
C2+
4
C2-
5
MAX232
VCC
RXD

TXD
C828
LED232
R_L232B
R_L232A
VCC
RXD
R_POWER
LED_POWER
VCC
CT
1 3
2
VV
GND
IN
OUT
78L05
VCC +12V VCC + 5V
Phạm Gia Điềm
sơ đồ nguyên lý Board 1
HD: TS Nguyễn Hồng Quang TH: Trần Bình Dơng-Phạm Gia Điềm
Triệu Tuyêng Hoàng-Nguyễn tuấn Nghĩa-TĐH3-K43