Khóa luận ngành điện tử: Thiết kế đồng hồ số

Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời
Đại Học Quốc Gia Cộng Hoà Xã Hội Chủ Nghóa Việt Nam
Trường Đại Học Sư Phạm Kỹ Thuật Độc Lập-Tự Do-Hạnh Phúc
Thành Phố Hồ Chí Minh 
…… oOo……
KHOA ĐIỆN
BỘ MÔN: ĐIỆN TỬ
NHIỆM VỤ LUẬN VĂN TỐT NGHIỆP
Họ và tên:
Lớp:
Ngành:
Khoá:
1.Đầu đề luận văn:


2.Cơ sở ban đầu:



3.Nội dung các phần thuyết minh:



4.Các bảng vẽ đồ thò:


5.Cán bộ hướng dẫn:


6.Ngày giao nhiệm vụ:
7.Ngày hoàn thành nhiệm vụ:

Cán bộ hướng dẫn: Thông qua bộ môn
Ngày… tháng… năm 2000
Chủ nhiệm bộ môn
Nguyễn Tấn Đời
SVTH: Nguyễn Thành Nhơn Trang 1
Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời
NHẬN XÉT CỦA GIÁO VIÊN HƯỚNG DẪN

Ngày… tháng…… năm 2000
Ký tên
Nguyễn Tấn Đời
SVTH: Nguyễn Thành Nhơn Trang 2
Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời
NHẬN XÉT CỦA GIÁO VIÊN DUYỆT

Ngày… tháng…… năm 2000
Ký tên
SVTH: Nguyễn Thành Nhơn Trang 3
Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời
Lời cảm ơn!
Đề tài thiết kế đồng hồ số là đề tài khá phổ biến, có nhiều ứng dụng
trong thực tế. Trước khi vào nội dung của luận văn, em xin chân thành bày tỏ
lòng biết ơn sâu sắc đến Thầy, Cô trong khoa điện và các bạn sinh viên.
Đặt biệt em xin chân thành cảm ơn thầy Nguyễn Tấn Đời đã tận tình
giúp đỡ và hướng dẫn em hoàn thành tốt luận văn này.
Sinh viên thực hiện
Nguyễn Thành Nhơn
SVTH: Nguyễn Thành Nhơn Trang 4
Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời
SVTH: Nguyễn Thành Nhơn Trang 5
Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời
Mục lục
Trang
PHẦN MỞ ĐẦU
I. Đặt vấn đề 1
II. Mục đích nghiên cứu 1

III. Giới hạn vấn đề 1
IV. Phân tích công trình liên hệ 1
V. Thể thức nghiên cứu 2
PHẦN NỘI DUNG
A. LÝ THUYẾT THIẾT KẾ 3
Chương I: Các mạch cơ bản 3
I. Các mạch logic 3
II. Các mạch Flip - Flop 5
III. Các mạch đếm 8
Chương II: Giao tiếp giữa TTL và CMOS 11
I. Mục đích giao tiếp 11
II. Giao tiếp giữa TTL và CMOS 11
III. Giao tiếp giữa CMOS và TTL 14
Chương III: Bộ nhớ bán dẫn 15
B. THIẾT KẾ 23
I. Thiết kế khối dao động và chia xung 23
II. Thiết kế khối đa hợp và chọn kênh 27
III. Thiết kế bộ giải mã ngày tháng - giờ phút 30
IV. Thiết kế bộ đếm ngày 31
V.Thiết kế khối khiển chuông 32
VI. Thiết kế khối hiển thò 32
VII. Thiết kế khối chọn và chốt dữ liệu 34
VIII. Thiết kế khối dao động điều chỉnh 37
IX. Thiết kế khối nguồn 39
SVTH: Nguyễn Thành Nhơn Trang 6
Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời
C. THI CÔNG 41
PHẦN MỞ ĐẦU
I. Đặt vấn đề
II. Mục đích nghiên cứu

III. Giới hạn vấn đề
IV. Phân tích công trình liên hệ
V. Thể thức nghiên cứu
SVTH: Nguyễn Thành Nhơn Trang 7
Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời
PHẦN NỘI DUNG
A. Lý thuyết thiết kế
B. Thiết kế
C. Thi công
SVTH: Nguyễn Thành Nhơn Trang 8
Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời
PHẦN KẾT LUẬN
SVTH: Nguyễn Thành Nhơn Trang 9
Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời
Tài liệu tham khảo
1. Cơ sở kỷ thuật điện tử số
Bộ môn điện tử – Đại Học Thanh Hoa - Bắc Kinh 1996
2. Sổ tay tra cứu vi mạch CMOS
Nhà xuất bản khoa học và kỹ thuật Hà Nội 1993
3. Sổ tay tra cứu vi mạch số TTL
Technical Information center Motorola Inc. 1986
4. Giáo trình vi mạch số 1,2,3
Nguyễn Hữu Phương
5. Sơ đồ chân linh kiện bán dẫn
Dương Minh Trí
6. Lòch sử phát triển, các khái niện cơ bản về cấu trúc của vi
xử lý
Nguyễn Đình Phú
SVTH: Nguyễn Thành Nhơn Trang 10
Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời

KẾT LUẬN
Qua thời gian thực hiện luận văn em đã thực hiện và đạt được những
kết quả sau:
+ Phân tích và thiết kế các khối trong mạch
+ Khảo sát các IC thông dụng có trên thò trường
+ Tay nghề được nâng cao
+ Có khả năng thiết kế các khối rời để hoàn thành mạch
Tuy nhiên do thời gian có hạn em chưa thực hiện được những ý tưởng
sau:
+ Mạch báo thứ bằng led 7 đọan.
+ Kết nối thêm phần báo nhiệt độ.
Một lần nữa, em xin chân thành cảm ơn thầy Nguyễn Tấn Đời và thầy,
cô đã nhiệt tình hướng dẫn và truyền đạt kiến thức trong suốt quá trình học
tập và làm luận văn.
Sinh viên thực hiện:
NguyễnThành Nhơn.
I. Đặt vấn đề:
Ngày nay, các ngành khoa học phát triển như vũ bão đã làm tính ưu
việt của nó ngày càng hoàn thiện hơn.
Ngành điện tử là một ngành điển hình, đặt biệt là công nghệ tích hợp vi
mạch nhớ. Nó đã trở thành một lónh vực khoa học, mà ứng dụng của nó không
thể thiếu trong dân dụng cũng như trong công nghiệp, nó còn là nền tảng cho
các ngành khoa học khác.
Cuộc sống con người ngày càng được nâng cao, trình độ dân trí ngày
càng phát triển thì nhu cầu về sử dụng các hệ thống báo hiệu tự động là
SVTH: Nguyễn Thành Nhơn Trang 11
Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời
không thể thiếu cho những công việc cần thiết đối với con người, đối với
những công dân của thế kỷ 21. Chúng ta là những công dân, kỹ sư của những
nhà máy, xí nghiệp, thì việc tuân thủ giờ giấc là một yêu cầu nghiêm ngặt.

Do đó, cần có hệ thống báo giờ để giúp mọi người nắm bắt được giờ giấc kòp
thời mà không ảnh hưởng đến công việc.
Có rất nhiều báo giờ đã và đang được lắp đăët, từ những loại thô sơ dến
những loại hiện đại. Từ những đồng hồ cơ khí, bán cơ khí sau cùng là đồng hồ
điện tử. Chỉ riêng đồng hồ điện tử cũng có rất nhiều loại. Và theo em loại
đồng hồ báo thức đơn giản và phổ biến nhất là:”Mạch báo giờ dùng
EPROM”.
II. Mục đích nghiên cứu
+ Ứng dụng những kiến thức đã học vào thực tiễn.
+ Tìm hiểu sâu hơn những kiến thức đã được học.
+ Bổ sung những kiến thức còn thiếu.
+ Để hoàn thành chương trình học.
III. Giới hạn vấn đề
Do thời gian và kiến thức có hạn nên việc thực hiện đề tài không tránh
khỏi những thiếu xót trong việc thiết kế và thi công. Em chỉ thực hiện dược
các ý tưởng sau: Báo giờ, ngày, thứ và báo chuông theo giờ đặt sẵn. Có thể ý
tưởng của em không phải là tối ưu nhất. Rất mong sự góp ý của thầy cô và
các bạn.
IV. Phân tích công trình liên hệ
Thông qua việc tham khảo đề tài"thiết kế và thi công đồng hồ báo
giờ"cuả Vũ Lê Đức Trí và Đoàn Nam Sơn. Đề tài này chỉ thiết kế phần báo
giờ.
A.LÝ THUYẾT THIẾT KẾ
Chương I:
CÁC MẠCH CƠ BẢN
I.CÁC MẠCH LOGIC
1. Cổng AND
Dùng để thực hiện phép nhân logic
Kí hiệu: Bảng trạng thái
SVTH: Nguyễn Thành Nhơn Trang 12

A
B
Y
Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời
A B Y
0
0
1
1
0
1
0
1
0
0
0
1
Nhận xét: ngõ ra của cổng logic AND chỉ lên mức 1 khi các ngõ vào
là 1
+ A,B: ngõ vào tín hiệu logic
+ 0: mức logic thấp
+ 1: mức logic cao
+ Y: đáp ứng ngõ ra
2. Cổng NOT
Dùng để thực hiện phép đảo
Kí hiệu: Bảng trạng thái
A Y
0
1
1

0
Tín hiệu giữa ngõ ra và ngõ vào luôn ngược mức logic nhau
3. Cổng NAND
Dùng thực hiện phép đảo của phép nhân logic
Kí hiệu: Bảng trạng thái
A B Y
0
0
0
1
1
1
SVTH: Nguyễn Thành Nhơn Trang 13
A
Y
Y
B
A
A
B
Y
Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời
1
1
0
1
1
0
Nhận xét: Ngõ ra của cổng NAND ở mức logic 1 khi tất cả các đầu
vào là 0.

4. Cổng OR
Dùng thực hiện chức năng cộng logic
Kí hiệu: Bảng trạng thái.
A B Y
0
0
1
1
0
1
0
1
0
1
1
1
Nhận xét: Ngõ ra cổng OR ở mức logic 1 khi ngõ vào có ít nhất một
ngõ ở 1
5. Cổng NOR
Dùng thực hiện phép đảo cổng OR
Kí hiệu: Bảng trạng thái
A B C
0
0
1
1
0
1
0
1

1
0
0
0
Nhận xét : ngõ ra cổng NOR sẽ ở mức 1 khi tất cả các đầu vào là 0
6. Cổng EX-OR
Dùng tạo ra tín hiệu mức 0 khi các đầu vào cùng trạng thái.
Kí hiệu: Bảng trạng thái
A B Y
0
0
0
1
0
1
SVTH: Nguyễn Thành Nhơn Trang 14
B
A
Y
B
A
Y
B
A
Y
Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời
1
1
0
1

1
0
Tóm lại:
Trên đây người viết giới thiệu 6 loại cồng logic :AND, NOT, NAND,
OR, NOR, EX-OR. Nhưng thực tế chỉ cần 4 cổng AND, OR, EX-OR, NOT thì
có thể có được các cổng còn lại. Hiện nay các cổng logic được tích hợp trong
các IC. Một số IC thông dụng chứa các cổng thông dụng là:
4 AND 2 ngõ vào: 7408, 4081
6 NOT : 7404,4051
4 NAND 2 ngõ vào:7400, 4071
4 NOR 2 ngõ vào: 7402, 4001
4 EX-OR 2 ngõ vào:74136, 4030
II. Mạch Flip-Flop.
Flip - Flop là các phần tử cơ bản để tạo thành các mạch đếm, các
thanh ghi, các bộ nhớ…. là phần tử thường có 2 đầu ra và nhiều đầu vào.
1. Flip - Flop RS
Flip - Flop RS là loại FF đơn giản nhất chỉ có hai đầu vào điều
khiển trực tiếp.
Kí hiệu: Bảng chân lý:
S R Q Q\
0 0
0 1
1 0
1 1
Qn Qn\
0 1
1 0
Không dùng

2. Flip - Flop RST:

Còn được gọi là Flip - Flop nhòp. Mạch có các đầu vào điều kiện trực
tiếp và các đầu vào đồng bộ cộng với xung nhòp Cp.
3. Flip-Flop Chủ tớ (Master - Slave):
Là một dạng FF rất phổ biến gồm 2 phần và có 2 khối điều khiển riêng
nhưng lại có quan hệ với nhau. FF chủ thực hiện chức năng logic cơ bản của
SVTH: Nguyễn Thành Nhơn Trang 15
S
R QN
Q
Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời
hệ Flip-Flop tớ thực hiện chức năng nhớ trạng thái của hệ sau khi hoàn thành
việc ghi thông tin.
Dưới sự điều khiển của xung clock Cp, việc ghi thông tin vào Flip-Flop
chủ tớ được thực hiện qua 4 bước:
+ Bước 1: cách ly giữa 2 Flip-Flop chủ và tớ.
+ Bước 2: ghi thông tin vào Flip-Flop chủ.
+ Bước 3: cách ly giữa đầu vào và Flip-Flop chủ.
+ Bước 4: chuyển thông tin từ Flip-Flop chủ đến tớ.
4. Flip - Flop JK:
Là một FF vạn năng có nhiều ứng dụng trong kỹ thuật số. Trong FF
này ngoài 2 đầu vào kích thích trực tiếp S
d
và R
d
, còn có 2 đầu vào điều khiển
đồng bộ JK đầu vào xung clock Cp.
Kí hiệu: Bảng trạng thái:
J K
0 0
0 1

1 0
1 1
Về cấu tạo: Flip-Flop JK phức tạp hơn FF RS và FF RST, nhưng chúng
có khả năng hoạt động lớn hơn bởi vì cáclý do sau:
Vẫn điều khiển trực tiếp qua S
d
, R
d
.
Các đầu vào J, K không có đặc tính như S và R. Tuy nhiên khi J - K = 1
thì mạch hoạt động như một Flip - Flop T (nghóa là Q vẫn được xác đònh trong
khi FF RS, RST thì bò cấm).
Chú ý: khi Flip - Flop nẫy bằng xung clock ta cần chú ý: Flip - Flop tác
động bằng mức điện thế hay bằng cạnh (sườn).
Một số IC chứa Flip - Flop JK:
SVTH: Nguyễn Thành Nhơn Trang 16
S
J
CP
K
R
QN
Q
Cp
Q
Q\
X2'
FF Master FF Slave
X1
X2

X1'
Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời
+ 7470: FF JK nẩy bằng cạnh lên, với Preset và xoá, có cửa and ở
ngõ vào.
+ 7472: FF JK chủ tớ nẩy ở mức cao với Preset và xoá, có cửa and
ở ngõ vào.
+ 7473: FF JK với xoá, nẩy ở mức cao, (74LS73 nẩy ở cạnh
xuống).
+ 74112: hai FF JK với xoá, Preset, nẩy bằng cạnh xuống.
+ 4027: chưá 2FF độc lập, Set, Reset nẩy ở cạnh lên.
5. Flip - Flop D:
Kí hiệu: Bảng trạng thái
D Qn+1 Qn+1
0
1
0
1
1
0
Đầu ra của Flip-Flop D lặp lại trạng thái đầu vào D ở thời điểm
trước đó.
Ta có thể chế tạo FF D từ FF JK, RS…
Các IC chứa Flip-Flop D: 7474,74174,74175…
6. Flip - Flop T:
Là Flip-Flop có hai đầu ra Q, Q\ và đầu vào dữ liệu T.
Kí hiệu: Bảng trạng thái
T Qn+1 Qn+1
0
1
Qn

Qn
Qn
Qn
T = 1: đầu ra nẩy liên tục theo xung clock
T = 0: đầu ra giữ vò trí cũ không đổi.
III.Mạch đếm
Mở đầu:
Mạch đếm hạch đếm xung là một hệ lôgic dãy được tạo thành từ sự kết
hợp của các Flip - Flop. Mạch có một đầu vào cho xung đếm và nhiều đầu ra.
Các đầu ra này thường là các đầu ra Q cho các FF. Vì Q chỉ có thể có hai
SVTH: Nguyễn Thành Nhơn Trang 17
D
CP QN
Q
T
Cp
Q
Q
Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời
trạng thái là 1 và 0 cho nên sự sắp xếp các đầu ra này cho phép ta biểu diễn
kết quả dưới dạng một số hệ hai có số bit bằng số FF dùng trong mạch đếm.
Điều kiện cơ bản để một mạch được gọi là mạch đếm là nó có các
trạng thái khác nhau, tối đa của mạch cũng bò giới hạn. Số xung tối đa đếm
được gọi là dung lượng của mạch đếm.
A B C D
Nếu cứ tiếp tục kích thích khi đã tới hạn mạch sẽ trở về trạng thái khởi
đầu, tức là mạch có tính chất tuần hoàn.
Có nhiều phương pháp kết hợp các Flip-Flop cho nên có rất nhiều loại
mạch đếm. Tuy nhiên, chúng ta có thể sắp chúng vào ba loại chính là: mạch
đếm nhò phân, mạch đếm BCD, và mạch đếm modul M.

Mạch đếm nhò phân:
Là loại mạch đếm trong đó có trạng thái của mạch được trình bày dưới
dạng số nhò phân. Một mạch đếm nhò phân sử dụng n Flip-Flop sẽ có dung
lượng là 2
n
.
Mạch đếm BCD:
Thường dùng 4 FF nhưng chỉ cho mười trạng thái khác nhau để biểu
diễn các số hệ 10 từ 0 đến 9.
Mạch đếm modul M:
Là mạch đếm có dung lượng là M, với M là số nguyên dương bất kỳ.
Vì vậy mạch đếm loại này có rất nhiều dạng khác nhau tuỳ theo sáng kiến
của nhà thiết kế nhằm thoả mãn nhu cầu sử dụng.
Mạch đếm modul M thường dùng cổng logic với Flip-Flop và các kiểu
hồi tiếp đặc biệt để có thể trình bày kết quả dưới dạng số hệ hai tự nhiên hay
dưới dạng mã nào đó.
Về chức năng của mạch đếm, người ta phân biệt:
Các mạch đếm lên (up counters) hay còn gọi là mạch đếm cộng,
mạch đếm thuận.
Các mạch đếm xuống: (down counters) hay còn gọi là mạch đếm trừ,
mạch đếm nghòch.
Các mạch đếm lên - xuống (up - down counters) hay còn gọi là mạch
đếm hỗn hợp, mạch đếm thuận nghòch.
SVTH: Nguyễn Thành Nhơn Trang 18
Xung đếm
Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời
Về phương pháp đưa xung clock vào mạch đếm, người ta phân ra:
Phương pháp đồng bộ:
Phương pháp này xung clock được đưa đến các Flip Flop cùng một lúc.
Phương pháp không đồng bộ:

Phương pháp này xung clock được đưa đến một FF, rồi các FF còn lại
kích thích lẫn nhau.
Tốc độ tác động của mạch đếm là tham số quan trọng và được xác đònh
bởi hai tham số khác là:
Tần số cực đại của dãy xung mà bộ đếm có thể đếm được.
Khoảng thời gian thiết lập của mạch đếm: tức là khoảng thời gian từ
khi đưa xung đếm vào mạch cho tới khi thiết lập xong trạng thái trong bộ đếm
tương ứng với khung đầu vào.
Các Flip-Flop thường dùng trong mạch đếm là loại RST và JK dưới
dạng rời hay tích hợp.
Mạch ghi:
Mỗi Flip-Flop có hai trạng thái ổn đònh (hai trạng thái bền) và ta có thể
kích thích Flip-Flop để có được một trong hai trạng thái như ý muốn. Sau khi
kích thích Flip-Flop sẽ giữ hai trạng thái này cho đến khi nó buộc bò thay đổi.
Vì có đặc tính như vậy nên ta bảo rằng Flip-Flop là mạch có tính nhớ được
hay mạch nhớ.
Như vậy, nếu dùng nhiều Flip-Flop ta có thể ghi vào đó một hay nhiều
dữ liệu đã được mã hoá dưới dạng một chuỗi các số hệ nhò phân là 0 và 1.
Các FF dùng vào công việc như thế tạo thành một loại mạch là mạch ghi mà
trong nhiều trường hợp còn gọi là thanh ghi (register).
Thông thường các FF không nằm cô lập mà chúng được nối lại với
nhau theo một cách nào đó để có thể truyền từng phần dữ liệu cho nhau. Dưới
hình thức này ta có thanh ghi dòch (shift register).
Thanh ghi dòch là một phần tử quan trọng trong các thiết bò số từ máy
đo cho đến máy tính. Ngoài nhiệm vụ ghi nhớ dữ liệu, chúng còn thực hiện
một số chức năng khác nhau.
Có hai phương pháp đưa dữ liệu vào mạch là: nối tiếp (serial) và song
song (parallel) tạo thành các mạch ghi nối tiếp và mạch ghi song song.
Thanh ghi được tích hợp trong các IC sau:
+ 74164 ↔ 4034 : thanh ghi độc lập 8 bit.

SVTH: Nguyễn Thành Nhơn Trang 19
Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời
+ 74165 ↔ 4021 : thanh ghi dòch 8 bit.
+ 74166 ↔ 4014 : thanh ghi dòch 8 bit.
+ 74194 ↔ 40194 :thanh ghi dòch 4 bit.
+ 74195 ↔ 40195 :thanh ghi dòch 4 bit.
SVTH: Nguyễn Thành Nhơn Trang 20
Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời
Chương II:
GIAO TIẾP GIỮA TTL VÀ CMOS
I. MỤC ĐÍCH GIAO TIẾP:
Trong khi một ngõ TTL có thể thúc trực tiếp nhiều ngõ TTL, một ngõ
ra CMOS có thể thúc trực tiếp nhiều ngõ CMOS: thì đôi khi ta phải dùng hỗn
tạp IC TTL và Cmo8 trong cùng một mạch hay vì hệ thống vì lẽ không có IC
cùng loại, lúc đó vấn đề giao tiếp giữa hai loại họ IC được đặt ra mà lý do là
điện thế ra, vào và khả năng dòng ra vào của hai mạch logic khác nhau.
Sau đây là bảng giá trò dòng điện và điện áp cho việc giao tiếp CMOS
và TTL:
Thông số 4000B 74HC 74HTC 74 74LS 74AS 74ALS
V
IH
(min) 3,5V 3,5V 2,0V 2,0V 2,0V 2,0V 2,0V
V
IL
(max) 1,5 1,0V 0,8V 0,8V 0,8V 0,8V 0,8V
V
OH
(min) 4,95 4,6 2,4V 2,7V 2,7V 2,7V 2,7V
V
OL

(max) 0,05V 0,1V 0,1V 0,4V 0,5V 0,5V 0,4V
I
IH
(max) 1µA 1µ 1µA 40µA 20µA 200µA 20µA
I
IL
(max) 1µA 1µ 1µA 1,6µA 0,4µA 2mA 100µA
I
OH
(max) 0,4mA 4mA 4mA 0,4mA 0,4mA 2mA 400µA
I
OL
(max) 0,4mA 4mA 4µA 16mA 8mA 20mA 8mA
II. GIAO TIẾP GIỮA TTL VÀ CMOS.
Khi ngõ ra của cửa TTL ở mức cao (logic 1) dòng điện từ Vcc chạy qua
transitor tải hay điện trở kéo lên để vào mạch CMOS. Dòng điện tải (vào
mạch CMOS) phải nhỏ hơn dòng điện nguồn của mạch TTL ở mức logic 1 để
không hạ thấp mức điện thế ra của mạch TTL xuống dưới mức điện thế vào ở
trạng thái 1 của mạch CMOS. Vì dòng điện vào trạng thái 1 của mạch
CMOS. Chỉ bằng ở 10pA nên không có vấn đề gì. Mạch TTL có 3 kiểu mạch
ra: điện trở kéo lên, cực thu để hở và kéo đèn tích cực. Do đó xét 3 trường
hợp:
Điện trở kéo lên: trường hợp mạch ngõ ra có điện trở kéo lên như hình
1 ta có thể mắc trực tiếp vào CMOS.
SVTH: Nguyễn Thành Nhơn Trang 21
Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời
Cực thu để hở: (hình 2): với mạch TTL có ngõ ra kiểu này ta phải mắc
thêm điện trở kéo lên để giao tiếp với CMOS. Không nên sử dụng hỗn tạp
mạch CMOS, TTL làm tải mà chỉ toàn CMOS thôi.
Ngõ ra kéo lên tích cực (hình 3) đây là kiểu ra phổ biến nhất của TTL.

Điện thế ra tối thiểu ở mức cao 2,4 V là dòng điện tải 100 µA. Khi tải là cûa
CMOS điệ nthế ra ở logic 1 của mạch TTL là:
V
0
= V
cc
- V
BE
- V
D
- R
B
.
Điện thế này dưới 4V khiến CMOS không hoạt động đúng nên phải
dùng điện trở kéo lên R
x
bên ngoài mạch TTL. (hình 4).
Cách chọn điện trở kéo lên:
Trò số tối thiểu của điện trở kéo lên R
x
cho bởi:
R
x
(min) =
V
OL
(max): điện thế tối đa ra ở mức logic 0 của TTL.
I
OL
: dòng điện nhận của TTL ở mức Logic 0.

N: số mạch CMOS mắc vào ngõ ra của TTL.
SVTH: Nguyễn Thành Nhơn Trang 22
H ì n h 1
T T L
+V
5V
NPN
1k
H ì n h 2
+V
5V
CMOS
1k
I o
H ì n h 3
+V
5V
TTL
CMOS
Hình 4
+V
5V
NPN
NPN
không đáng ke
Rx
I
Ice
CMOS
H ì n h 5

T T L
R x
+V
5V
Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời
I
IL
: dòng điện vào ở logic 0 của một CMOS.
R
x
nhỏ hơn R
x
(min) ở trên sẽ tạo dòng điện vượt khả năng nhận dòng
của TTL ở logic 0. Trò tối đa của R
x
là:
R
x
(max):
V
IH
(min): điện thế vào tối thiểu ở logic 1 cửa CMOS.
I
CEX
: dòng điện sẽ thu phát của transitor ra của TTL.
I
IH
: dòng điện vào mức logic 1 của CMOS.
R
x

(max): tùy thuộc chủ yếu vào dòng điện nghòch I
CEX
vì dòng điện
ngõ vào của CMOS rất nhỏ. (hình 5).
Với một cửa CMOS.
Rx (min) = = 300 Ω
Rx (max) = = 15 KΩ
Để thời gian trì hãm ngắn Rx phải có trò số nhỏ hơn nhưng công suất
tiêu tán lại tăng nhanh khi Rx nhỏ hơn 1 KΩ. Do đó, Rx thường được chọn từ
1 kΩ đến vài KΩ.
*Trường hợp TTL thúc CMOS với Vpp lớn 5 V
Khi CMOS hoạt động ở điện thế VDD cao hơn 5V vẫn có thể dùng
điện kéo lên nhưng chỉ với TTL loại CMOS thu để hở và chòu điện thế cao
(hình 6): như 7406 (sáu đảo); 7407 (sáu thúc); 7426 ( 4 nand 2 ngõ vào).
Cách khác là dùng một transitor đệm (hình 7). Mạch đệm không được
giảm tốc độ giao hoán tối đa của hệ thống (bằng cách thêm tụ 47 µp) và phải
đảm bảo độ miễn nhiễu tốt bằng cách mắc thêm điện trở R
2
.
SVTH: Nguyễn Thành Nhơn Trang 23
Vcc
Vdd=5 - 18V
Hình 6
1/6 7406
CMOS
+V
5V
Vdd=5-18V
TTL
CMOS

4051
Hình 9
+V
5V
Hình 10
40107
hay 740906
TTL
CMOS
Vdd=5-18V
+V
5V
3.3k
Vdd=5 - 18V
CMOS
TTL
Hình 7
+V
5V
Hình 8
CMOSTTL
Vdd=5-18V
+V
5V
1k
Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời
III. GIAO TIẾP GIỮA CMOS - TTL
Ngõ ra cửa CMOS ở mức logic 1 rất gần Vpp. Và ở mức logic 0 rất
gần mass. Nên về điện thế cmoss có thể giao tiếp trực tiếp với TTL. Còn về
dòng thì khi CMOS ở trạng thái cao nó có thể cung cấp ít nhất 200 µA. Trong

lúc yêu cầu dòng của TTL chỉ 40 µA nhưng ở trạng thái thấp CMOS chỉ có
thể nhận tối đa 0,78 mA trong lúc yêu cầu dòng của TTL là 1,6 mA. Kết quả
là CMOS không thể thúc trực tiếp một ngõ TTL loại 74 hay tương đương.
Nếu CMOS hoạt động ở VDD 5V có thể thúc trực tiếp một ngõ 74LS,
hay hai ngõ 74L. các đệm CMOS như 4049 (đảo), 4050 (không đảo) có thể
thúc trực tiếp hai ngõ 74 hoặc 8 ngõ 74L hay 40 ngõ 74 LS khi chọn điện trở
kéo lên thích hợp. Một giải pháp thô sơ là dùng nhiều cửa CMOS mắc song
song để thúc một ngõ TTL.
Khi CMOS hoạt động ở điện thế lớn hơn 5V ta có nhiều giải pháp.
Trước tiên vẫn có thể dùng 4049/4050. Chỉ cần nối ngõ cấp điện lên 5V. Lúc
bây giờ điện thế ra giao hoán giữa 0 và +0,5 V có thể thúc hai ngõ 74 hoặc 8
ngõ 74LS. Ngoài ra có thể dùng 40107 hoặc 740906 hoạt động cùng điện thế
với CMOS và một MOS đệm (hình 9). Và một cách nữa là dùng transitor làm
tầng đệm. (hình 10).
Chương III:
Bộ nhớ bán dẫn
Đối vơi các thiết bò số, khả năng chứa đựng được dữ liệu là một yêu
cầu quan trọng. Chẳng hạn trong máy tính chỉ phép toán phải được lưu trữ
ngay trong máy. Còn trong các thiết bò điều khiển số thì lệnh điều kiện phải
SVTH: Nguyễn Thành Nhơn Trang 24
Hình 10
40107
hay 740906
TTL
CMOS
Vdd=5-18V
+V
5V
3.3k
Luận văn tót nghiệp GVHD: Nguyễn Tấn Đời

được lưu trữ để thực hiện dần theo một trình tự nào đó. Vì vậy, bộ nhớ là một
phần không thể thiếu của các thiết bò số.
Thông thường thông tin hay dữ liệu được tạo thành từ một đơn vò cơ
bản gọi tắt là từ (word). Từ một chiều dài nhất đònh tuỳ theo loại máy, chẳng
hạn 16 bit, 32 bit, 64 bit. Từ là một thành phần cơ bản nhất. Các bộ phận cơ
bản của thiết bò thướng được truyền đi hay nhân vào nguyên một từ hay
nhiều từ chứ không nhân vài bit của từ. Tuy nhiên, vì từ được tạo thành từ
nhiều bit nên đơn vò cơ bản của bộ nhớ chính là đơn vò nhớ lưu trữ được 1 bit.
Khi so sánh các bộ nhớ người ta thường chú ý đến các thông số kỹ
thuật sau:
+ Dung lượng (capacity): dung lượng hay dung lượng nhớ là khối lượng
thông tin hay dữ liệu có thể lưu trữ được trong bộ nhớ. Để xác đònh được
dung lượng người ta dùng đơn vò là số bit, hoặc kilôbit, hoặc megabit,
dung lượng liên quan trực tiếp đến giá thành. Giá thành này được đánh giá
theo tiêu chuẩn: chi phí/bit.
+ Thời gian thâm nhập: (access time): thời gian này gồm có hai phần:
Thứ nhất là thời gian cần thiết để xác đònh vò trí của từ (thời gian tìm từ)
trong bộ nhớ. Và thứ hai là phần thời gian cần thiết để lấy từ ra khỏi bộ nhớ.
thời gian thâm nhập là thông số quan trọng của bộ nhớ, nếu nó kéo dài thì nó
làm giảm khả năng làm việc của thiết bò.
Các thuật ngữ của bộ nhớ.
 Memory cell: là một ô nhớ dùng để lưu trữ một bit dữ liệu (0
hoặc 1) thường là 1 FF.
 Memory word: là một ô nhớ có thể lưu trữ nhiều bit dữ liệu: có
thể là 8, 16, 32 bit.
 Byte: là một thuật ngữ đặc biệt dùng để chỉ một dữ liệu 8 bit.
 Capacity: là dung lượng của bộ nhớ dùng để xác đòng xem có
bao nhiêu bit có thể lưu trữ trong một bộ nhớ đặc biệt hoặc cả
hệ thống nhớ.
 Address: là con số để phân biệt ô nhớ này với ô nhớ khác. Mỗi

một byte dữ liệu lưu trong ô nhớ đều có một điạ chỉ duy nhất,
mà điạ chỉ này dùng hệ thống số nhò phân để biểu diển.
 Read operation: là quá trình đọc dữ liệu hay lấy dữ liệu ra từ
bộ nhớ.
SVTH: Nguyễn Thành Nhơn Trang 25