Thiết kế và mô hình hóa bus truyền thông tốc độ cao dùng cho các hệ thống trên vi mạch

D Ạ I H Ọ C Q U Ố C G IA H À N Ộ I
T R Ư Ờ N G Đ Ạ I H Ọ C C Ô N G N G H Ệ
BÁO CÁO NGHIỆM THU ĐỀ TÀI
cấp Dại học Quốc gia Hà Nội
do trường Dại học Công nghệ quàn lý
(đề tài được thực hiện bởi nhóm nghiên cứu Th iết kế vi mạch tích hợp,
Phòng thí nghiệm mục tiêu Hệ thống tích hợp thông minh)
Thiết kế và mô hình hoá
bus truyền thông tốc độ cao
dùng cho các hệ thống trên vi mạch
M ã số: QC.09.15
Chủ nhiệm đề tài:
TS. Trần Xuân Tú
ĐAI H Ọ C Q U Ố C GIA HÁ NỘl
TRUN G TẤM THÒNG Un IHƯ VỊẼN
ỒOObOÕỠOổCt'
Hà Nội, 9/2010
Mục lục
M ụ c lục i
D a n h m ục các t ừ v iế t t ắ t iii
D an h sách n h ữ n g người th a m gia th ự c h iệ n đ ề tà i V
D a n h sá c h hìn h vẽ vi
D a n h sách b ả n g viii
T ó m t ắ t c á c k ế t q u ả c h ín h ix
S u m m ary in E n g lish xi
G iới th iệ u c h u n g 1
1 H ệ th ố n g tr ê n c h ip v à c ác kiến t r ú c tr u y ề n th ô n g t r ẽ n ch ip 3
1.1 Hệ thống trên m ột c h ip 3
1.2 Các kiến trúc truyền thòng truyền t h ố n g

6

2 K iến tr ú c tr u y ề n th ô n g A M B A A H B 9
2.1 Tổng quan về hệ thống bus tốc độ cao AMBA A H B

9
2.2 Mô hình một hệ thống AMBA AIIB 11
'2.3 Hoạt động của hệ thống AMBA A H B 13
2.4 Các chế độ truyền thông của bus AMBA A H B 14
2.4.1 Thông báo về q u á trình truyền của đơn vị chủ b u s

17
2.4.2 Phàn chia một q uá (rình tr u y ề n 17
2.5 Hoạt động phân xử b u s
19
2.6 Phản hồi truyền của đơn vị t ớ 20
1
3 T h iế t kế và m ô h ìn h ho á h ệ th ố n g bu s A M B A A H B 25
3.1 Bài toán thiết k ế 25
3.1.1 Mô hình phân quyền của bộ phân xử b u s 29
3.1.2 Mô hình giao tiếp giừa đơn vị chủ bus và lõi I P 30
3.1.3 Mô hình giao tiếp giữa đơn vị tớ và lõi IP

31
3.2 Đơn vị chủ b u s 32
3.2.1 Các tín hiệu trên đơn vị chủ b u s
32
3.2.2 Máy trạn g thối U
1
Ô tả hoạt động của đơn vị chủ b u s

35

3.3 Dơn vị tứ 39
“Ỉ.3.1 Các tín hiệu trôn đơn vị t ớ 39
3.3.2 Máy trạng thái mó tả hoạt động của đơn vị t ớ

42
3.4 Bộ phân x ử 46
3.1.1 Các tín hiệu của bộ phân x ử
46
3.4.2 Máy trạng thái mô tả hoạt động của bộ phân xứ

47
3.5 Bộ giải m ã địa chỉ và các bộ phán k ê n h

49
3.5.1 Bộ giải mà địa chí 49
3.5.2 Bộ phân kênh từ dơn vị chủ bus đến đơn vị t ớ

50
3.5.3 Bộ phân kênh từ đơn vị tớ đến bus c h ủ 50
4 M ô h ìn h ho á, kiểm ch ứ n g và th ự c t h i th iế t kế 53
4.1 Phương pháp mỏ hình hoá, mó phỏng và kiểm c h ứ n g

53
4.2 Mô phỏng và kiểm chứng inn h ì n h 56
1.2.1 Kiểm tra hoạt động truyền thông đơn giản của mô hình . . . 56
1.2.2 Kiểm tra hoạt động truyền khối khi có các phản hồi tHiYầi . . 58
4.3 Đánh giá hộ thống sau khi thực thi phần c ứ n g

63
K ế t lu ận và đ ịn h h ư ớ n g tiế p th e o 69

T ài liệu th a m kh ả o 71
ii MỤC LỤC
Danh mục các từ viết tắt
T ừ viết tắ t
M ô tả
ADC
Analog-Digital Converter
AHB
Advanced High-performance Bus
AMBA
Advanced Microcontroller Bus Architecture
AFB Advanced Peripheral Bus
ASB Advanced System Bus
ASIC Application-Specific Integrated Circuit
AXI Advanced extensible Interface
DAC Digital - Analog Converter
DSM
Deep Submicron
DSP
Digital Signal Processing
FPGA Field-Programmable Gate Array
HDL
Hardware Description Language
IC Integrated Circuit
IOB Input/Output, Buffer
IP Intellectual Property
LCD Liquid Crystal Display
LƯT Look Up Table
NoC
Nctwork-on-Chip

RTL Register Tranfer Level
P&R
Placc & Route
RAM Random-Access Memory
ROM
Read-Only Memory
RTL Register Transfer Level
SoC System-on-Chip
SPI
Serial Peripheral Interface
ƯART
Universal Asynchronous Receiver/IVansmitter
DANH M ực CÁC T Ừ VlẾT T A T
T ừ viết tắ t M ô tả
VHDL VHSIC HDL
VHSIC Very High Speed Integrated Circuit
Những người tham gia thực hiện
Dề tài được thực hiện bời nhóm nghiên crtu Thiết kế vi mạch tích hợp VSD {VLSL
Systems Design) tại Phòng thí nghiệm mục tiêu Hộ thống tích hợp thông minh.
Trường Dại học Công nghệ. D anh sách này liệt kc những thành viên chính trong
nhóm thực hiện dề tài.
STT
Họ tên Iiọc hàm, học vị Cơ quan cõng tác
1. Trần Xuân Tú Tiến sỹ
Trường DII Công nghệ
2.
Phan Hải Phong Thạc sỹ
Trường ĐH Khoa học Hue
3. Trần Văn Iluấn Cử nhân Trường DH Công nghộ
4.

Nguyỗn Văn Miên Học viôn cao học Trường ĐH Công nghệ
6. Bùi Duy Hiéu
Cử nhân Trường DM Công nghộ
Danh sách hình vẽ
1.1 Mõ hình hệ thống trên chip 4
1.2 Kiến trúc két nối trong các hộ thống trẽn chip 6
1.3 Mô hình bus pliân tần g 7
2.1 Mô hình vi điểu khicn có sử dụng bus AHB và APB [AMBAspccị
10
2.2 Kiến trú r bus AMBA AIỈB ỊAMBAspecỊ 12
2.3 Q uá trình truyền thông cơ bản, không có trạng thái đợi trốn bus AM BA
AH B

14
2 I Quá trình truyền thõng cơ bản, có trạng thối đợi trẽn bus A MBA AIIB. 15
2.5 Anh hựông của trạng thái đợi đến pha địa chỉ của qu á trinh truyền tiếp
theo 15
2.6 Truyền khối tăng với nhịp 4 17
2.7 Minh hoạ phản hồi truyền ER R O R
22
'2.8 Minh hoạ phản hồi truyền RETRY 22
'ỉ.l Platform hệ thống trôn chip CoMoSy 26
3.2 Kiến trúc hệ thống bus A M ỉ xây dựng 27
3.3 Giao tiếp giữa dơn vị chủ bus và lõi IP 30
.'M Giao tiếp giữa đơn vị tớ và lõi IP 31
•5.5 Các tín hiệu trôn đ(in vị chủ bus (hav còn gợi là bus m aster wrap
per) [Trail lOcliũỊ


32

'ỉ.(> Sơ đồ máy trạn g thái cùa đơn vị chủ bus

36
3.7 Giản đồ xung niinli hoạ quá trình truvền SPL IT trẽn (lơn vị chu bus. . . 38
3.8 Giản đè xung minh hoạ quá trình truyền RETRY tròn đơn vị chủ bus. . 39
3.9 Các till hiệu tròn đơn vị lớ (liay còn gọi là bus slave w rapper) Trail lođai 40
3.10 Sơ đò máy trail” í hái rũ a đơn vị tớ 43
3.1 I Cỉiản đồ xung minh họa quá trình truyền RKTRY trên dơn vị tớ 45
vi
3.12 Giản đồ xung minh họa quá trình truyồn SPL IT trên đơn vi tớ
45
3.13 Các túi hiệu v ào/ra của bộ phân xử bus
46
3.14 Sơ đồ máy trạng th ái của bộ phân xử 48
3.15 Bộ giải mã địa chì 50
4.1 Môi trường mõ phỏng và kiổm tra thiết kế 54
1.2 Quy trìn h mô hình hoá. kiém chứng và thực thi phần cứng

55
4.3 Dạng sóng thu được khi thực hiện quá trinh truyền khối tăng nhịp 4. . . 57
4.4 Dạng sóng thu được khi thực hiện quá trình truyền khối tăng nhịp 8. . . 58
1.5 Dạng sóng thu được khi thực hiện quá trình truyền có phản hồi RETRY
từ dơn vị tở 1 59
■1.0 Dạng sóng thu dược khi thực hiệu quá trình truyền có phản hồi SPLIT
lừ đơn vị tớ 1 60
4.7 Dạng sóng khi thực hiện quá trình truyền có phản hồi ER R O R

62
1.8 Tinh bình sử dụng các kiểu tài nguyên phần cứng của từng khối chức
năng 66

DANH SÁCH HÌNH VẼ vii
Giới thiệu chung
Nhờ sự ph át triển nhanh chóng của công nghệ bán dẫn và các kỹ thu ật thiết kế các
mạch tích hợp. chúng ta đã có thổ tích hợp cả hộ thống gồm nhiều khối chức năng
lèn trên một vi m ạch đơn khối. Hệ thống tích hợp trên một vi mạch đdn khối này
được gọi là Hệ thống trên vi mạch (trong tiếng anh gọi là “Svstem-on-C hip” và viết
tắ t là SoC). Hệ thống trên vi mạch có thể bao gồm các khối chức năng số (vi xử lý,
các bộ nhớ ROM và RAM, khối xử lý tín hiệu số D S P ) ; các khối chức năng tương
tự (các bộ khuếch đại tín hiệu, các khối thu p hát RF, các linh kiện M EM S . Các
khối chức nàng này thường được gọi là các lõi IP (Intellectual Property). C húng ta
có thể dỗ dàng nhận thấy m ột trong những ƯU điểm nối bật của hệ thống trên một
vi mạch đó là kích thước nhỏ gọn, giá thành thấp, tiêu thụ ít năng lượng nếu so
sánh cùng m ột thiết kế với hệ thống được xây dựng trên bảng mạch in từ nhiều vi
mạch khác nhau. Bên cạnh đó, hệ thống trẽn m ột vi mạch cũng có tính ổn định cao
hơn.
Với yêu cầu ngày càng đ a dạng củ a các ứng dụng, hệ thống trên chip tích hợp
ngày càng nhiều lõi IP, và do đó làm tăng nhu cầu truyền thông giữa các lõi IP này
với nhau trong khi bãng thống của các bus truyền thông là không đổi. Việc thiết
kế kiến trúc bus truyền thông tốc độ cao nhằm tăng hiệu suất truyền thõng trở
thành m ột bài toán quan trọng trong th iết kế các hộ thống trên chip tương đối lớn
và tương đối phức tạp. Giải quyết được bài toán truyền thông trên chip sẽ cho phcp
chúng ta tối ưu hiệu suấ t củ a hệ thống trên chip.
X uất phát vấn đề trên, với đề tài T h iế t kế và m ô h ìn h h o á b u s tru y ề n
th ô n g tố c đ ộ ca o d ù n g c h o các hệ th ố n g tr ê n vi m ạc h nhóm nghiên cứu
dã thiết kế và thực hiện m ột kiến trúc bus truyền thông tốc độ cao theo kiến trúc
AMBA AHB nhằm phục vụ cho các bài toán thiết kế các hệ thống trên vi mạch tại
phòng thí nghiệm Hệ thống tích hợp thông minh, Trường Dại học Công nghệ. Tiến
tới, trong tương lai gần xây dựng các hệ thống trên vi mạch hoàn chỉnh hướng tới
một số ứng dụng cụ thể trong tự động hoá, đo lường điều khiển và giám sát môi
1

2
GIỚI THIỆU CHUNG
trường, hay trong lĩnh vực viễn thông, quốc phò n g
Bản báo cáo này được bố cục như sau: Chương 1 trình bày tổng quan về hệ
thống trên chip và các kiến trúc truyền thông truyền thống. Kiến trúc truyền thông
bus AMBA AHB và các đặc tính cơ bản được giới thiệu m ột cách có chọn lọc trong
chương 2. Chương 3 trình bày về thiết kế hệ thống bus AMBA A ỉ IB, từ bài toán
thiết kế đến các thiết kế chi tiết. Chương 4 trình bày việc mô hình hoá và kiểm
chứng thiết kế, các kết quả thực thi th iết kế trê n công nghệ FPG A cũng được trình
bày trong chương này. Cuối cùng là m ột số kết luận và định hướng p h át triển tiếp
theo.
Chương 1
Hệ thống trên chip và các kiến trúc
truyền thông trên chip
Ngày nay, với sự tiến bộ của công nghệ bán dẫn người ta tích hợp ngày càng nhiều
khối tính toán, thường được gọi là lõi IP (Intellectual Property), lôn trôn cùng một
chip nhàm đáp ứng các yêu cầu của ứng dụng. M ột hệ thống mà trước kia phải xây
dựng trên một hay thậm chí nhiều bo mạch thì giờ đày có thể được tích hợp lẽn
trên một phiến silicon (chip) có kích thước không qu á 1 inch'2 và do đó hình thành
thuật ngữ "hộ thống trên một vi m ạch” hay “hệ thống trên chip”, tiếng Anh gọi là
‘;Svstem -on-Chip (SoC)’\ Hộ thống trẽn chip được biết đến như là một phương pháp
thiết ké gần đây nhất cho phép tích hợp trên hệ thống khoảng từ vài chục đến vài
trăm lõi IP như đã kể trên. Việc tích hợp ngày càng nhiều khối IP lên trên một vi
mạch dẫn đến việc tăng nhu cầu truyền thông trên chip (truyền thông giữa các khối
ỈP với nhau). Bài toán thiế t ké các hộ thống trên chip chuyển thành bài toán thiết
kế kiến trúc truyền thông trên chip [Arm03A].
1.1 Hệ thống trên một chip
Hệ thống trên chip là m ô hình thiết kế cho phép tích hợp m ột máy tính hay một
hệ thống điện tử hoàn chỉnh gồm nhiều lõi IP lên trẽn m ột chip đơn. Lõi IP có thể
là vi xử lý nhúng (//P), khối xử lý tín hiệu số (DSP: Digital Signal Procesor), các

bộ nhớ như RAM và ROM, các khối v ào/ra như Ethernet hay B luetooth, các khối
th u /p h á t tần số rad io (RF), các khối M EMS, và các khối tính toán khác [RajsOOS].
ứng dụng điển hình của các hệ thống trên chip là các ứng dụng trong lĩnh vực hệ
3
CHƯƠNG I. HỆ THỐNG TRÊN CHIP VÀ CÁC KIẺN t r ú c T RU YỀN TIIÒNG t r ê n
4 CHIP
thống nhúng.
Như m ô tả trong hình 1.1, m ột hộ thống trên chip điển hình thường bao gồm các
lõi IP lion kốt với nhau sử dụng các kết nối điểm-điổm hay các cấu trú c bus dùng
chung ỊTranlOdam]. Trước xu thế tích hợp ngày càng nhiều IP lên trê n cùng một
chip, hiệu suất truyền thông trên các hệ thống sử dụng cấu trúc bus dùng chung
giảm di đáng kổ vì các IP này phải chia sẻ với nhau một băng th ông có hạn. Để
tăng hiệu suất truyền thông, trong cùng m ột hệ thống có thổ có nhiều bus dùng
chung, mỗi bus được dùng đổ kết nối m ột số lõi IP nh ất định nào đó (thường là
các lõi IP thường xuyên trao đổi thông tin với nhau). Đổ cho phép thự c hiện việc
truyền thông giữa các lõi IP ỏ các bus khác nhau, các bus này dược nối với nhau
bởi cầu bus (bus bridge).
bus
vi
Các kết nối
dành riêng
Bus ,
hệ thống
* Cầu nối
Bus ngoại
Hệ thống trẽn chip mở ra những ứng dụng khả thi về các quá trình xử lý song
song và độc lập, nghĩa là một hộ thống có thể chia thành nhiều m ô-đun nhỏ hơn và
các mô-đun ấv có khả năng làm việc độc lập với nhau. Khi đó, truyền thông giữa
các mô-đun đóng vai trò rấ t quan trọng, quyết định hiệu năng hoạt động của toàn
hộ thống. Bên cạnh đó, trong một số ứng dụng yêu cầu về thời gian thực khiến cho

các vấn đề truyền thông trở nên phức tạp hơn. Cùng với sự p hát triển của cóng
nghệ bán dẫn, hộ thống trẽn chip với các kiến trúc truyền thông truyền thống đă
bộc lộ một số vấn đồ liên quan đến hiệu năng hoạt động, năng lượng tiêu hao, thời
gian trễ đáp ứng trên các kết nối, trên các cổng logic, về truvền thông cục bộ và
toàn cụ c hay các vấn đề liên quan đến qu á trình sản xuất.
Vấn dề về độ trễ: Công nghệ thiết kế vi mạch ngày càng p h á t triển, kích
thước vi mạch ngày càng tăng, dẫn đến độ tích hợp trôn m ột chip ngày càng cao.
Ví dụ như khi thiết kc với công nghệ nhỏ hơn micro (DSM: deep subm icron) thì
vấn đề về độ trễ ctậc biệt quan trọng [SylvOOAỊ. Khi đó, người thiết kế cần phải giải
quyết các vấn đề liên quan đến độ trễ đáp ứng của dây dẫn cục bộ, dây dẫn toàn
ỉ. ỉ. HỆ THỐNG TR Ê N M Ộ T CHIP
5
cục và của các cổng logic. Với các công nghệ mới. độ trễ đ áp ứng giữa đầu ra và
đầu vào của cổng logic rất nhỏ, đặc biệt khi so với độ trỗ dây dẫn. Ngoài ra. độ trễ
trên dây dẫn cục bộ trong các lõi IP cũng có sự chênh lệch khá lớn đối với độ trỗ
trên các dây dẫn nối giữa các lõi với nhau. Ngay cả độ trễ trên các dây dẫn toàn
cục cũng có sự khác nhau, khác nhau giữa các dây nối các lõi IP ờ gần với các dây
nối các lỏi IP ở xa. Như vậy, việc chia nhỏ cấu trúc bus dùng chung hứa hẹn có thể
giải quyết được vấn đề về độ trễ trên các dây dẫn dài.
Vấn đề đồng bộ toàn cục: Việc đạt được sự đồng bộ toàn cục càng trở nõn
khó khăn khi kích thước và tốc độ chip càng tăng. Các quá trìn h xử lý trong chip
dược chia nhỏ thành các xử lý bẽn trong các lõi IP. Khi đó mỗi lõi IP sẽ có m ột xung
clock riêng nên có sự đồng bộ cục bộ riêng. C hính vì thé rất khó đe đ ạt được sự đồng
bộ toàn cục giữa các xung clock của các lõi IP với nhau. T ừ đó. người ta nghĩ ra
một giải pháp mới gọi là hệ thống đồng bộ cục bộ - dị bộ toàn cục GALS (Globally
Asynchronous - Locally Synchronous) [.Jant03N], Mỗi IP trong hộ thống làm viộc
với m ột xung clock riêng, đồng bộ cục bộ trong lõi, còn khi ra khỏi lõi, các IP làm
việc với nhau thòng qua các phương thức h ỏi/đáp hay bắt tay (handshaking). Việc
xây dựng các hệ thống lớn từ các lõi IP riêng có đặc trưng thời gian khác nhau trở
nôn dễ dàng hơn.

Hiệu suất thiết kế: Sự ph át triển không ngừng của công nghộ tạo ra you cầu
giảm thời gian th iết kế, ví dụ từ nàm 1997 đến năm 2002 chu kỳ thiết kế giảm tới
50%. T hem nữa, kích thước chip ngàv càng tăng, việc thu gọn hình dạng và tăng
số lớp kim loại khiến độ phức tạp của thiết kế tăng tới 50 lần trong cùng m ột chu
kỳ. Do đó việc tái sử dụng các IP trong thiết kế là cần thiết. Việc sẵn có tài nguyên
giúp các nhà th iết kế có thể thiết kế ở mức trừ u tượng cao hơn, không cần thiết ké ở
mức transistor hay mức cổng logic nữa mà có thổ th iết kố ở mức chuyển giao thanh
ghi (RTL: Register T ranfer Level), thậm chí ở mức hành xử (behavior) (RajsOOSj.
Những lý do trên tạo nên xu hướng thiết kế hướng tới việc chia nhỏ các khối xử
lý nhằm giảm chu kỳ thiết kế, chia quá trình thiết ké lớn thành các vấn đề con độc
lập. Điều này cũng cho phép áp dụng các hệ phương p háp kiểm tra mô-đun. kiểm
tra ở mức trừu tượng thấp của các lõi IP, ở mức trừu tượng cao của cả hộ thống hay
két hợp cả hai. Làm việc ở mức trừu tượng cao sẽ cho phép người thiết kế thực hiộn
các thao tác linh hoạt hơn ở các mức trừu tượng thấp. Điều nàv cũng dẫn tới sự
khác nhau về truyền thông cục bộ và toàn cục. Vì lv do đó, trong thiết kế hệ thống
trên chip gồin nhiều lõi IP, người thiết kế không chỉ quan tâm đến vấn đề truyền
thông bên trong từng lõi IP m à còn phải quan tám phát triển cả truyền thông toàn
cục, dẫn tới phương pháp thiết kế hộ thống trên chip chuyển từ thiét ké xử lý tập
trung truvền thống sang th iết kế xử lý đồng thời tại các lõi IP. Khi đó việc thiết
kế m ột hệ thống được chia nhỏ thành thiết kế các mô-đun riêng rẽ và được chuyên
CHƯƠNG 1. HỆ THỐNG T R ÊN CHIP VÀ CÁC KIẺN t r ú c t r u y ề n t h ô n g t r ê n
6 CHIP
môn hóa cao. vấ n đề còn lại của thiết kế hệ thống chỉ ỉà việc xây dựng kết nối giữa
các m ô-đun đó, tạo lên sự truyền thông giữa chúng.
1.2 Các kiến trúc truyền thông truyền thống
Trong các mạch tích hợp, kết nối truvền thống giữa các khối chức năng chủ yếu dựa
vào m ạng kết nối ad-hoc và các kiến trúc bus dùng chung, xem hình 1.2 [TranlOdam].
Khi hệ thống trở nôn phức tạp hơn các kiểu kiến trúc này bộc lộ nhiều hạn chế như:
thông lượng truyền thông (throughput) bị giới hạn, công suất ticu th ụ Iiãng lượng
lớn, tính toàn vẹn của tín hiệu không được đảm bảo, trỗ đáp ứng trong q uá trình

truyền tín hiệu, vấn đề đồng bộ toàn hệ thống. Nếu chúng ta không cải thiện các
phương pháp kết nối truyền thống thì những hạn chế này sẽ tạo nên nút thắt cổ
chai, hạn chế việc thiết kế và xây dựng các hệ thống tích hợp [DallOlR, Beni02N\
Zcfe02A, RaduOSC].
(a) K ét nối điểm -tớ i-điểm (b) C h ia sc bus
Hình 1.2: Kiến trúc kết nối trong các hộ thống trê n chip.
Với kiểu kết nối ađ-hoc, truyền thông giữa các lõi IP được thực hiện th ông qua các
liên kết vật lý trự c tiếp (liên kết điểm-tới-điểm ) từ IP nguồn đến IP đích, hình 1.2(a).
Ưu điểm của kiểu kết nối này là chúng ta có được hiệu su ất truyền thông tối đa giữa
các đơn vị tham gia truyền thông (có thổ sử dụng tối đ a tài nguyên băng thông).
Tuy nhicn, các cấu trúc truyền thông kiểu này đòi hỏi m ột lượng lớn liên két trực
tiếp giữa các lõi IP trong khi hiệu quả sử dụng các liên kết này không lớn, tần suất
sử dụng vào khoảng 10% theo nghiên cứu của Daily và cộng sự [DallOlR.]. Số lượng
liên kết lớn sẽ làm cho không gian thực thi phần cứng tăn g và phức tạ p trong quá
trình đ ặt chỗ và định tuyến (Place & Route). Chính vì vậy, cấu trúc truyền thông
này sẽ trở nên phức tạ p cho việc thiết kế các hộ thống trên chip tro ng tương lai do
số lượng các lõi IP ngày càng nhiều hơn (số lượng các liên kết sẽ tăn g theo cấp số
mũ khi số lượng các lõi tăng).
1.2. CÁC KIẾN THÚC TRU YỀN THÔNG TRU Y Ề N THỐNG
Dể khác phục các nhược điểm của truyền thông điểm-tới-điểm, người ta nghĩ ra
giải pháp truyền thông bus như mô tả trong hình 1.2(b). Ngày nay với các hệ thống
trên chip phức tạp, truyền thông chia sẻ bus là loại cấu trúc truyền thông được sử
dụng phổ biến nhất trong các ứng dụng thương mại. Bus cung cấp giải pháp kết nối
đơn giản, hiệu quả m à qua đó các lỗi IP có thổ giao tiếp với nhau thông qua một
giao thức truyền thông. Néu so sánh với kết nối điểm-tới-điểm thì cấu trúc bus tỏ
ưu việt hơn nhiều, kết nối bus khá mềm dẻo và dễ dàng tái sử dụng. Tuy nhiên, cấu
trúc bus chỉ cho phép thực hiộn mỗi m ột quá trình truyền thông giữa các lôi IP tại
m ột thời điểm nh ất định. Băng thông của bus do đó được chia cho các IP và hiệu
su ấ t truyền thông giảm dáng kể khi số lượng các lõi IP tăng. Chúng ta cần phải xây
dựng cơ chế phân xử để quản lý quyền truy cập của các IP khi xuất hiện các yêu

cầu đồng thời. Hơn nữa, vì bus dùng cho cả hệ thống nên các liên kết hình thành
bus có độ dài đáng kể. Diều này làm tăng công suất tiêu thụ chung của hệ thống
vì dữ liệu được truyền trốn toàn bus cho dù truyền thông chỉ thực hiện giữa vài lõi
IP. Khi chúng ta tăng số lượng lòi IP th ì độ dài của bus cũng tăng và két quả là
trẻ truyền dẫn dữ liệu sẽ vượt qu á chu kỳ của xung đồng hồ (clock) [Grcc.04SỊ. Qua
những vấn đề trên cho thấy về bản chất mó hình kết nối kiểu bus có những hạn chế
n h ất định về khả năng kết nối khi hệ thống tích hợp m ột số lượng lớn lõi IP.
Để vượt qua m ột vài vấn đồ gặp phải nêu ở trên, các nhà nghiõn cứu đã đồ xuất
cấu trúc bus phân tầng như IBM Core C onncct của hãng IBiM [IbmC'c] hay ARM
AMBA củ a hãng ARM [AmbaỊ. Ý tưởng của giải p háp này là sử dụng nhiều bus
t rong cùng m ột hệ thống và kết nối chúng với nhau thông qu a các cầu bus (bus
bridge), xem hình 1.3.
Hình 1.3: Mô hình bus phân tầng.
Với ý tưởng này, chúng ta có thể giảm số lượng lỗi IP kết nối trên cùng một bus,
chiều dài củ a các liên két do đó cũng được giảm đi đáng kể. Mỗi bus sẽ có một bộ
p>hân xử bus ricng. Tuy nhiên, giải pháp này gặp phải một vấn đề là việc quản lý
đlịa chỉ các lõi IP sê trở ncn khó khăn hơn khi truyền dữ liệu q ua các cầu bus (dữ
liiệu được truyền từ bus này qu a bus khác thông qu a cầu bus). Ngoài ra, giải pháp
mày vần không thể loại bỏ các vấn đề cố hữu thuộc về bản chất cùa cấu trúc truyền
CHƯƠNG I. ỈIỆ THỐNG TRÊ N CHIP VÀ CÁC KỉẾN t r ú c TRU YỀN t u ô n g t r ể n
8 CHIP
thông dạng bus.
M ột trong những ưu việt của hệ thống bus AMBA là tích hợp cấu trúc crossbar
(với bus tốc độ cao AHB - sẽ trình bàv trong chương 2) cho phcp bus hoạt động với
hiệu năng cao hơn nhiều so với các bus truyền thông truyền thống. Trong chương
tiếp theo chúng ta sẽ làm rõ các đặc điểm chính và ưu nhược điểm của hệ thống
bus AMBA.
Chương 2
Kiến trúc truyền thông AM BA AHB
Chương trước đã trình bày về khái niệm và xu thế ph át triển của mõ hình hộ thống

trên chip. Nội dung của chương cũng đã đồ cập đến tầm quan trọng của việc xây
dựng cốc kiến trúc truyền thông tố c độ cao nhằm tăng hiệu suất hoạt động của hộ
thống theo ycu cầu của các ứng dụng. Chương này sè trình bày tổng quan vồ hộ
thống bus AMI3A A IIB, các đặc tính cơ bản và nguyên lý hoạt dộng nhằm cung
cấp các thông tin cần thiết cho phần nội dung thực nghiệm sẽ được trình bày trong
hai chương tiếp theo.
2.1 Tổng quan về hệ thống bus tốc độ cao A M B A
AHB
Kiến trúc bus tiên tiến dùng cho vi điều khiển (AM BA-Advanced M icrocontroller
Bus Architecture [AMBAspecj) là một kiến trúc bus dành cho các hệ thống trên
chip được công ty ARM đư a ra lần đầu tiên vào năm 1996. Q ua thời gian phát triển,
đến nay kién trúc bus AMBA đã có đốn ba phiên bản, phù hợp với nhiều mục đích
truyền thông khác nhau. Mỗi phiên bản là sự nâng cấp tương ứng với sự phát, triển
của hệ thống trên chip, cũng như yêu cầu về tốc độ và băng thông ngày càng cao
của các hộ thống này. B a phiên bản của hộ thống bus AMBA lần lượt là:
• Bus hệ thống tiên tiến ASB (Advanced System Bus) và bus ngoại vi tiến tién
APB (Advanced Peripheral Bus).
• Hệ thống bus tiên tiến hiệu năng cao AIIB (Advanced Iligh-pcrformancc Bus).
9
10 CHƯƠNG 2. KIẾN THÚC TRƯ YEN THÔNG AM BA AỈỈIÌ
• Giao tiếp mở rộng tiên tiến AXI (Advanced extensible Interface).
AHB là bus hộ thống thế hộ thứ hai của AMBA với mục đích hướng tới các thiết
kố cần hiệu năng cao. Dây là m ột hộ thống bus hỗ trợ đa bus chủ và có khả năng
cung cấp bãng thông rộng với tốc độ truvền dữ liộu cao. Mục đích của bus AIIB là
để đảm bảo quá trình truvền dữ liệu giữa các lõi IP cản độ rộng bus dữ liệu lớn và
tốc độ truyền cao.
M ột số đặc tính của bus AMBA AHB:
• Truyền thông theo khối (burst transfers).
• Phân chia quá (rình truyền (split transactions).
• Chuyển giao bus chủ trong m ột xung đơn.

• Thực thi tại sườn của đơn xung.
• Không dùng chuyển mức ba trạng thái.
• Độ rộng bus dfr liệu có thể thay đổi linh hoạt (từ 8 bit lên đến 1024 bit).
Hình 2.1 mỏ tả cấu trúc cơ bản của một vi điều khiển có sử dụng hệ thống bus
A MB A AHB.
AS B lũ APB Bndge
Hình 2.1: Mô hình vi điểu khiển có sử dụng bus AHB và APB [AMBAspec].
Mặc dù bus ABMA AHB đ ã được chuẩn hoá m ột cách khá đầy đ ủ nhưng cho
đến hiện nay các nghiên cứu liên quan đến kiến trúc bus AHB như tối ưu hiệu năng
hoạt động/ năng lượng ticu th ụ thông qua việc đồ x uất các thu ật toán phân xừ
cũng như đưa ra các cơ chế/ kiến trúc hỗ trợ quá trình triển khai nhằm giảm thời
gian thiết kế hệ thống vẫn tiếp tục được thực hiện. Theo [Conl ilMpao], công suất
■2.2. MÔ HÌNH M Ộ T HỆ TỉỉốN G AMBA AHB 11
tiêu thụ trên bus có thổ giảm đến 22% nếu bus AHB sử dụng m ột th u ậ t toán phân
xử bus hợp lý. Các nghiên cứu đánh giá về hiệu suất truyền thông và công suất tiêu
thụ của bus AMBA AHB cũng được thực hiện, chủ yếu là để có thế so sánh với
phương thức truvền thông NoC vừa mới ra đời. Tuy những nghicn cứu này chỉ ra
rằng hiệu suất của NoO vượt, trội hơn bus AHB, nhưng khả năng hoạt động của bus
AHB là hoàn toàn đ áp ứng đưực yêu cầu truyền thông của hầu hết các SoC hiện
nay [KanishkaOlpao, Caldari03slp, ShaíìxOSmbp]. M ột hướng nghiên cứu về kiến
trúc bus AM BA cũng đang được chú ý, đó là viộc thiết kế các hộ thống bus AMBA
có khả năng tái cấu hình. Mục đích của các nghicn cứu này là xây dựng ncn các hộ
thống bus AMBA thông minh, có khả năng tự cấu hình lại để thích nghi với tình
trạng truyền thông hiện tại của hộ thống. Việc tái cấu hình thường tập tru ng chủ
yếu vào việc thav đổi th u ật toán phân xử bus hoặc thav dổi cấu trúc bus để thích
ứng với thông lượng truyền thông của bus [Sedaghti06iafỊ.
2.2 Mô hình một hệ thống AM B A AHB
Một hộ thống AMBA AHB bao gồm những thành phần chính như: dơn vị chủ bus,
đơn vị tớ bus, bộ phân xử, bộ giải m ã địa chỉ, các bộ phân kênh và được kết nối
với nhau như hình 2.2. Trong đó, đơn vị chủ bua (bus m aster) cho phốp khởi động

việc đọc và ghi bàng cách cung cấp địa chỉ và thông tin đièu khiển. Lưu ý rằng tại
một thời điểm thì chỉ có m ột chủ bus được phép hoạt động. Còn mỗi đơn vị tớ bus
(bus slave) sẽ đáp ứng m ột hoạt động đọc hay ghi trong m ột khoảng không gian địa
chỉ được định trước. Cấc tín hiệu của đơn vị tớ sẽ trả về cho đơn vị chủ bus biết
quá trình truyền dữ liệu th àn h công, th ấ t bại hay đang được tiến hành.
Bộ phân xử bus (arbiter) được sử dụng để đảm bảo tại một thời điểm chỉ có
duy nhất một bus chủ được phép thực hiện quá trình truyền dữ liệu, đồng thời nó
cũng quản lý thứ tự ưu tiên truy cập bus của các bus chủ. Bộ phân xử bus chỉ tồn
tại trong hệ thống bus AHB có nhiều bus chủ. Bộ giải m ã tín hiệu địa chỉ (address
decoder) được dùng để giải m ã địa chỉ của mỗi lần truyền và cung cấp tín hiệu để
lựa chọn đơn vị tớ cần truyền đến. Các bộ phân kênh tín hiộu (m ultiplexor) là các
bộ phân kcnh tín hiệu địa chỉ và tín hiệu dữ liệu trong bus, để chuyển các tín hiệu
này đến đơn vị chủ bus chủ và đơn vị tớ đang th am gia vào quá trình truyền thông.
Khi hệ thống không có yêu cầu nào về truy cập bus. bộ phân xử bus sẽ cấp
quyền truy cập cho m ột đơn vị chủ bus, đơn vị chủ bus này được gọi là đơn vị chủ
bus m ặc định (default m aster). Vai trò của đơn vị chủ bus mặc định có thể được
trao cho một đơn vị chủ bus bất kỳ trong hệ thống, việc này được quy định bởi
người thiết kế hệ thống. Dơn vị tớ mặc định (default slave) là đơn vị bus tớ sẽ tham
gia vào quá trình truyền khi có một yêu cầu truyền đến một địa chỉ không nằm
12 CHƯƠNG 2. KIẾN TRÚC TR U YỀN t h õ n g AMHA AỈIB
H B U S R ỈO x
rbiter
Master
#1
HA DO R
HWDATA
Decoder
Master
#2
Hình 2.2: Kiến trúc bus AMBA AHB [AMBAspccỊ.

trong bản đồ địa chi. Việc triển khai đơn vị tớ m ặc định là cần thiết khi hộ thống
không sử dụng hết bản đồ địa chỉ. Đơn vị tớ mặc định thường được thực thi trong
hộ thống như là m ột thành phần của bộ giải mã địa chỉ.
Theo như hình 2.2, tấ t cả các đơn vị chủ bus sẽ phát quảng bá tín hiệu địa chỉ
và tín hiệu điều khiổn để thông báo quá trình truyền cần thực hiện. Bộ phân xử sẽ
quyết định đơn vị chủ bus nào được quyền truy cập bus và điều khiển các bộ phân
kcnh để chuyển tín hiệu của đơn vị chủ bus đó đến tấ t cả các đơn vị tớ. Bộ giải
m ã địa chỉ sẽ dựa vào tín hiệu địa chỉ để chọn ra đơn vị tớ tham gia vào quá trình
truyền.
2.3. HOẠT DỘNG CỦA HỆ T HốN G AMBA AI IB 13
2.3 Hoạt động của hệ thống AM B A AHB
Dể thiết kố và xây dựng được hệ thống bus AIIB đúng theo đặc tả của I1Ó thì chúng
ta cần nắm rõ nguyên lý hoạt động của hệ thống bus này. T heo ỊAMBAspec] thi
hoạt động của hộ thống bus AMBA AHB có thể được m ô tả như sau.
Đo bắt đầu m ột quá trình truyền, đơn vị chủ bus phải gửi tín hiệu yêu cầu quyền
truy cập bus đốn bộ phân xử. Bộ phân xử sẽ quan sát trạng th ái truy cập hiện tại
của các đơn vị chù bus và gửi tín hiệu báo hiệu khi nào đơn vị chủ bus dó được sử
dụng bus. Khi m ột đơn vị chủ bus được phép truy cập bus, nó sẽ bắt đầu một qu á
trình truyền bằng cách phát đi các tín hiệu địa chỉ và tín hiệu điều khiển. Những
tín hiệu này sẽ cung cấp thông tin về địa chỉ, hướng truyền và độ rộng của quá
trình truyền, cũng như báo hiộu nếu đây là một quá trình truyền khối. Hộ thống
bus hỗ trợ hai dạng truyền khối là: quá trình truyền khối với địa chỉ tăng và quá
trình truyền khối với địa chỉ bị cuộn lại khi đén địa chỉ biên.
Trong các quá trình truyền, một bus ghi dữ liệu sẽ được sử dụng để chuyển dữ
liệu từ đơn vị chủ bus đến đơn vị tớ và một bus đọc dữ liệu sẽ được dùng để chuyển
dữ liệu từ dơn vị tớ đến đơn vị chủ bus. Mọi quá trình truyền đều bao gồm: một
chu kỳ cho việc truyền tín hiộu địa chỉ, điều khiổn và m ột hoặc nhiều chu kỳ cho
việc truyền dữ liệu. Chu kỳ dành cho việc truyền địa chỉ không cần mở rộng do tấ t
cả các đơn vị tớ phải lấy m ẫu địa chỉ trong suốt thời gian truyền. Tuy nhiên chu
kỳ truyền dữ liệu lại có thể được mờ rộng nhờ vào tín hiệu HREADY. Khi ỏ mức

thấp, tín hiệu này sẽ tạo ra m ột trạng thái chờ trong quá trình t ruyền và cho phép
đơn vị tớ có them thời gian đổ cung cấp hoặc lấy m ẫu dữ liệu.
Trong m ột q uá trình truyền, đơn vị tớ sẽ thông báo các trạng thái hiện tạ i cùa
qu á trình truyền bằng cách dùng tín hiệu phản hồi HRESPị 1 : 0]. Tín hiệu này gồm
bốn trạng thái như sau:
• OKAY: được dùng đổ báo hiệu quá trình truyền đang diỗn ra bình thường và
khi tín hiệu HREADY chuyển mức HIGH thì báo hiệu là quá trình truyền đã
hoàn tất.
• ERROR: báo hiệu có m ột lỗi trong q u á trình truyền đã p hát sinh và do đó
quá trình truyền không thành công.
• RETRY và SP LIT : cả hai trạng thái này đều báo hiộu quá trình truyền không
thể hoàn thành ngay lập tức, nhưng đơn vị chủ bus có thể tiếp tục thử truyền
lại.
14
CHƯƠNG 2. KIẾN TRÚC TRU YỀN TIỈỎNG AMBA AIỈỈỈ
2.4 Các chế độ truyền thông của bus AM BA AHB
Bus AMBA AHB hỗ trợ các chế độ truyền thông khác nhau nhằm đáp ứng yêu
cầu của ứng dụng như: chế độ truyền thông cơ bản không có trạn g thái đợi, l.ruyền
thông cơ bản có trạng thái đợi, truyền thông khối.
M ộ t q u á t r ìn h tru y ề n cơ b ả n , k h ô n g có t r ạ n g th á i đ ợ i (Hình 2.3) bao
gồm 3 bước cơ bản:
• Dơn vị chủ bus phát tín hiộu địa chỉ và tín hiệu điều khiển lên bus tại sườn
lên của xung HCLK.
• Đơn vị tớ sẽ lấv m ẫu địa chỉ và thông tin điều khiển ở sườn lcn của xung nhịp
tiếp theo.
• Sau khi đơn vị tớ lấy m ẫu tín hiệu địa chì và điều khiển, nó có th ể bắt dầu xử
lý và phát tín hiệu dữ liệu cũng như tín hiệu phản hồi thích hợp về cho đơn
vị chủ bus. Dồng thời đơn vị tớ SC p hát tín hiệu HREADY ở mức cao đổ báo
hiệu quá trình truyền thành công.
Pha dia chỉ

P ha d ơ
k ệ u
M C L K
H A D D R Ị3 1 :0}
C o n tro l
H W D A T A J 3 1 :0]
H R E A D Y
H R D A T A [3 1 :0 ]
:xx
:xx
I)Ỡ C
:xx
: X
3
C
C o n tr o l
L
X X
X X
X Z X
D a t a
(A )
X
_ _ _
X lt X X
X X -
D o c :
) 0 T
T X _
Hình 2.3: Q uá trình truyền thông cơ bản, không có trạng thái đợi trên bus AMBA

AHB.
Q u á tr ì n h tr u y ề n cơ b ả n , có tr ạ n g th á i đ ợ i được m ô tả trong hình 2.4. Một
dơn vị tớ có thẻ chèn thêm các trạng thái đợi vào trong pha dữ liệu của bất kỳ quá
trình truyền nào đổ cho phép quá trìn h truyền có them thời gian hoàn thành. Diều
này được thực hiện như sau: ô đầu pha dữ liệu, đơn vị tớ sẽ đưa tín hiệu HREADY
về mức Ihấp để báo hiệu q uá trình truyền chuyển qua trạng thái đợi. Khi dữ liệu
2.4. CÁC CHỀ D ộ TRUYỀN THÔNG CỦA BUS AMBA A im
15
cho qu á trìn h truyền đ ã sẵn sàng, đơn vị tớ sẽ chuyển tín hiệu HREADY quay lại
mức cao tại sườn lẽn của xung HCLK, báo hiệu quá trình truyền thàn h công.
HCLK
HADDR13,:0' m m
_______ZXL
^ ' ~TÍ ^DCX XX-
Hình 2.4: Quá trình truyền thông cơ bản. có trạng thái đợi trên bus AMBA AHB.
Lưu V rằng, với qu á trình ghi dữ liệu, đơn vị chủ bus sẽ giữ dữ liệu ổn định trong
suốt các chu kỳ mở rộng. Còn với quá trình đọc dữ liệu thì đơn vị tớ chỉ phải cung
cấp dử liệu vào cuối chu kỳ cuối cùng. Khi một quá trình truyền được mở rộng như
trên, nó sẽ tác động đến việc mở rộng pha địa chỉ của quá trình truyền tiếp theo
như chỉ ra trong hình 2.5. Ta có thể thấy qu á trình truyền đến địa chỉ B có thêm
MCLK J I
________

________

________

_________
________
HAOORPVO! ■(); m )0 r ~ n ~ H P C X

~ w Control 'yr v Con if01 y y Comroi Y ~ y Y V
Conro Ả Ă «») A A J g L A A
______
________
ẢJ\
__________
A A
“ »*»’*» PCX m r n g ~ r ~ r ^ T T
—
ZD
V u
_ _ _
D
V n :
XX X xw ~ Xa j C
Hình 2.5: Ảnh hưởng của trạn g thái đợi đến pha địa chỉ của quá trình truyền tiếp
theo.
16 CHƯƠNG 2. KỈỂN TRÚC TRU YỀN t h ô n g AMIiA A IM
một chu kỳ đợi nên việc mở rộng pha dữ liệu của nó sẽ ảnh hưởng đến việc mỏ rộng
pha địa chỉ của quá trình truyền đến địa chỉ c.
Q u á tr ìn h tr u y ề n th e o khố i (b u rs t tr a n sfe r): Ngoài các chế độ truyền cđ
bản, hệ thống bus AHB hỗ trợ q uá trình truyền theo khối bao gồm truyền đơn,
truyền khối với chiều dài khối bất kỳ, truyền khối với các nhịp 4. 8 và 16. Giao thức
này hỗ trợ cả hai kiểu truyền là truyền khối với địa chỉ tăng dần - truyền khối t ăng
(incrementing burst) và truyền khối với địa chỉ cuộn - truyền khối cuộn (wrapping
bu rst).
Q uá trìn h truyền khối với địa chỉ tăng dần SC truy cập các vị trí địa chỉ m ột cách
tuần tự và địa chỉ của mỗi lần truyền trong truyền khối tăng theo địa chỉ của lần
truyền trước. Đối với quá trình truyền khối với địa chỉ cuộn, nếu địa chỉ bắt dầu của
qu á trình truyền không trùng với tổng số byte trong khối (tổng byte = kích thước

* số nhịp (beats)) thì đ ịa chỉ của các quá trình truyền sẽ bị quav trỏ lại đến biên.
Thông tin về quá trình truyền khối sẽ được cung cấp bởi tín hiệu HBURST\2 : u|
và có 8 kiểu truyền được định nghĩa như trong bảng 2.1.
Bảng 2.1: Các kiểu truyền khối được bus AMBA AIIB hỗ trợ
H B U R S T ị2 : 0] K iều M ô t ả
000 SINGLE Truyền đơn
001
1NCR
Truyền khối tàng với độ dài b ất kỳ
010 W R AP4 Truyền khối cuộn với nhịp 4
011
INCR4 Truyền khối tăng với nhịp 4
100 W RAP8 Truyền khối cuộn với nhịp 8
101
INCR8 Truyền khối tăng với nhịp 8
110 W RAP16 Truyền khối cuộn với nhịp 16
111 INCR16 Truyền khối tăng với nhịp 16
Trong m ột số trường hợp, quá trình truyền đơn có thể được thực hiện bằng cách
sử dụng quá trình truyền khối tăng có chiều dài bất kỳ m à trong đó mỗi khối truyền
SC có chiều dài bằng một. Một quá trình truyền khối tăn g có thể có chiều dài bất
kỳ nhưng giới hạn là không được quá 1 KBytes địa chỉ biên.
M ột quá trình truyền khối tang với nhịp 4 được minh họa bằng giản (tồ xung
ở hình 2.6. Trong qu á trìn h này, khối truyền đàu tiên được thực hiện ở địa chỉ
/(,00000038. Các khối tiếp theo sẽ có địa chỉ tăng tuần tự với giá trị mồi lần tăng là
Abytes và kết thúc ở khối /ỉ00000044.
•2.4. CÁC CHỀ DỒ TRU YỀN TIỈÔNC, CỦA BUS AMBA Aìltì
17
H C L K
H T R A N S J 1 : 0 | ~ỴỴ'nQKseo ỵỵ
M A D D R Ị3 1 :0 J ’ V y o»>e JX X

H B U R S T I2 0 ) | ỵ ỵ
H W R I T E
___
! „
_
_______
X K Z _
H S I Z E |2 : 0 |
H P R O T Ị3 :0 J
H W D A T A J31 :0)
H R E A D Y
H R D A T A [31 :0J 2 j ( X
XX'
) O C
w _
X .
ZZXX
Q SÃ ĩiõ nõr
__»<mjL
Ww [
(0»3Ồ>
D~
)0C
X)Cj
IX>; :-
v~
'1
___
V ’Ỵ obìb V Y bau* Y V ^ '^ Y Y
A

____
A.&3.C A
_
A g».*oj A A HaiiiA A
V
VD5E V ■ VDSi \ / *\/DSĨ Y"': ' VOỂI w
/©i’ Ả____h
_______
h±-_± 'A
____AẢ
M
xxizzlxx
XX
:X)C
xx:
: x x
xx:
XX
xy:
Hình 2.6: Truyền khối tăng với nhịp 4.
2.4.1 Thông báo về quá trình truyền của đơn vị chủ bus
Khi diễn ra m ột q uá trình truyền thông, đơn vị chủ bus sc thõng báo cho bộ phân
xử và đơn vị tớ về kiểu truyền trông đang được thực hiện. Việc thông báo này giúp
cho bộ phãn xử và đơn vị tớ có thể biết được quá trình truyền nào đang diễri ra.
cũng như kết hợp cùng với tín hiệu
HBƯRST đổ giám sát quá trình truyền. Diều
này cho phép bộ phân xử xác định được thời điểm thay đổi các tín hiệu cấp quyền
truy cập bus, dồng thời báo cho đơn vị tớ biết vồ tình trạng sẵn sàng của đơn vị chủ
bus đé có thổ truyền d ữ liệu m ột cách hợp lý. Các qu á trình truyền trên hộ thống
bus AHB có thể là m ột trong bốn kiểu truyền: IDLE, BUSY, NONSEQ, SEQ như

dược trình bày trong bảng 2.2. Việc m ã hóa các kiểu truyền này sỗ được thực hiện
thông qua tín hiệu HTRANS truyền từ bus chủ sang bus tớ.
2.4.2 Phân chia một quá trình truyền
Dể sử dụng bus m ột cách hiệu quả, tránh tình trạn g bus rỗi, AHB có thể phân chia
các quá trình truyền để tận dụng thời gian bus rỗi khi các đơn vị tớ cần nhiều thời
gian hơn đổ xử lý dữ liộu. Có hai phương pháp đổ phân chia các qu á trình truyền
đó là truyền R E TRY và truyền SPLIT. Hai phương pháp này được thực hiện tương
tự như nhau. Sự khác nhau giữa hai phương pháp chỉ là sự thay đổi quvền ưu tiên
tru y cặp bus của bộ phân xử. Một quá trình truyền bị phân chia bao gồm các bước
sau:
1. Dơn vị chủ bus b ắt đầu quá trìn h truyền theo cùng m ột cách như các quá
trình truyền thông thường khác và phá t đi các tín hiộu địa chỉ và điều khiển.
ĐAI HỌC Q U Ố C G I A H À NỘI
llỳỤNG 1AM IH Ò N G «ttv IhU v i ệ n
00
Ơ
6

QQOQOÚ