Báo cáo bài tập lớn môn điện tử số

HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG
KHOA ĐIỆN TỬ VIỄN THÔNG
BÁO CÁO BÀI TẬP LỚN MÔN
ĐIỆN TỬ SỐ
Bài số 11: Thiết kế 1 khối ALU 4 bit thực hiện các phép tính toán học và logic
Mô hình hệ thống
Thực hiện chức năng logic: AND,OR,NOT,NAND,NOR,XOR,XNOR
Thực hiện các phép toán: cộng, trừ, nhân, chia.
Giảng viên hướng dẫn: ThS. TRẦN THÚY HÀ
Nhóm Sinh viên thực hiện: TRỊNH CÔNG THỨC
NGUYỄN VĂN HUY
MAI XUÂN DUY
NGUYỄN VIỆT TIẾN
Hà Nội, tháng 5/2012
1
MỤC LỤC

Bài 1: Thiết kế mạch thực hiện chức năng logic.
1.1 Khảo sát IC tách kênh/giải mã tiêu biểu 74LS138
1.2 Ứng dụng IC 74138 vào thiết kế mạch thực hiện chức năng logic.
Bài 2: Thiết kế mạch thực hiện chức năng cộng trừ 2 số nhị phân 4 bit.
2.1 Tìm hiểu IC 74LS83
2.2 Thiết kế mạch cộng trừ sử dụng IC 74LS83
Bài 3: Thiết kế mạch thực hiện chức năng nhân 2 số nhị phân 4 bit.
3.1 Nhân hai số nhị phân
3.2 Mạch nhân 2 số nhị phân 4 bit dùng 3 IC 74LS38 thiết kế như hình
Bài 4: Thiết kế mạch thực hiện chức năng chia 2 số nhị phân 4 bit.
4.1 Chia 2 số nhị phân
Bài 5: Tìm hiểu cấu tạo,tính năng của IC 74LS181 và khối ALU 4 bit.
5.1 Mục đích
5.2 Thiết kế ALU

2
Bài 1: Thiết kế mạch thực hiện chức năng logic: AND, OR, NOT, NAND, NOR,
XOR, XNOR .
1.1 :Khảo sát IC tách kênh/giải mã tiêu biểu 74LS138
• 74LS138 là IC MSI giải mã 3 đường sang 8 đường hay tách kênh 1 đường sang 8 đường
thường dùng và có hoạt động logic tiêu biểu, nó còn thường được dùng như mạch giải mã
địa chỉ trong các mạch điều khiển và trong máy tính.
• Sơ đồ chân và kí hiệu logic như hình dưới đây :
Hình 1: Kí hiệu khối và chân ra của 74LS138
• Trong đó
o A0, A1, A2 là 3 đường địa chỉ ngõ vào
o E1, E2 là các ngõ vào cho phép (tác động mức thấp)
o E3 là ngõ vào cho phép tác động mức cao
o O0 đến O7 là 8 ngõ ra (tác động ở mức thấp )
Hình 2: Cấu trúc bên trong 74LS138

1.2 Ứng dụng IC 74138 vào thiết kế mạch thực hiện chức năng logic.
3
1
1
U86
OR
U87
AND
A
1
B
2
C
3

E1
6
E2
4
E3
5
Y0
15
Y1
14
Y2
13
Y3
12
Y4
11
Y5
10
Y6
9
Y7
7
U88
74LS138
1
0
0
1
1
U89

NOT
A1B1
IC 74LS138
OR
U90
AND
U91
AND
U92
AND
U93
OR
U94
OR
U95
OR
0
1
1
0
0
0
A2B2 A3B3 A4B4
1
1
0
T1
T2
T3
T4

Hình 3: mạch thực hiện chức năng logic OR sử dụng IC 74138
Khối Logic Đầu vào lựa chọn chế độ hoạt động
T4 T3 T2 T1
AND 1 0 0 0
OR 1 0 0 1
NOT 1 0 1 0
NAND 1 0 1 1
NOR 1 1 0 0
XOR 1 1 0 1
XNOR 1 1 1 0
Khối logic

Khối tính toán
1 1 1 1
0 x x x
Bảng 1: bảng điều khiển lựa chọn chế độ hoạt động của mạch thực hiện chức năng logic
4
U13
AND
U14
AND
U15
AND
U16
AND
U18
OR
U19
OR
U20

OR
U25
OR
1
1
0
1
1
0
1
0
1
0
1
1
A1
A2
A3
A4
B1
B2
B3
B4
U26
AND
U27
AND
U28
AND
U29

AND
U30
AND
U31
AND
U32
AND
U33
AND
U34
NOT
U35
NOT
U36
NOT
U37
NOT
U38
AND
U39
AND
U40
AND
U41
AND
U43
NAND
U42
NAND
U44

NAND
U45
NAND
U46
AND
U47
AND
U48
AND
U49
AND
U50
NOR_2
U51
NOR_2
U52
NOR_2
U53
NOR_2
U54
AND
U55
AND
U56
AND
U57
AND
U58
XOR
U59

XOR
U60
XOR
U61
XOR
U62
AND
U63
AND
U64
AND
U65
AND
1
2
3
U66:A
4077
5
6
4
U66:B
4077
8
9
10
U66:C
4077
12
13

11
U66:D
4077
U67
AND
U68
AND
U69
AND
U70
AND
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0

0
0
0
0
0
A
1
B
2
C
3
E1
6
E2
4
E3
5
Y0
15
Y1
14
Y2
13
Y3
12
Y4
11
Y5
10
Y6

9
Y7
7
U17
74LS138
0
0
1
1
U71
NOT
U72
NOT
U73
NOT
U74
NOT
U75
NOT
U76
NOT
U77
NOT
AND
OR NOT NAND NOR XOR XNOR
74LS138
1
T1
T2
T3

T4
M
IC giai ma dia chi
Hình 4: Mạch thực hiện chức năng logic
Bài 2: Thiết kế mạch thực hiện chức năng cộng trừ 2 số nhị phân 4 bit.
2.1 Tìm hiểu IC 74LS83
Để thiết kế mạch thực hiện chức năng cộng trừ ta sử dụng IC 74LS83

Hình 5:Kí hiệu khối và chân ra 74LS83

Trong đó 2 số 4 bit vào là A
4
A
3
A
2
A
1
và B
4
B
3
B
2
B
1
Số nhớ ban đầu là C
0
Vậy tổng ra sẽ là C
4

S
4
S
3
S
2
S
1
, với C
4
là số nhớ của phép cộng
Ta cũng có thể nối chồng IC cộng lại với nhau để cho số bit gấp đôi. Khi đó bit MSB (C
4
) của tầng
đầu được nối tới ngõ vào nhớ ban đầu (C
0
) của tầng sau.
5
Hình 6: Mạch logic của 74LS83
Bảng 2: Bảng sự thật của mạch cộng 4 bit 74LS83:
2.2 Thiết kế mạch cộng trừ sử dụng IC 74LS83
Mạch cộng 4 bit:
Sơ đồ 1: mạch cộng 4 bít
6
Đây là một mạch cộng song song vì các hàng được cộng cùng một lúc tuy nhiên như cấu
trúc mạch ở trên thì các bit ra của tổng không phải là đồng thời bởi vì các phép cộng ở các bit
cao thì chậm hơn do phải chờ bit nhớ ở phép cộng trước đưa tới. Tức là đã có trì hoãn làm giảm
tính đồng bộ của mạch. Nếu thêm vào mạch cho phép cung cấp sẵn các bit nhớ để phục vụ cho
các phép cộng ở các hàng được cùng lúc thì sẽ khắc phục được điểm này. Với công nghệ tích
hợp cao, việc thêm mạch cung cấp sẵn các bit nhớ trở nên dễ dàng hơn khi đó mạch trở thành

mạch cộng có số nhớ nhìn trước.
Mạch trừ 4 bit:

Mạch trừ 4 bit song song Trừ 4 bit nối tiếp
Sơ đồ 2: mạch trừ 4 bít
Mạch cộng trừ kết hợp
7
Bây giờ nếu thêm vào một số cổng
logic cần thiết ta đã có 1 mạch có thể
cộng hay trừ tuỳ theo ngõ vào điều
khiển CT
Khi CT = 0, các cổng XOR có 1
ngõ ở thấp nên cho số B qua không bị
đảo, tức là mạch thực hiện phép cộng
Khi CT = 1, các cổng XOR có 1
ngõ ở cao nên hoạt động như 1 cổng
NOT, số B bị đảo, khi này mạch thực
hiện phép cộng A + (-B) tức là phép trừ.
Co3 là bit LSB của tổng được vòng
trở lại (qua cổng AND) về Ci0; sẽ cho
phép cộng nhiều bit.

sơ đồ 3: Mạch cộng trừ dùng bù 1
Ngoài cách dùng bù 1, ta cũng có
thể dùng bù 2 (lấy bù 1 rồi cộng thêm 1)
để thực hiện phép toán trừ nhị phân kể
cả số có dấu. Cách này được sử dụng
phổ biến ở VXL và máy tính.
Hình bên là mạch cộng trừ 2 số 4
bit dùng bù 2. Để ý là mạch khá giống

như nó ở cách dùng bù 1 nhưng bit nhớ
ra cuối cùng không cần đem về tầng
đầu. Tổng hay hiệu ra ở dạng bù 2,
muốn lấy đúng kết quả thì phải chuyển
trở lại.
Khi đó mạch cộng trừ nhị phân 4
bit dùng bù 2 sẽ như sau :

sơ đồ 4: Mạch cộng trừ dùng bù 2
Ta có mạch cộng trừ 2 số 4 bít được mô phỏng bởi proteus như hình vẽ:
8
U15
AND
U16
AND
0
0
U30
AND
U31
AND
U32
AND
U33
AND
0
0
0
0
1

U77
NOT
AND
OR
A1
10
S1
9
A2
8
S2
6
A3
3
S3
2
A4
1
S4
15
B1
11
B2
7
B3
4
B4
16
C0
13

C4
14
U78
74LS83
U79
XOR
U80
XOR
U81
XOR
U82
XOR
0
1
1
1
S1
S2 S3 S4
1
C4
0
Dieu Khien Cong (M=0) Va Tru (M=1)
Ket Qua Cong / Tru
M
74LS38
Hình 7: mạch thiết kế cộng trừ 4 bit
M Phép Tính Biểu Thức
M=0 Cộng A4A3A2A1+B4B3B2B1=C4S4S3S2S1
M=1 Trừ A4A3A2A1- B4B3B2B1=S4S3S2S1
Bảng3: Bảng điều khiển tính năng cộng trừ:

Ví dụ:
Cộng: 11(1011) + 5(0101) = 16(10000)
Trừ: 11(1011) - 5(0101) = 6(0110)
Bài 3: Thiết kế mạch thực hiện chức năng nhân 2 số nhị phân 4 bit.
3.1 Nhân hai số nhị phân
Phép tính nhân trong hệ nhị phân cũng tương tự như phương pháp làm trong hệ thập phân. Hai số A
và B được nhân với nhau bởi những tích số của các kí số 0 và 1 của A và B: với mỗi con số ở B, tích
của nó với số một con số trong A được tính và viết xuống một hàng mới, mỗi hàng mới phải chuyển
dịch vị trí sang bên trái 1 bit. Tổng của các tích cục bộ này cho ta kết quả tích số cuối cùng.
Ví dụ: 9 x 6 = 54 (1001 x 110 = 110110)
Để dễ hiểu, bạn xem 2 hình dười đây, hình thứ nhất biểu diễn cách nhân 2 số thập phân và hình thứ 2
là cách nhân 2 số nhị phân.
9
Nhân 2 số thập phân
Nhân 2 số nhị phân
10
3.2 Mạch nhân 2 số nhị phân 4 bit phải dùng 3 IC 74LS38 được thiết kế như hình sau:
B4B3B2B1
A4A3A2A1
A1
10
S1
9
A2
8
S2
6
A3
3
S3

2
A4
1
S4
15
B1
11
B2
7
B3
4
B4
16
C0
13
C4
14
U1
74LS83
A1
10
S1
9
A2
8
S2
6
A3
3
S3

2
A4
1
S4
15
B1
11
B2
7
B3
4
B4
16
C0
13
C4
14
U2
74LS83
A1
10
S1
9
A2
8
S2
6
A3
3
S3

2
A4
1
S4
15
B1
11
B2
7
B3
4
B4
16
C0
13
C4
14
U3
74LS83
U4
AND
U5
AND
U6
AND
U7
AND
U9
AND
U10

AND
U11
AND
U8
AND
U12
AND
U21
AND
U22
AND
U23
AND
U24
AND
U83
AND
U84
AND
U85
AND
?
?
?
?
?
?
?
?
P8 P1P7

Hình 8: mạch nhân 2 số 4 bit
VD: nhân 2 số
1101(13) x 0110(6) =01001110(78)
Bài 4: Thiết kế mạch thực hiện chức năng chia 2 số nhị phân 4 bit.
4.1 Chia 2 số nhị phân
Phép chia số nhị phân tương đối phức tạp hơn phép cộng, trừ và nhân. Cách chia số nhị
phân cũng giống như chia 2 số thập phân, do đó các bạn cần nắm vững cách chia trên số thập phân,
đồng thời cần nắm vững cách trừ 2 số nhị phân. Đầu tiên hãy xem hình 1 để nhớ lại cách chia 2 số
thập phân, sau đó xem hình 2 các bạn sẽ hiểu cách chia số nhị phân.
11
Chia 2 số thập phân
12
Chia 2 số nhị phân
Bài 5: Tìm hiểu cấu tạo,tính năng của khối ALU 74LS181.
5.1 Mục đích
-Thực hiện chức năng logic: AND, OR, NOT, NAND, NOR, XOR, XNOR.
- Độ dài các toán hạng là 4-bit.
- Các ngõ nhập function-select gồm có: M , S0 ,S1 ,S2 ,S3
- Các tác vụ ALU thực hiện được cho trong bảng 1
S
3
S
2
S
1
S
0 M
Chức
năng
T

ác vụ
H L H H H A.B
A
ND
H H H L H A+B
O
R
L L L L H ~A N
13
OT
L H L H H ~B
N
OT
L H L L H ~(A.B)
N
AND
L L L H H
~(A+B
)
N
OR
L H H L H A(+)B
X
OR
H L L H H
~(Ai
(+) Bi)
X
NOR
Bảng 4: Bảng chức năng của ALU cần thiết kế

Sơ đồ 5:Sơ đồ khối của một ALU 4-bit
5.2 Thiết kế ALU
Ta dùng nguyên tắc "chia để trị" để thiết kế ALU. Các này module hoá bản thiết kế thành các
phần nhỏ hơn, dễ quản lý hơn và có thể tái sử dụng. Cách tiếp cần này giúp mọi thứ có tính hệ
thống hơn và có thể phát triển những hệ thống phức tạp.
ALU 4-bit là 4 ALU 1-bit
Nếu xét về cấu trúc, ta có thể xem một ALU n-bit được cấu thành từ n ALU 1-bit. Như vậy để
thiết kế một ALU 4-bit, ta chỉ cần thiết kế một ALU 1-bit. Sau đó, có thể ghép nối 4 ALU 1-bit
này lại với nhau để tạo thành ALU 4-bit. Mỗi ALU 1-bit như vậy được gọi là một bit-slice.
Cách này có tính sử dụng lại rất cao và được dùng khá nhiều trong kỹ thuật thiết kế phần cứng,
chẳng hạn thiết kế bộ nhớ.
Để thiết kế một bit-slice, có nhiều cách khác nhau. Một cách có thể là viết bảng sự thật để thiết
kế. Bảng này có 8 ngõ nhập (M, S3 , S2 , S1, S0, C0, Ai, Bi) và hai ngõ xuất là Fi và Ci+1.
Cách này nếu viết bằng tay thì khá công phu, nhưng hiệu quả.
ALU gồm A v L
Nếu xét về chức năng, ta có thể phân ALU thành hai phần chuyên biệt, một về logic và một về
toán học. Sau đó, có thể dùng một MUX 2:1 để kết hợp hai khối này. Cách này có ưu điểm là
14
thiết kế từng khối nhỏ sẽ dễ hơn so với thiết kế một bit-slice, vốn cần thiết kế một ALU hoàn
chỉnh. Hình sau thể hiện sơ đồ khối của một bit-slice ALU thực hiện theo ý tưởng này:
Sơ đồ 6:Sơ đồ khối của một ALU phân theo chức năng
Những việc cần làm:
Thiết kế MUX Những việc sau đây nên làm trước:
• Thiết kế MUX: bộ phận này được dùng nhiều và nên được thiết kế sẵn. Sau khi thiết kế, ghi lại
chi tiết vào bản báo cáo thí nghiệm
• Thiết kế bộ phận xử lý logic: có thể lựa một trong các cách sau, tuy nhiên phải nêu được
nguyên nhân tại sao lại chọn cách đó.
. Sử dụng các cổng logic và MUX 4:1
• Thiết kế bộ phận xử lý toán học: vẫn có thể dùng nhiều cách khác nhau. Cách khá hay là dùng

lại các module thiết kê trước đây như bộ Full Adder. Khi đó chỉ cần quan tâm đến xử lý đầu
vào dùng cho bộ cộng này. Như hình 3, ta chỉ cần thiết kế thêm hai thành phần A logic và B
logic. Hai hành phần này có chức năng đưa ra các tín hiệu thích hợp tùy thuộc tín hiệu nhập S1
và S0. Để thiết kế hai thành phần này, cách thông dụng là dùng bảng sự thật, sau đó dùng bảng
Karnaugh để tối ưu hóa hàm kết quả, và hiện thực trong Verilog với dạng instance các cổng.
15

Sơ đồ 7: Sơ đồ khối của bộ xử lý tóan học
S1 S0 Ai
Xi
(A logic )
S1 S0 Bi
Yi
( B logic )
0 0 0 . 0 0 0 .
0 0 1 . 0 0 1 .
0 1 0 . 0 1 0 .
0 1 1 . 0 1 1 .
1 0 0 . 1 0 0 .
1 0 1 . 1 0 1 .
1 1 0 . 1 1 0 .
1 1 1 . 1 1 1 .
Bảng 5: Bảng sự thật cho hai khối A logic và B logic
ALU 74LS181
A
0
– A
3
: dữ liệu nhị phân 4 bit vào (A = A
3

A
2
A
1
A
0
)
B
0
– B
3
: dữ liệu nhị phân 4 bit vào (B= B
3
B
2
B
1
B
0
)
Hình 9:Khối ALU 74LS181
16
C
YN
: số nhớ ban đầu vào (tác động ở mức thấp)
S
0
– S
3
: Mã số chọn (S = S

3
S
2
S
1
S
0
) để chọn chức năng của ALU.
M điều khiển kiểu (chế độ) hoạt động logic (M =1) hay số học (M = 0).
Q
0
– Q
3
: dữ liệu nhị phân 4 bit ra tác động ở thấp (Q = Q
3
Q
2
Q
1
Q
0
).
C
YN + 4
số nhớ ra (tác động thấp). Ở phép trừ nó chỉ dấu của kết quả :
o Logic 0 chỉ kết quả dương.
o Logic 1 chỉ kết quả âm ở dạng số bù 2.
Ngõ số nhớ vào Cn và ngõ số nhớ ra CYN+4 cho phép nối chồng nhiều IC 74LS181.
A = B : logic 1 ở ngõ vào này chỉ A = B, logic 0 chỉ A ≠ B.
G (carry generate output) và P (carry propagate input) : hai ngõ này được dùng khi

nối chồng các IC 74LS181.
Hoạt động logic của 74181 được trình bày ở bảng chức năng dưới đây
17
A0
2
A1
23
A2
21
A3
19
B0
1
B1
22
B2
20
B3
18
CN
7
S0
6
S1
5
S2
4
S3
3
M

8
F0
9
F1
10
F2
11
F3
13
A=B
14
CN+4
16
G
17
P
15
U1
74LS181
0
1
0
1
1
0
0
1
1
0
0

1
0
0
1
1
1
0
A0
A1
A2
A3
B0
B1
B2
B3
S0
S1
S2
S3
IC 74LS181
Cn M
0
0
Hình 10: ALU 74LS181
Đầu vào lựa chọn chế độ hoạt động
S3 S2 S1 S0 Cn M
Khối
Logic
AND 1 0 1 1 x 1
OR 1 1 1 0 x 1

NOT 0 0 0 0 x 1
NAND 0 1 0 0 x 1
NOR 0 1 1 1 x 1
XOR 0 1 1 0 x 1
XNOR 1 0 0 1 x 1
Khối
số học
Cộng 1 0 0 1 1 0
Trừ(A-B
trừ 1)
0 1 1 0 0 0
Nhân x x x x x x
Chia x x x x x x
Bảng 6: bảng điều khiển chế độ hoạt động của ALU 74181
18
Hình 11: cấu tạo mạch logic của ALU 74181.
19
BỔ SUNG HOÀN THIỆN MẠCH:
 MẠCH CHÍNH

U13
AND
U14
AND
U15
AND
U16
AND
U18
OR

U19
OR
U20
OR
U25
OR
?
?
?
?
A1
A2
A3
A4
B1
B2
B3
B4
U26
AND
U27
AND
U28
AND
U29
AND
U30
AND
U31
AND

U32
AND
U33
AND
U34
NOT
U35
NOT
U36
NOT
U37
NOT
U38
AND
U39
AND
U40
AND
U41
AND
U43
NAND
U42
NAND
U44
NAND
U45
NAND
U46
AND

U47
AND
U48
AND
U49
AND
U50
NOR_2
U51
NOR_2
U52
NOR_2
U53
NOR_2
U54
AND
U55
AND
U56
AND
U57
AND
U58
XOR
U59
XOR
U60
XOR
U61
XOR

U62
AND
U63
AND
U64
AND
U65
AND
1
2
3
U66:A
4077
5
6
4
U66:B
4077
8
9
10
U66:C
4077
12
13
11
U66:D
4077
U67
AND

U68
AND
U69
AND
U70
AND
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?

A
1
B
2
C
3
E1
6
E2
4
E3
5
Y0
15
Y1
14
Y2
13
Y3
12
Y4
11
Y5
10
Y6
9
Y7
7
U17P
74LS138

0
1
1
1
U71
NOT
U72
NOT
U73
NOT
U74
NOT
U75
NOT
U76
NOT
U77
NOT
AND
OR NOT NAND NOR XOR XNOR
74LS138
T1
T2
T3
T4
IC giai ma dia chi
MACH LOGIC
A1
10
S1

9
A2
8
S2
6
A3
3
S3
2
A4
1
S4
15
B1
11
B2
7
B3
4
B4
16
C0
13
C4
14
U1P
74LS83
A1
10
S1

9
A2
8
S2
6
A3
3
S3
2
A4
1
S4
15
B1
11
B2
7
B3
4
B4
16
C0
13
C4
14
U2P
74LS83
A1
10
S1

9
A2
8
S2
6
A3
3
S3
2
A4
1
S4
15
B1
11
B2
7
B3
4
B4
16
C0
13
C4
14
U3P
74LS83
U4A
AND
U5A

AND
U6A
AND
U7A
AND
U9A
AND
U10A
AND
U11A
AND
U8A
AND
U12B
AND
U21B
AND
U22B
AND
U23B
AND
U24C
AND
U83C
AND
U84C
AND
U85C
AND
?

?
?
?
?
?
?
?
A4A3A2A1
B4
B3B2B1
MACH NHAN 2 SO 4 BIT
A1
10
S1
9
A2
8
S2
6
A3
3
S3
2
A4
1
S4
15
B1
11
B2

7
B3
4
B4
16
C0
13
C4
14
U7P
74LS83
?
?
?
?
S1S2S3S4
?
C4
Ket Qua Cong
74LS38
0
MACH CONG 2 SO 4 BIT
A1
10
S1
9
A2
8
S2
6

A3
3
S3
2
A4
1
S4
15
B1
11
B2
7
B3
4
B4
16
C0
13
C4
14
U78P
74LS83
U7D
XOR
U8D
XOR
U9
XOR
U10D
XOR

?
?
?
?
S1S2 S3S4
Tru (M=1)
Ket Qua Tru
74LS38
U2D
AND
U3D
AND
U4D
AND
U5D
AND
U6D
AND
U11D
AND
U12D
AND
U13D
AND
A1
10
S1
9
A2
8

S2
6
A3
3
S3
2
A4
1
S4
15
B1
11
B2
7
B3
4
B4
16
C0
13
C4
14
UAP
74LS83
UBE
XOR
UCE
XOR
UDE
XOR

UEE
XOR
?
?
?
?
S1S2 S3S4
Tru (M=1)
Ket Qua Tru
74LS38
A0
10
A1
12
A2
13
A3
15
B0
9
B1
11
B2
14
B3
1
A<B
2
QA<B
7

A=B
3
QA=B
6
A>B
4
QA>B
5
U109P
74LS85
U14E
NOT
U15E
NOT
U16E
NOT
A-B
B-A
U17E
AND_3
U18E
AND_3
U19E
AND_3
U20E
AND_3
U21E
AND_3
U22E
AND_3

U23E
AND_3
U24E
AND_3
U25D
AND
U26D
AND
U27D
AND
U28D
AND
1
U29E
AND_3
U30E
AND_3
U31E
AND_3
U32E
AND_3
1
U33E
AND_3
U341
AND
MACH TRU 2 SO 4 BIT
IC 7495 SO SANH
0
1

0
0
0
0
1
0
1Y0
7
1Y1
6
1Y2
5
1Y3
4
1C
1
1E
2
2Y0
9
2Y1
10
2Y2
11
2Y3
12
2C
15
2E
14

A
13
B
3
U79P
74LS155
0
0
U80
AND
U81
AND
U82
AND
U86
AND
U87
AND
U88
AND
U89
AND
U90
AND
A4A3A2A1 B4B3B2B1
U91
NOT
U92
NOT
U93

NOT
U94
NOT
U96
AND
U95
AND
U97
AND
U98
AND
U99
AND
U100
AND
U101
AND
U102
AND
U103T
AND
U104T
AND
U105T
AND
U106T
AND
U107T
AND
U108T

AND
U109T
AND
U110T
AND
U111
AND
U112
AND
U113
AND
U114
AND
U115
AND
U116
AND
U117
AND
U118
AND
P8P7P6P5P4P3P2P1
A B Y0 Y1 Y2 Y3
0
1
1
1 1
0
0
0

1
1
1
1
0
0
0
0
0 0
0
0
0
0
0
0
Logic Cong Tru Nhan
Y0Y1Y2Y3
IC GIAI MA DIA CHI 2 VAO 4 RA
IC 74LS155
A B
MÔ HÌNH HỆ THỐNG
 CÁC MẠCH THÀNH PHẦN

U13
AND
U14
AND
U15
AND
U16

AND
U18
OR
U19
OR
U20
OR
U25
OR
?
?
?
?
1
0
1
0
1
0
1
1
A1
A2
A3
A4
B1
B2
B3
B4
U26

AND
U27
AND
U28
AND
U29
AND
U30
AND
U31
AND
U32
AND
U33
AND
U34
NOT
U35
NOT
U36
NOT
U37
NOT
U38
AND
U39
AND
U40
AND
U41

AND
U43
NAND
U42
NAND
U44
NAND
U45
NAND
U46
AND
U47
AND
U48
AND
U49
AND
U50
NOR_2
U51
NOR_2
U52
NOR_2
U53
NOR_2
U54
AND
U55
AND
U56

AND
U57
AND
U58
XOR
U59
XOR
U60
XOR
U61
XOR
U62
AND
U63
AND
U64
AND
U65
AND
1
2
3
U66:A
4077
5
6
4
U66:B
4077
8

9
10
U66:C
4077
12
13
11
U66:D
4077
U67
AND
U68
AND
U69
AND
U70
AND
?
?
?
?
?
?
?
?
?
?
?
?
?

?
?
?
?
?
?
?
?
?
?
?
A
1
B
2
C
3
E1
6
E2
4
E3
5
Y0
15
Y1
14
Y2
13
Y3

12
Y4
11
Y5
10
Y6
9
Y7
7
U17
74LS138
0
1
1
1
U71
NOT
U72
NOT
U73
NOT
U74
NOT
U75
NOT
U76
NOT
U77
NOT
AND

OR NOT NAND NOR XOR XNOR
74LS138
T1
T2
T3
T4
IC giai ma dia chi
MACH LOGIC

20

A1
10
S1
9
A2
8
S2
6
A3
3
S3
2
A4
1
S4
15
B1
11
B2

7
B3
4
B4
16
C0
13
C4
14
U78
74LS83
?
?
?
?
S1
S2S3S4
?
C4
Ket Qua Cong
74LS38
0
0
1
0
0
1
1
0
0

MACH CONG 2 SO 4 BIT
A4A3A2A1 B4B3B2B1
(M=0 CONG)

A1
10
S1
9
A2
8
S2
6
A3
3
S3
2
A4
1
S4
15
B1
11
B2
7
B3
4
B4
16
C0
13

C4
14
U78
74LS83
U7
XOR
U8
XOR
U9
XOR
U10
XOR
?
?
?
?
S1S2 S3 S4
Tru (M=1)
Ket Qua Cong / Tru
74LS38
U2
AND
U3
AND
U4
AND
U5
AND
U6
AND

U11
AND
U12
AND
U13
AND
A1
10
S1
9
A2
8
S2
6
A3
3
S3
2
A4
1
S4
15
B1
11
B2
7
B3
4
B4
16

C0
13
C4
14
UA
74LS83
UB
XOR
UC
XOR
UD
XOR
UE
XOR
?
?
?
?
S1
S2 S3 S4
Tru (M=1)
Ket Qua Cong / Tru
74LS38
1
0
1
0
0
0
0

1
B4B3B2B1 A4A3A2A1
A0
10
A1
12
A2
13
A3
15
B0
9
B1
11
B2
14
B3
1
A<B
2
QA<B
7
A=B
3
QA=B
6
A>B
4
QA>B
5

U1
74LS85
U14
NOT
U15
NOT
U16
NOT
A-B
B-A
U17
AND_3
U18
AND_3
U19
AND_3
U20
AND_3
U21
AND_3
U22
AND_3
U23
AND_3
U24
AND_3
U25
AND
U26
AND

U27
AND
U28
AND
1
U29
AND_3
U30
AND_3
U31
AND_3
U32
AND_3
1
U33
AND_3
U34
AND
MACH TRU 2 SO 4 BIT
IC 7495 SO SANH
R1
1k
R2
1k
R3
1k
D1
LED-YELLOW
D2
LED-YELLOW

D3
LED-YELLOW
A>B A=B A<B
21

A1
10
S1
9
A2
8
S2
6
A3
3
S3
2
A4
1
S4
15
B1
11
B2
7
B3
4
B4
16
C0

13
C4
14
U1
74LS83
A1
10
S1
9
A2
8
S2
6
A3
3
S3
2
A4
1
S4
15
B1
11
B2
7
B3
4
B4
16
C0

13
C4
14
U2
74LS83
A1
10
S1
9
A2
8
S2
6
A3
3
S3
2
A4
1
S4
15
B1
11
B2
7
B3
4
B4
16
C0

13
C4
14
U3
74LS83
U4
AND
U5
AND
U6
AND
U7
AND
U9
AND
U10
AND
U11
AND
U8
AND
U12
AND
U21
AND
U22
AND
U23
AND
U24

AND
U83
AND
U84
AND
U85
AND
?
?
?
?
?
?
?
?
1
1
0
0
0
0
1
0
A4A3A2A1 B4B3B2B1
MACH NHAN 2 SO 4 BIT
P8P7P6P5P4P3P2P1

1Y0
7
1Y1

6
1Y2
5
1Y3
4
1C
1
1E
2
2Y0
9
2Y1
10
2Y2
11
2Y3
12
2C
15
2E
14
A
13
B
3
U79P
74LS155
0
0
U91

NOT
U92
NOT
U93
NOT
U94
NOT
A B Y0 Y1 Y2 Y3
0
1
1
1 1
0
0
0
1
1
1
1
0
0
0
0
0 0
0
0
0
0
0
0

Logic Cong Tru Nhan
Y0Y1Y2Y3
IC GIAI MA DIA CHI 2 VAO 4 RA
IC 74LS155
A B
22
 Tìm hiểu cấu tạo, nguyên lí IC 74LS155
Mạch tách kênh 1 sang 4
Hình: Mạch tách kênh 1 sang 4

Mạch tách kênh từ 1 đường sang 4 đường nên số ngõ chọn phải là 2
Khi ngõ cho phép G ở mức 1 thì nó cấm không cho phép dữ liệu vào được truyền ra ở bất
kì ngõ nào nên tất cả các ngõ ra đều ở mức 0
Như vậy khi G = 0 BA = 00 dữ liệu S được đưa ra ngõ Y0, nếu S = 0 thì Y0 cũng bằng 0 và
nếu S = 1 thì Y0 cũng bằng 1,tức là S được đưa tới Y0; các ngõ khác không đổi
Tương tự với các tổ hợp BA khác thì lần lượt ra ở S sẽ là Y1, Y2, Y3

Biểu thức logic
của các ngõ ra sẽ là :
Y0 = G.B.A.S
Y1 = G.B.A.S
Y2 = G.B.A.S
Y3 = G.B.A.S
Từ đây có thể
dùng cổng logic để
thiết kế mạch tách
kênh

Hình: Cấu trúc
của mạch tách kênh 1

sang 4


23
Ví dụ : Khảo sát IC 74LS155
Hình: Kí hiệu khối và chân ra của 74LS155

Trong cấu trúc của nó gồm 2 bộ tách kênh 1 sang 4, chúng có 2 ngõ chọn A0A1 chung, ngõ cho
phép cũng có thể chung khi nối chân 2 nối với chân 15). Một lưu ý khác là bộ tách kênh đầu có
ngõ ra đảo so với ngõ vào (dữ liệu vào chân 1 không đảo) còn bộ tách kênh thứ 2 thì ngõ vào
và ngõ ra như nhau khi được tác động ( dữ liệu vào chân 14 đảo).
Cấu trúc logic của mạch không khác gì so với mạch đã xét ở trên ngoài trừ mạch có thêm
ngõ cho phép
Bảng sự thật của 74LS155

 IC 7485 SO SÁNH
So sánh 2 số 1 bit
24
Nhận thấy
Trường hợp A = B là ngõ ra của 1 cổng EXNOR 2 ngõ vào A và B
Trường hợp A < B là ngõ ra của 1 cổng AND 2 ngõ vào A v
Trường hợp A > B là ngõ ra của 1 cổng AND 2 ngõ vàoĠ và B
Đây được gọi là mạch so sánh độ lớn 1 bit. Cấu trúc mạch sẽ như sau :

Hình: Khối so sánh 1 bit Hình: Mạch so sánh 1 bit

Bây giờ dạng tín hiệu vào mạch so sánh không phải chỉ có mức cao hay mức thấp (1 bit) mà là
một chuỗi các xung vuông thì mạch khi này phải là mạch so sánh độ lớn nhiều bít.
Hình thức so sánh của mạch 4 bit cũng giống như mạch 1 bit và rõ ràng là phải so sánh bit
MSB trước rồi mới lùi dần.

7485/LS85 là 1 IC tiêu biểu có chứa mạch so sánh 4 bit
Kí hiệu khối của IC như hình, còn sơ đồ chân có thể xem trong phần datasheet
Hình: Mạch so sánh độ lớn 4 bit
74LS85
Bảng: Bảng sự thật của 74LS85
25