Bài giảng kỹ thuật vi xử lý-chương V Dư Thăng Bình

K THU T VI X LÝỸ Ậ Ử
Microprocessors
D Thanh Bìnhư
B môn KTMT - Khoa CNTTộ
Tr ng ĐH Bách Khoa Hà N iườ ộ







Copyright (c) 1/2007 by DTB
2
L u ý c a tác giư ủ ả

Không đ c t ý sao chép hay qu ng bá bài gi ng ượ ự ả ả
này n u ch a đ c s đ ng ý c a tác gi .ế ư ượ ự ồ ủ ả

Đ a ch liên h c a tác gi :ị ỉ ệ ủ ả
D Thanh Bìnhư
B môn K thu t Máy tínhộ ỹ ậ
Khoa Công ngh Thông tinệ
Tr ng Đ i h c Bách Khoa Hà N iườ ạ ọ ộ

Tel: 8696125 – Mobile: 0979859568
Email:








Copyright (c) 1/2007 by DTB
3
M c đích và yêu c uụ ầ

Giúp sinh viên n m đ c c u trúc ph n c ng và ắ ượ ấ ầ ứ
cách l p trình đi u khi n ho t đ ng c a h vi x lý ậ ề ể ạ ộ ủ ệ ử
Intel 8088.

Làm ti n đ đ hi u đ c ho t đ ng c a các h vi ề ề ể ể ượ ạ ộ ủ ệ
x lý khác.ử

Yêu c u sinh viên đã có các ki n th c c b n v K ầ ế ứ ơ ả ề ỹ
thu t đi n t , Đi n t s và Ki n trúc máy tính.ậ ệ ử ệ ử ố ế

Th i l ng: 45 ti t lý thuy t + 15 ti t th c hành.ờ ượ ế ế ế ự

Copyright (c) 1/2007 by DTB
4
Tài li u tham kh oệ ả

Văn Th Minh, ế "K thu t Vi x lý"ỹ ậ ử , NXB Giáo D c, ụ
1997.

Quách Tu n Ng c, Đ Ti n Dũng, Nguy n Quang ấ ọ ỗ ế ễ
Kh i, ả "L p trình h p ng (Assembly) và máy vi tính ậ ợ ữ
IBM-PC" (sách d ch), NXB Giáo D c, 1998.ị ụ







Copyright (c) 1/2007 by DTB
5
N i dung c a môn h cộ ủ ọ

Ch ng 1: Máy tính và h vi x lýươ ệ ử

Ch ng 2: Bi u di n thông tin trong máy tínhươ ể ễ

Ch ng 3: B vi x lý Intel 8088ươ ộ ử

Ch ng 4: L p trình h p ng v i 8088ươ ậ ợ ữ ớ


Ch ng 5: N i ghép 8088 v i b nhươ ố ớ ộ ớ

Ch ng 6: N i ghép 8088 v i h th ng vào-raươ ố ớ ệ ố







Copyright (c) 1/2007 by DTB
6
K thu t Vi x lýỹ ậ ử
Ch ng 5ươ
GHÉP 8088 V I B NH VÀ T CH C Ớ Ộ Ớ Ổ Ứ
VÀO/RA D LI UỮ Ệ
D Thanh Bìnhư
B môn K thu t Máy tính, Khoa Công ngh Thông tinộ ỹ ậ ệ
Tr ng Đ i h c Bách Khoa Hà N iườ ạ ọ ộ







Copyright (c) 1/2007 by DTB
7
N i dung ch ng 5ộ ươ

5.1. Các vi m ch ph tr cho 8088ạ ụ ợ
5.2. Ph i ghép 8088 v i b nhố ớ ộ ớ
5.3. Ph i ghép 8088 v i h th ng vào raố ớ ệ ố







Copyright (c) 1/2007 by DTB
8
5.1. Các vi m ch ph tr cho 8088ạ ụ ợ
1. Các tín hi u c a 8088.ệ ủ
2. Vi m ch t o xung đ ng h 8284ạ ạ ồ ồ
3. Vi m ch đi u khi n BUS 8288ạ ề ể







Copyright (c) 1/2007 by DTB
9
5.1. Các vi m ch ph tr cho 8088ạ ụ ợ

Các tín hi u c a 8088ệ ủ

Copyright (c) 1/2007 by DTB
10
5.1. Các vi m ch ph tr cho 8088ạ ụ ợ
B ng tr ng thái truy nh p các thanh ghi đo n:ả ạ ậ ạ
S3 S4 Truy nh p đ nậ ế
0 0 Đo n d li u phạ ữ ệ ụ
0 1 Đo n ngăn x pạ ế
1 0 Đo n mã ho c không đo n nào ạ ặ ạ
1 1 Đo n d li uạ ữ ệ
Bit S6 = 0 liên t c, bit S5 ph n nh giá tr bit IF c a thanh ghi c . Hai ụ ả ả ị ủ ờ
bit S3 và S4 ph i h p v i nhau nh b ng tr ng thái trên.ố ợ ớ ư ả ạ
+RD [O]: Xung cho phép đ c. Khi RD= 0 thì bus d li u s n sàng nh n ọ ữ ệ ẵ ậ
s li u t b nh ho c thi t b ngo i vi. Chân tr ng thái tr kháng ố ệ ừ ộ ớ ặ ế ị ạ ở ạ ở
cao khi µP ch p nh n treo. ấ ậ
+READY [I]: Tín hi u báo cho CPU bi t tình tr ng s n sàng c a thi t ệ ế ạ ẵ ủ ế
b ngo i vi ( b nh ). Khi READY=1 thì CPU th c ghi/đ c mà không ị ạ ộ ớ ự ọ
c n chèn thêm các chu kỳ đ i. Khi thi t b ngo i vi (b nh ) có t c đ ầ ợ ế ị ạ ộ ớ ố ộ
ho t đ ng ch m, chúng đ a tín hi u READY=0 .Lúc này CPU t kéo ạ ộ ậ ư ệ ự
dài th i gian th c hi n l nh ghi/đ c b ng cách chèn thêm các chu kỳ ờ ự ệ ệ ọ ằ
đ i.ợ

Copyright (c) 1/2007 by DTB
11
5.1. Các vi m ch ph tr cho 8088ạ ụ ợ







Copyright (c) 1/2007 by DTB
12
5.1. Các vi m ch ph tr cho 8088ạ ụ ợ







Copyright (c) 1/2007 by DTB
13
5.1. Các vi m ch ph tr cho 8088ạ ụ ợ

Copyright (c) 1/2007 by DTB
14
5.1. Các vi m ch ph tr cho 8088ạ ụ ợ

1.2. Phân kênh đ tách thông tin và vi c đ m ể ệ ệ
cho các bus.







Copyright (c) 1/2007 by DTB
15







Copyright (c) 1/2007 by DTB
16
5.1. Các vi m ch ph tr cho 8088ạ ụ ợ

2. M ch t o xung nh p 8284ạ ạ ị

Copyright (c) 1/2007 by DTB
17
5.1. Các vi m ch ph tr cho 8088ạ ụ ợ







Copyright (c) 1/2007 by DTB
18
5.1. Các vi m ch ph tr cho 8088ạ ụ ợ

3. M ch đi u khi n bus 8288ạ ề ể







Copyright (c) 1/2007 by DTB
19

5.1. Các vi m ch ph tr cho 8088ạ ụ ợ

Các tín hi u chính c a 8288 bao g m:ệ ủ ồ

+ S2, S1, S0 [I, I, I] : là các tín hi u tr ng thái l y th ng t CPU. ệ ạ ấ ẳ ừ
T các tín hi u này, 8288 s t o ra các tín hi u đi u khi n khác nhau t i ừ ệ ẽ ạ ệ ề ể ạ
các chân ra c a nó đ đi u khi n ho t đ ng c a các thi t b n i v i CPU. ủ ể ề ể ạ ộ ủ ế ị ố ớ +
CLK [I]: đây là đ u vào n i v i xung đ ng h h th ng (t m ch 8284) và dùng ầ ố ớ ồ ồ ệ ố ừ ạ
đ đ ng b toàn b các xung đi u khi n đi ra t m ch 8288. ể ồ ộ ộ ề ể ừ ạ

+ AEN [I]: là tín hi u đ u vào đ sau m t kho ng th i gian tr c 150 ns ệ ầ ể ộ ả ờ ễ ỡ
s kích ho t các tín hi u đi u khi n đ u ra c a 8288.ẽ ạ ệ ề ể ở ầ ủ

+ CEN [I]: là tín hi u đ u vào đ cho phép đ a ra tín hi u DEN và các tín ệ ầ ể ư ệ
hi u đi u khi n khác c a 8288.ệ ề ể ủ

+ IOB [I]: tín hi u đ đi u khi n m ch 8288 làm vi c các ch đ bus ệ ể ề ể ạ ệ ở ế ộ
khác nhau.

Khi IOB =1 m ch 8288 làm vi c ch đ bus vào/ra, khi IOB = 0 m ch ạ ệ ở ế ộ ạ
8288 làm vi c ch đ bus h th ng (nh trong các máy IBM PC).ệ ở ế ộ ệ ố ư

cho các b nh ch m có đ c thêm th i gian ghi.ộ ớ ậ ượ ờ

+ IORC [O]: tín hi u đi u khi n đ c thi t b ngo i vi. Nó kích ho t các thi t ệ ề ể ọ ế ị ạ ạ ế
b đ c ch n đ các thi t b này đ a d li u ra bus.ị ượ ọ ể ế ị ư ữ ệ


Copyright (c) 1/2007 by DTB
20
5.1. Các vi m ch ph tr cho 8088ạ ụ ợ
+MRDC [O]: tín hi u đi u khi n đ c b nh . Nó kích ho t b nh đ a d li u ra ệ ề ể ọ ộ ớ ạ ộ ớ ư ữ ệ
bus.
+ MWTC [O], AMWC [O]: là các tín hi u đi u khi n ghi b nh ho c ghi ệ ề ể ộ ớ ặ
b nh kéo dài. ộ ớ
Đó th c ch t là các tín hi u gi ng nh MEMW, nh ng AMWC (advanced ự ấ ệ ố ư ư
memory write command) ho t đ ng s m lên m t chút đ t o ra kh năng cho các ạ ộ ớ ộ ể ạ ả
b nh ch m có đ c thêm th i gian ghi.ộ ớ ậ ượ ờ
+ IORC [O]: tín hi u đi u khi n đ c thi t b ngo i vi. Nó kích ho t các ệ ề ể ọ ế ị ạ ạ
thi t b đ c ch n đ các thi t b này đ a d li u ra bus.ế ị ượ ọ ể ế ị ư ữ ệ
+ IOWC [O], AIOWC [O]: là các tín hi u đi u khi n đ c thi t b ngo i vi ệ ề ể ọ ế ị ạ
ho c đ c thi t b ngo i vi kéo dài. ặ ọ ế ị ạ
Đó th c ch t là các tín hi u gi ng nh IOW, nh ng AIOWC (advanced ự ấ ệ ố ư ư
I/O write command) thì ho t đ ng s m lên m t chút đ cho các thi t b ngo i vi ạ ộ ớ ộ ể ế ị ạ
ch m đ c kéo dài thêm th i gian ghi.ậ ượ ờ
+ INTA [O]: là đ u ra đ thông báo là CPU ch p nh n yêu c u ng t c a ẩ ể ấ ậ ầ ắ ủ
thi t b ngo i vi và lúc này các thi t b ngo i vi s ph i đ a s hi u ng t ra bus đ ế ị ạ ế ị ạ ẽ ả ư ố ệ ắ ể
CPU đ c.ọ
+ DT/R [O]: là tín hi u đ đi u khi n h ng đi c a d li u trong h vào ệ ể ề ể ướ ủ ữ ệ ệ
hay ra so v i CPU (DT/R =0: CPU đ c d li u, DT/R =1 CPU ghi d li u). ớ ọ ữ ệ ữ ệ