BÀI GIẢNG-THIẾT KẾ LOGIC SỐ

1
HӐC VIӊN CÔNG NGHӊ BƯU CHÍNH VIӈN THÔNG
BÀI GIҦNG MÔN
THIӂT Kӂ LOGIC SӔ
Giҧng viên: TS. NguyӉn Ngӑc Minh
ĐiӋn thoҥi/E-mail: 84-4- 3351 9391
Bӝ môn: KTĐT-Khoa KTĐT
Hӑc kǤ/Năm biên soҥn: KǤ 1/2010
2
CHƯƠNG 4- PHƯƠNG PHÁP
THIӂT Kӂ SӔ
TS. NguyӉn Ngӑc Minh
Khoa KTĐT1
3
CHƯƠNG 4- PHƯƠNG PHÁP THIӂT Kӂ SӔ
BÀI GIҦNG: THIӂT Kӂ LOGIC SӔ
www.ptit.edu.vn
NӜI DUNG CHÍNH CӪA CHƯƠNG
4.1 CÁC PHƯƠNG PHÁP MÔ TҦ MҤCH SӔ
4.2 MÔ HÌNH RTL
4.3 THIӂT Kӂ MҤCH TӘ HӦP DÙNG VHDL
4.4 THIӂT Kӂ MҤCH TUҪN TӴ CƠ BҦN DÙNG VHDL
4.5 MÁY TRҤNG THÁI HӲ HҤN FSM
4.6 MÁY TRҤNG THÁI ASM
4.7 PHƯƠNG PHÁP THIӂT Kӂ TOP-DOWM
4.8 PHƯƠNG PHÁP THIӂT Kӂ ĐӖNG BӜ
4.9 PHƯƠNG PHÁP THIӂT Kӂ KHÔNG ĐӖNG BӜ
4
CHƯƠNG 4- PHƯƠNG PHÁP THIӂT Kӂ SӔ
BÀI GIҦNG: THIӂT Kӂ LOGIC SӔ
www.ptit.edu.vn

4.1 CÁC PHƯƠNG PHÁP MÔ TҦ MҤCH SӔ
5
CHƯƠNG 4- PHƯƠNG PHÁP THIӂT Kӂ SӔ
BÀI GIҦNG: THIӂT Kӂ LOGIC SӔ
www.ptit.edu.vn
4.1 MÔ HÌNH BIӆU DIӈN Hӊ THӔNG SӔ
6
CHƯƠNG 4- PHƯƠNG PHÁP THIӂT Kӂ SӔ
BÀI GIҦNG: THIӂT Kӂ LOGIC SӔ
www.ptit.edu.vn
4.1 MÔ HÌNH BIӆU DIӈN Hӊ THӔNG SӔ
Mô hình hoҥt đӝng (Behavioral views): là mô hình mô tҧ hoҥt
đӝng, chӭc năng cӫa hӋ thӕng dưӟi dҥng mӕi quan hӋ giӳa đҫu
vào, đҫu ra, và đӏnh thӡi mà không quan tâm đӃn cҩu trúc bên
trong cӫa hӋ thӕng.
+ Hình thӭc biӇu diӉn: đưӧc biӇu diӉn bӣi mô tҧ chӭc năng, hoҥt đӝng cӫa hӋ
thӕng bҵng ngôn ngӳ tӵ nhiên, giҧn đӗ thӡi gian (sơ đӗ đӏnh thӡi), phương trình
logic, bҧng trҥng thái, lưu đӗ giҧi thuұt, đӗ hình trҥng thái.
+ Đây là mô hình có mӭc đӝ trӯu tưӧng cao nhҩt, và thưӡng rҩt thích hӧp cho
các mөc đích mô phӓng, gӥ rӕi nhanh cho hӋ thӕng.
7
CHƯƠNG 4- PHƯƠNG PHÁP THIӂT Kӂ SӔ
BÀI GIҦNG: THIӂT Kӂ LOGIC SӔ
www.ptit.edu.vn
4.1 MÔ HÌNH BIӆU DIӈN Hӊ THӔNG SӔ
Mô hình cҩu trúc (Structural views) : là mô hình mô tҧ cҩu trúc
bên trong cӫa hӋ thӕng gӗm các thành phҫn con và các kӃt nӕi
giӳa chúng. Mô hình này giӕng như sơ đӗ khӕi hay mҥch nguyên
lý cӫa hӋ thӕng.
+ Hình thӭc biӇu diӉn: đưӧc mô tҧ theo mô hình cҩu trúc có thӇ gӗm các cҩu

trúc cәng logic cơ bҧn, các Flip-Flop«
+ KiӇu mô tҧ này cũng đӝc lұp vӟi công nghӋ thӵc hiӋn mҥch, tuy nhiên đӇ tăng
tính tӕi ưu cho mҥch, mô hình cҩu trúc logic thưӡng này thưӡng sӱ dөng các cҩu
trúc logic đã đưӧc xây dӵng sҹn, hoһc chӑn trong thư viӋn cӫa nhà cung cҩp phù
hӧp vӟi loҥi công nghӋ sӱ dөng.
8
CHƯƠNG 4- PHƯƠNG PHÁP THIӂT Kӂ SӔ
BÀI GIҦNG: THIӂT Kӂ LOGIC SӔ
www.ptit.edu.vn
4.1 MÔ HÌNH BIӆU DIӈN Hӊ THӔNG SӔ
Mô hình vұt lý (Physical views): là mô hình mô tҧ đһc tính vұt lý
cӫa hӋ thӕng và thêm vào các thông tin chi tiӃt cho mô hình cҩu
trúc như xác đӏnh kích thưӟc hay vӏ trí vұt lý cӫa các linh kiӋn trên
bo mҥch hay trên phiӃn bán dүn, cũng như các đưӡng dүn vұt lý
cӫa mӕi đưӡng kӃt nӕi.
+ Hình thӭc biӇu diӉn: biӇu diӉn mҥch in PCB cӫa bo mҥch hӋ thӕng, layout
cӫa cӫa IC«
+ HӋ thӕng sӕ đưӧc mô tҧ ӣ mӭc đӝ chi tiӃt nhҩt, tӟi cҩu trúc vұt lý bán dүn,
cũng như cҩu trúc bên trong nhӳng tài nguyên đã sҹn có trong cҩu kiӋn, cách
này tӕi ưu cho viӋc tәng hӧp trên loҥi cҩu kiӋn, công nghӋ đã sӱ dөng.
9
CHƯƠNG 4- PHƯƠNG PHÁP THIӂT Kӂ SӔ
BÀI GIҦNG: THIӂT Kӂ LOGIC SӔ
www.ptit.edu.vn
4.2 CÁC MӬC ĐӜ TRӮU TƯӦNG TRONG MÔ TҦ Hӊ
THӔNG SӔ
10
CHƯƠNG 4- PHƯƠNG PHÁP THIӂT Kӂ SӔ
BÀI GIҦNG: THIӂT Kӂ LOGIC SӔ
www.ptit.edu.vn

4.2 CÁC MӬC ĐӜ TRӮU TƯӦNG TRONG MÔ TҦ Hӊ THӔNG SӔ
Mô tҧ mӭc mҥch điӋn (Circuit Level or Transistor Level): Đây là mӭc mô tҧ
có mӭc đӝ trӯu tưӧng thҩp nhҩt. HӋ thӕng đưӧc mô tҧ theo mô hình cҩu trúc sӱ
dөng các cҩu trúc cơ bҧn như Transistor, ĐiӋn trӣ, Tө điӋn, « hay theo mô hình
hoҥt đӝng sӱ dөng hӋ phương trình vi phân.
+ Ӣ mӭc mô tҧ này hӋ thӕng sӕ đưӧc tính toán như mӝt hӋ thӕng tương tӵ, mà
trong đó tín hiӋu tín toán theo mӭc điӋn áp biӃn đәi theo gian và có giá trӏ trong
khoҧng liên lөc. HӋ thӕng cũng có thӇ đươc mô tҧ theo mô hình vұt lý sӱ dөng
cҩu trúc bán dүn cӫa các cҩu kiӋn và kӃt nӕi giӳa chúng.
11
CHƯƠNG 4- PHƯƠNG PHÁP THIӂT Kӂ SӔ
BÀI GIҦNG: THIӂT Kӂ LOGIC SӔ
www.ptit.edu.vn
4.2 CÁC MӬC ĐӜ TRӮU TƯӦNG TRONG MÔ TҦ Hӊ THӔNG SӔ
Mô tҧ mӭc logic (Logic Lever or Gate Level): HӋ thӕng đưӧc mô tҧ sӱ dөng
các cҩu trúc cәng logic sơ bҧn như AND, OR, XOR, MUX, phҫn tӱ nhӟ cơ bҧn
như Flip-Flops« Tín hiӋu đưӧc biӇu diӉn theo các mӭc logic µ0¶, µ1¶ và hoҥt đӝng
vào- ra đưӧc tính toán theo hàm boolean.
+ Ӣ mӭc mô tҧ này sӕ lưӧng cәng NAND 2 đҫu tương đương trong mҥch đưӧc
sӱ dөng đӇ đánh giá mӭc đӝ phӭc tҥp cӫa hӋ thӕng.
12
CHƯƠNG 4- PHƯƠNG PHÁP THIӂT Kӂ SӔ
BÀI GIҦNG: THIӂT Kӂ LOGIC SӔ
www.ptit.edu.vn
4.2 CÁC MӬC ĐӜ TRӮU TƯӦNG TRONG MÔ TҦ Hӊ THӔNG SӔ
Mô tҧ mӭc RTL (Register Transfer Level ± Mӭc truyӅn đҥt thanh ghi): HӋ
thӕng đưӧc mô tҧ sӱ dөng các mô-đun chӭc cơ bҧn như: các bӝ cӝng, bӝ so
sánh, khӕi nhӟ, thanh ghi, Mux, Demux« , hoҥt đӝng cӫa hӋ thӕng sӕ đưӧc xác
đӏnh bӣi cách dӳ liӋu xӱ lý và chuyӇn đәi giӳa các thanh ghi lưu trӳ.
+ Mô tҧ theo mô hình hoҥt đӝng ӣ mӭc này sӱ dөng nhӳng mô tҧ chung đӇ xác

đӏnh các phép toán chӭc năng và đӏnh tuyӃn dӳ liӋu, và sӱ dөng máy trҥng thái
FSM đӇ mô tҧ hoҥt đӝng cӫa hӋ thӕng. Đһc điӇm quan trӑng cӫa mô tҧ mӭc RTL
là sӱ dөng tín hiӋu clock chung cho các cҩu trúc nhӟ. Mô hình vұt lý cho mӭc mô
tҧ RTL đưӧc gӑi chung là floorplan. Nó rҩt hӳu ích cho chung ta tìm ra nhӳng
đưӡng thҩp nhҩt giӳa các phҫn tӱ nhӡ và xác đӏnh chu kǤ clock.
13
CHƯƠNG 4- PHƯƠNG PHÁP THIӂT Kӂ SӔ
BÀI GIҦNG: THIӂT Kӂ LOGIC SӔ
www.ptit.edu.vn
4.2 CÁC MӬC ĐӜ TRӮU TƯӦNG TRONG MÔ TҦ Hӊ THӔNG SӔ
Mô tҧ mӭc hӋ thӕng (System Level or Processor Level): là mô tҧ có mӭc
trӯu tưӧng cao nhҩt. Các khӕi cơ bҧn đưӧc sӱ dөng đӇ xây dӵng hӋ thӕng là các
khӕi IP (Intellectual Properties) như các bӝ xӱ lý, bӝ nhӟ, giao tiӃp bus,« Mô tҧ
theo mô hình hoҥt đӝng ӣ mӭc này giӕng như chương trình lұp trình theo giҧi
thuұt như các ngôn ngӳ lұp trình bao bӗm các bưӟc tính toán và truyӅn thông.
14
CHƯƠNG 4- PHƯƠNG PHÁP THIӂT Kӂ SӔ
BÀI GIҦNG: THIӂT Kӂ LOGIC SӔ
www.ptit.edu.vn
15
CHƯƠNG 4- PHƯƠNG PHÁP THIӂT Kӂ SӔ
BÀI GIҦNG: THIӂT Kӂ LOGIC SӔ
www.ptit.edu.vn
Ví dө: Mô tҧ theo mô hình cҩu trúc
Mô hình c̽u trúc m΁c h͟ thͩng đi͛n hình cͿa h͟ thͩng
sͩ. Trong đó h͟ thͩng sͩ đưͻc xây dΉng t΃ các khͩi chính
như Vi x΅ lý, Bͱ nhͳ, giao ti͗p bͱ nhͳ,«
16
CHƯƠNG 4- PHƯƠNG PHÁP THIӂT Kӂ SӔ
BÀI GIҦNG: THIӂT Kӂ LOGIC SӔ

www.ptit.edu.vn
Datapath
(Execution
Unit)
Controller
(Control
Unit)
Data Inputs
Data Outputs
Control Inputs
Control Outputs
Control
Signals
Status
Signals
CPU
Datapath
(Execution
Unit)
Controller
(Control
Unit)
Data Inputs
Data Outputs
Control Inputs
Control Outputs
Control
Signals
Status
Signals

CPU
+ Khӕi xӱ lý trung tâm (CPU) :
Khӕi này gӗm 2 thành phҫn:
- Khӕi Đưӡng dӳ liӋu (Datapath):
Thӵc hiӋn các phép xӱ lý sӕ liӋu
cӫa hӋ thӕng sӕ, chúng thưӡng
gӗm các khӕi thanh ghi, bӝ đӃm,
ghép kênh, ALU ± khӕi tính toán sӕ
hӑc và logic
- Khӕi điӅu khiӇn (Control Unit):
Chӭc năng điӅu khiӇn chính cho
khӕi Datapath đӇ thӵc hiӋn các
bưӟc xӱ lý sӕ liӋu như mong muӕn.
ISA (Instruction set
Architecture ± KiӃn trúc
tұp lӋnh):
Tұp lӋnh đӇ lұp
trình hoҥt đӝng cho CPU.
Thưӡng chӍ có trong các
hӋ thӕng phӭc tҥp, đa
dөng như các bӝ vi xӱ lý
Ví dө: Mô tҧ theo mô hình hoҥt
đӝng mӭc RTL
17
CHƯƠNG 4- PHƯƠNG PHÁP THIӂT Kӂ SӔ
BÀI GIҦNG: THIӂT Kӂ LOGIC SӔ
www.ptit.edu.vn
Ví dө: Mô tҧ theo mô hình cҩu trúc mӭc RTL
18
CHƯƠNG 4- PHƯƠNG PHÁP THIӂT Kӂ SӔ

BÀI GIҦNG: THIӂT Kӂ LOGIC SӔ
www.ptit.edu.vn
Mô tҧ theo mô hình cҩu trúc là mô tҧ các phҫn
tӱ con bên trong hӋ thӕng và sӵ kӃt nӕi cӫa
các phҫn tӱ con đó
Mô tҧ theo mô hình cҩu trúc (tt)
Ví dө: ViӃt VHDL mô tҧ theo mô hình cҩu trúc mӝt
thanh ghi 4 bit đưӧc xây dӵng tӯ 4 triger D
19
CHƯƠNG 4- PHƯƠNG PHÁP THIӂT Kӂ SӔ
BÀI GIҦNG: THIӂT Kӂ LOGIC SӔ
www.ptit.edu.vn
4.1.2 Phương pháp mô t̻ theo mô hình ho̹t đͱng
(Behavioral)
Mô hình hoҥt đӝng là mӭc đӝ mô tҧ trӯu tưӧng nhҩt, cө
thӇ là mô tҧ theo chӭc năng cӫa hӋ thӕng
Đһc điӇm cӫa phương pháp này là nhұp thiӃt kӃ nhanh,
nhưng cҩu trúc cӫa phҫn cӭng thưӡng không rõ
Ví dͽ: mô t̻ ch΁c năng h͟
thͩng là: N͗u mͯi khi có mͱt
sensor nào đó đưͻc kích ho̹t,
thì h͟ thͩng ki͛m tra mã bàn
phím. N͗u sau 20 giây mà
không có mã bàn phím nhͅp
đúng nhͅp vào thì còi báo đͱng
s͕ đưͻc bͅt lên.
20
CHƯƠNG 4- PHƯƠNG PHÁP THIӂT Kӂ SӔ
BÀI GIҦNG: THIӂT Kӂ LOGIC SӔ
www.ptit.edu.vn

4.1.2 Phương pháp mô t̻ theo mô hình ho̹t đͱng
(Behavioral)
Ví dͽ: mô t̻ ch΁c năng h͟ thͩng là: N͗u mͯi khi có
mͱt sensor nào đó đưͻc kích ho̹t, thì h͟ thͩng ki͛m
tra mã bàn phím. N͗u sau 20 giây mà không có mã
bàn phím nhͅp đúng nhͅp vào thì còi báo đͱng s͕
đưͻc bͅt lên.
entity Security_1 is
port (Clk, Reset : in std_logic ;
Keypad : in std_logic_vector (3
downto 0) ;
Front_Door, Rear_Door, Window:
in boolean ;
Alarm_Siren : out boolean ) ;
end Security_1 ;
architecture Behavioral of Security_1 is
constant Delay_Period : time := 20 s;
begin
process (Keypad,Front_Door,Rear_Door,Window)
begin
if (Front_Door or Rear_Door or Window ) then
if (Keypad = ³0011´) then
Alarm_siren <= false ;
else
Alarm_Siren <= True after Delay_Period ;
end if ;
end if ;
end process ;
end Behavioral;
21

CHƯƠNG 4- PHƯƠNG PHÁP THIӂT Kӂ SӔ
BÀI GIҦNG: THIӂT Kӂ LOGIC SӔ
www.ptit.edu.vn
4.1.3 Phương pháp mô t̻ theo mô
hình luͫng d· li͟u RTL
a. Mô tҧ mҥch logic tә hӧp
22
CHƯƠNG 4- PHƯƠNG PHÁP THIӂT Kӂ SӔ
BÀI GIҦNG: THIӂT Kӂ LOGIC SӔ
www.ptit.edu.vn
b. Mô tҧ mҥch tuҫn tӵ
TiӃn trình hoҥt đӝng theo clock có thӇ đưӧc mô tҧ
thành tiӃn trình đӗng bӝ hoһc tiӃn trình không đӗng bӝ
23
CHƯƠNG 4- PHƯƠNG PHÁP THIӂT Kӂ SӔ
BÀI GIҦNG: THIӂT Kӂ LOGIC SӔ
www.ptit.edu.vn
4.2 MÔ HÌNH RTL
RTL-Register Tranfer
Level là HӋ thӕng sӕ
đưӧc mô tҧ theo mô hình
hoҥt đӝng ӣ mӭc truyӅn
đҥt thanh ghi.
Mô hình RTL đưӧc xây
dӵng tӯ các cҩu trúc:
bӝ nhӟ, khӕi điӅu khiӇn,
đưӡng dӳ liӋu, điӅu
khiӇn vào/ra«

Đӗng bӝ hoһc Không đӗng bӝ

Inputs: keyboard,
mouse, wireless,
microphone
Outputs: LCD screen,
wireless, speakers
Memory

Control

unit

Datapath

Input/Output

CPU

KiӇu mô tҧ này thưӡng đưӧc dùng trong viӋc kiӇm tra, mô
phӓng hӋ thӕng, cũng như cho viӋc tәng hӧp vӟi mӭc đӝ đӝc
lұp vӟi công nghӋ cao.
24
CHƯƠNG 4- PHƯƠNG PHÁP THIӂT Kӂ SӔ
BÀI GIҦNG: THIӂT Kӂ LOGIC SӔ
www.ptit.edu.vn
Datapath
(Execution
Unit)
Controller
(Control

Unit)
Data Inputs
Data Outputs
Control Inputs
Control Outputs
Control
Signals
Status
Signals
CPU
Datapath
(Execution
Unit)
Controller
(Control
Unit)
Data Inputs
Data Outputs
Control Inputs
Control Outputs
Control
Signals
Status
Signals
CPU
+ Khӕi xӱ lý trung tâm (CPU) :
Khӕi này gӗm 2 thành phҫn:
- Khӕi Đưӡng dӳ liӋu
(Datapath):
Thӵc hiӋn các phép

xӱ lý sӕ liӋu cӫa hӋ thӕng sӕ,
chúng thưӡng gӗm các khӕi
thanh ghi, bӝ đӃm, ghép kênh,
ALU ± khӕi tính toán sӕ hӑc và
logic
- Khӕi điӅu khiӇn (Control
Unit):
Chӭc năng điӅu khiӇn
chính cho khӕi Datapath đӇ thӵc
hiӋn các bưӟc xӱ lý sӕ liӋu như
mong muӕn.
ISA (Instruction set
Architecture ± KiӃn trúc
tұp lӋnh):
Tұp lӋnh đӇ lұp
trình hoҥt đӝng cho CPU.
Thưӡng chӍ có trong các
hӋ thӕng phӭc tҥp, đa
dөng như các bӝ vi xӱ lý
25
CHƯƠNG 4- PHƯƠNG PHÁP THIӂT Kӂ SӔ
BÀI GIҦNG: THIӂT Kӂ LOGIC SӔ
www.ptit.edu.vn
Ví dө - Mô hình c̽u trúc m΁c RTL